JPH0770539B2 - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPH0770539B2 JPH0770539B2 JP60019018A JP1901885A JPH0770539B2 JP H0770539 B2 JPH0770539 B2 JP H0770539B2 JP 60019018 A JP60019018 A JP 60019018A JP 1901885 A JP1901885 A JP 1901885A JP H0770539 B2 JPH0770539 B2 JP H0770539B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- conductor layer
- diagonal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/421—Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07536—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、島状又は網状又はストライプ状のエミツタ領
域を有するトランジスタに関する。
域を有するトランジスタに関する。
例えば、パワートランジスタチツプにおいては、特性向
上の要求に応えるべく、多数の小面積エミツタ領域を形
成したマルチエミツタトランジスタ、エミツタ領域を網
状即ち格子状に形成して相対的にベース領域が島状に形
成されるメツシユエミツタトランジスタといつた微細パ
ターン構造の採用が増加している。
上の要求に応えるべく、多数の小面積エミツタ領域を形
成したマルチエミツタトランジスタ、エミツタ領域を網
状即ち格子状に形成して相対的にベース領域が島状に形
成されるメツシユエミツタトランジスタといつた微細パ
ターン構造の採用が増加している。
この種の構造のトランジスタにおいては、エミツタ領域
が小面積であるので、エミツタリード線を接続するため
のエミツタボンデイングパツド部分を、エミツタ領域に
オーミツク接触するように設けることが困難である。マ
ルチエミツタトランジスタの場合を考えると、エミツタ
領域の１つを大面積とすれば、この大面積エミツタ領域
にオーミツク接触させたボンデイングパツド部分を設け
ることができる。しかし、この構造では、大面積エミツ
タ部分が他のエミツタ領域に比べて二次破壊し易くな
り、破壊耐量の小さいトランジスタとなつてしまう。こ
のような事情から、微細パターンを有するトランジスタ
においては、エミツタ領域またはベース領域の上に絶縁
膜を介して形成した電極金属をエミツタボンデイングパ
ツドとする構造を採用することが多い。
が小面積であるので、エミツタリード線を接続するため
のエミツタボンデイングパツド部分を、エミツタ領域に
オーミツク接触するように設けることが困難である。マ
ルチエミツタトランジスタの場合を考えると、エミツタ
領域の１つを大面積とすれば、この大面積エミツタ領域
にオーミツク接触させたボンデイングパツド部分を設け
ることができる。しかし、この構造では、大面積エミツ
タ部分が他のエミツタ領域に比べて二次破壊し易くな
り、破壊耐量の小さいトランジスタとなつてしまう。こ
のような事情から、微細パターンを有するトランジスタ
においては、エミツタ領域またはベース領域の上に絶縁
膜を介して形成した電極金属をエミツタボンデイングパ
ツドとする構造を採用することが多い。
しかし、この構造では、エミツタボンデイングパツド部
分の抗張力（エミツタボンデイングパツドにリード線を
接続し、このリード線を引張つたときのパツド部分の破
壊に対する強さ）が、半導体領域にオーミツク接触した
ボンデイングパツドに比べて小さくなる。第８図はボン
デイングパツド部分の破壊を説明するものである。この
第８図において、（１）はシリコン基板、（２）はSiO2
（下層）とSi3N4（上層）とから成る絶縁層、（３）は
エミツタボンデイングパツドを形成するAl層とZn層とNi
層とから成る接続導体、（４）はAg製のリード線、
（５）はPb−Sn−Ag糸の半田である。この構造は、半田
（５）で接続するためにリード線（４）と導体層（３）
の間の接着強度が非常に大きいという長所を有する。と
ころが、リード線（４）の引張り試験を行うと、破線
（６）の部分での破断いわゆるシリコンの層割れが発生
し、半田接続の長所を生かし切るだけの引張り強度が得
られないことが分つた。この現象は、絶縁層（２）によ
りストレスがかかつているシリコン基板（１）の表面部
分に、接続導体（３）と半田（５）によるストレスが加
わり、強度的に弱いシリコンが破壊に至るものと考えら
れる。
分の抗張力（エミツタボンデイングパツドにリード線を
接続し、このリード線を引張つたときのパツド部分の破
壊に対する強さ）が、半導体領域にオーミツク接触した
ボンデイングパツドに比べて小さくなる。第８図はボン
デイングパツド部分の破壊を説明するものである。この
第８図において、（１）はシリコン基板、（２）はSiO2
（下層）とSi3N4（上層）とから成る絶縁層、（３）は
エミツタボンデイングパツドを形成するAl層とZn層とNi
層とから成る接続導体、（４）はAg製のリード線、
（５）はPb−Sn−Ag糸の半田である。この構造は、半田
（５）で接続するためにリード線（４）と導体層（３）
の間の接着強度が非常に大きいという長所を有する。と
ころが、リード線（４）の引張り試験を行うと、破線
（６）の部分での破断いわゆるシリコンの層割れが発生
し、半田接続の長所を生かし切るだけの引張り強度が得
られないことが分つた。この現象は、絶縁層（２）によ
りストレスがかかつているシリコン基板（１）の表面部
分に、接続導体（３）と半田（５）によるストレスが加
わり、強度的に弱いシリコンが破壊に至るものと考えら
れる。
今、半田（５）でリード線を接続する場合について述べ
たが、半田以外の導電性接合材を使用してリードをボン
デイングする場合、及び導電性接合材を使用しないでリ
ードを超音波又は熱圧着等でボンデイングする場合にお
いても、同様な問題及び十分な接着力が得られないとい
う問題が生じる。
たが、半田以外の導電性接合材を使用してリードをボン
デイングする場合、及び導電性接合材を使用しないでリ
ードを超音波又は熱圧着等でボンデイングする場合にお
いても、同様な問題及び十分な接着力が得られないとい
う問題が生じる。
一方、トランジスタを安定的に動作させるため、あるい
はバイアスのために、エミツタ・ベース間に一般に抵抗
を接続する。この種の抵抗をトランジスタチツプ内に設
けると、回路構成が簡単になる。
はバイアスのために、エミツタ・ベース間に一般に抵抗
を接続する。この種の抵抗をトランジスタチツプ内に設
けると、回路構成が簡単になる。
抵抗をトランジスタチップ内に設ける場合に、半導体基
板の大型化を招かないようにこの主面を有効に利用する
ことが要求される。また、容易に形成することができ且
つ温度依存性の小さい抵抗が要求される。
板の大型化を招かないようにこの主面を有効に利用する
ことが要求される。また、容易に形成することができ且
つ温度依存性の小さい抵抗が要求される。
また、外部導体に対する接続の関係上、ベースボンディ
ングパッド部及びエミッタボンディングパッド部を半導
体チップの四角形の主面の対向する２つの角部に配置し
なければならないことがある。この様な場合であっても
半導体チップの主面の有効利用が望まれる。
ングパッド部及びエミッタボンディングパッド部を半導
体チップの四角形の主面の対向する２つの角部に配置し
なければならないことがある。この様な場合であっても
半導体チップの主面の有効利用が望まれる。
そこで、本発明の目的は、半導体基板の主面を有効に利
用することができ、且つベース・エミッタ間の抵抗を容
易に形成することができ、且つエミッタリード部材のエ
ミッタボンディングパッド部に対する安定的な接続が可
能であるマルチエミッタトランジスタを提供することに
ある。
用することができ、且つベース・エミッタ間の抵抗を容
易に形成することができ、且つエミッタリード部材のエ
ミッタボンディングパッド部に対する安定的な接続が可
能であるマルチエミッタトランジスタを提供することに
ある。
［問題点を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、正方形の主面を有してい
る半導体基板（11）と、前記半導体基板（11）の主面上
に設けられた絶縁層（17）と、ベース接続導体層（22
a）と、エミッタ接続導体層（23a）と、ベースボンディ
ングパッド部（22b）と、エミッタボンディングパッド
部（23b）とを備えたマルチエミッタトランジスタにお
いて、前記半導体基板（11）が、この半導体基板（11）
の主面に一部が露出するように配置されているコレクタ
領域（12）と、不純物拡散によって前記コレクタ領域
（12）に隣接するように形成され且つ前記一方の主面に
露出する部分を有しているベース領域（13）と、前記ベ
ース領域（13）に前記コレクタ領域とは反対側において
隣接し且つ前記主面に露出するように不純物拡散によっ
て島状に形成された多数の島状エミッタ領域（14）と、
前記コレクタ領域（12）に隣接するように不純物拡散に
よって形成され且つ前記主面に露出するように配置され
且つ前記ベース領域（13）と同一の導電型を有している
接続用半導体領域（15）と、前記ベース領域（13）と前
記接続用半導体領域（15）との間を橋渡しするように不
純物拡散によって形成され且つ前記コレクタ領域（12）
に隣接していると共に前記主面に露出しており且つ前記
ベース領域（13）と前記接続用半導体領域（15）との間
を抵抗接続するように平面的に見て前記接続用半導体領
域（15）よりも幅狭に設けられ且つ前記ベース領域（1
3）と同一の導電型を有している抵抗用半導体領域（1
6）とを備えており、前記ベース接続導体層（22a）は前
記絶縁層（17）に形成された多数の第１の開口（18）を
介して前記ベース領域（13）に接続され且つ前記絶縁層
（17）の上に延在しており、前記エミッタ接続導体層
（23a）は前記絶縁層（17）に形成された多数の第２の
開口（20）を介して前記エミッタ領域（14）に接続され
且つ前記絶縁層（17）の上に延在しており、前記ベース
ボンディングパッド部（22b）は前記ベース領域（13）
上にあり且つ前記ベース接続導体層（22a）に接続され
ており、前記エミッタボンディングパッド部（23b）は
前記接続用半導体領域（15）又はこの接続用半導体領域
（15）内に設けられた別の半導体領域（29）の上に設け
られ且つ前記エミッタ接続導体層（23a）に接続されて
おり、前記エミッタボンディングパッド部（23b）は前
記正方形の主面の１つの仮想対角線の一方の端の領域上
に配置され、前記ベースボンディングパッド部（22b）
は前記仮想対角線の他方の端の領域上に配置され、前記
仮想対角線を中心に前記多数の島状エミッタ領域（1
4）、前記ベース領域（13）、前記抵抗用半導体領域（1
6）、前記ベース接続導体層（22a）及びエミッタ接続導
体層（23a）が対称に配置され、前記抵抗用半導体領域
（16）は前記仮想対角線上に配置され、前記ベース接続
導体層（22a）は前記仮想対角線を通り且つ前記仮想対
角線上に配置された前記島状エミッタ領域を平面的に見
て横切るように配置された対角線部分と、この対角線部
分から枝状に分岐した複数の枝状分岐部分とを有してお
り、前記エミッタ接続導体層（23a）は前記ベース接続
導体層（22a）の枝状分岐部分の相互間に入り込むよう
に配置されていることを特徴とするマルチエミッタトラ
ンジスタに係わるものである。
の符号を参照して説明すると、正方形の主面を有してい
る半導体基板（11）と、前記半導体基板（11）の主面上
に設けられた絶縁層（17）と、ベース接続導体層（22
a）と、エミッタ接続導体層（23a）と、ベースボンディ
ングパッド部（22b）と、エミッタボンディングパッド
部（23b）とを備えたマルチエミッタトランジスタにお
いて、前記半導体基板（11）が、この半導体基板（11）
の主面に一部が露出するように配置されているコレクタ
領域（12）と、不純物拡散によって前記コレクタ領域
（12）に隣接するように形成され且つ前記一方の主面に
露出する部分を有しているベース領域（13）と、前記ベ
ース領域（13）に前記コレクタ領域とは反対側において
隣接し且つ前記主面に露出するように不純物拡散によっ
て島状に形成された多数の島状エミッタ領域（14）と、
前記コレクタ領域（12）に隣接するように不純物拡散に
よって形成され且つ前記主面に露出するように配置され
且つ前記ベース領域（13）と同一の導電型を有している
接続用半導体領域（15）と、前記ベース領域（13）と前
記接続用半導体領域（15）との間を橋渡しするように不
純物拡散によって形成され且つ前記コレクタ領域（12）
に隣接していると共に前記主面に露出しており且つ前記
ベース領域（13）と前記接続用半導体領域（15）との間
を抵抗接続するように平面的に見て前記接続用半導体領
域（15）よりも幅狭に設けられ且つ前記ベース領域（1
3）と同一の導電型を有している抵抗用半導体領域（1
6）とを備えており、前記ベース接続導体層（22a）は前
記絶縁層（17）に形成された多数の第１の開口（18）を
介して前記ベース領域（13）に接続され且つ前記絶縁層
（17）の上に延在しており、前記エミッタ接続導体層
（23a）は前記絶縁層（17）に形成された多数の第２の
開口（20）を介して前記エミッタ領域（14）に接続され
且つ前記絶縁層（17）の上に延在しており、前記ベース
ボンディングパッド部（22b）は前記ベース領域（13）
上にあり且つ前記ベース接続導体層（22a）に接続され
ており、前記エミッタボンディングパッド部（23b）は
前記接続用半導体領域（15）又はこの接続用半導体領域
（15）内に設けられた別の半導体領域（29）の上に設け
られ且つ前記エミッタ接続導体層（23a）に接続されて
おり、前記エミッタボンディングパッド部（23b）は前
記正方形の主面の１つの仮想対角線の一方の端の領域上
に配置され、前記ベースボンディングパッド部（22b）
は前記仮想対角線の他方の端の領域上に配置され、前記
仮想対角線を中心に前記多数の島状エミッタ領域（1
4）、前記ベース領域（13）、前記抵抗用半導体領域（1
6）、前記ベース接続導体層（22a）及びエミッタ接続導
体層（23a）が対称に配置され、前記抵抗用半導体領域
（16）は前記仮想対角線上に配置され、前記ベース接続
導体層（22a）は前記仮想対角線を通り且つ前記仮想対
角線上に配置された前記島状エミッタ領域を平面的に見
て横切るように配置された対角線部分と、この対角線部
分から枝状に分岐した複数の枝状分岐部分とを有してお
り、前記エミッタ接続導体層（23a）は前記ベース接続
導体層（22a）の枝状分岐部分の相互間に入り込むよう
に配置されていることを特徴とするマルチエミッタトラ
ンジスタに係わるものである。
［発明の作用及び効果］ （イ）半導体基板（11）の正方形の主面の１つの仮想対
角線を中心に多数の島状エミッタ領域（14）、抵抗用半
導体領域（16）及びベース領域（13）が対称に配置され
且つ抵抗用半導体領域（16）が仮想対角線上に配置され
ているので、半導体基板の主面が有効に利用され、且つ
仮想対角線の一方の側と他方の側の熱バランスが良くな
り、熱の集中に起因するトランジスタの破壊を抑制する
ことができる。
角線を中心に多数の島状エミッタ領域（14）、抵抗用半
導体領域（16）及びベース領域（13）が対称に配置され
且つ抵抗用半導体領域（16）が仮想対角線上に配置され
ているので、半導体基板の主面が有効に利用され、且つ
仮想対角線の一方の側と他方の側の熱バランスが良くな
り、熱の集中に起因するトランジスタの破壊を抑制する
ことができる。
（ロ）ベース接続導体層（22a）及びエミッタ接続導体
層（23a）が仮想対角線を中心に対称に配置されている
ので、仮想対角線の一方の側と他方の側の熱バランスが
良くなり、熱の集中に起因するトランジスタの破壊を抑
制することができる。
層（23a）が仮想対角線を中心に対称に配置されている
ので、仮想対角線の一方の側と他方の側の熱バランスが
良くなり、熱の集中に起因するトランジスタの破壊を抑
制することができる。
（ハ）抵抗用半導体領域（16）は半導体基板（11）の表
面に露出するように拡散で形成されているので、不純物
濃度を比較的高くすることができ、抵抗の温度依存性を
小さくすることができる。また、ベース・エミッタ間の
抵抗を容易に得ることができる。
面に露出するように拡散で形成されているので、不純物
濃度を比較的高くすることができ、抵抗の温度依存性を
小さくすることができる。また、ベース・エミッタ間の
抵抗を容易に得ることができる。
［実施例］ 次に、第１図〜第７図に基づいて本発明の実施例に係わ
るマルチエミツタ型シリコンパワートランジスタを説明
する。
るマルチエミツタ型シリコンパワートランジスタを説明
する。
半導体基板（11）の上から絶縁層、導体層等を取り除い
て、基体（11）の表面を示す第１図、及び完成したトラ
ンジスタの断面を示す第４図及び第５図から明らかな如
く、Ｎ型（第１の導電型）の高抵抗のコレクタ領域（1
2）が設けられ、この中にＰ型（第２の導電型）のベー
ス領域（13）が硼素拡散によつて形成され、更にベース
領域（13）の中に多数のN+型エミツタ領域（14）が燐拡
散によつて島状に形成されている。多数のエミツタ領域
（14）は、平面形状四角形の同じ大きさを有して碁盤状
に規則正しく配置されている。
て、基体（11）の表面を示す第１図、及び完成したトラ
ンジスタの断面を示す第４図及び第５図から明らかな如
く、Ｎ型（第１の導電型）の高抵抗のコレクタ領域（1
2）が設けられ、この中にＰ型（第２の導電型）のベー
ス領域（13）が硼素拡散によつて形成され、更にベース
領域（13）の中に多数のN+型エミツタ領域（14）が燐拡
散によつて島状に形成されている。多数のエミツタ領域
（14）は、平面形状四角形の同じ大きさを有して碁盤状
に規則正しく配置されている。
（15）はエミツタリード線のボンデイングパツド部分を
形成するためのＰ型の接続用半導体領域、（16）は領域
（15）とベース領域（13）を連結する幅狭の（小断面積
の）Ｐ型の抵抗用半導体領域であり、いずれもベース拡
散と同時に硼素拡散によつて形成されている。領域（1
5）とベース領域（13）は、領域（16）で連結されてい
る部分以外の所においてはコレクタ高抵抗領域（12）に
よつて絶縁分離されることになるため、幅狭であること
によつて抵抗領域として作用する領域（16）によつて抵
抗接続されることになる。なお、Ｐ型の抵抗用半導体領
域（16）は、バイアス抵抗あるいは安定化抵抗として作
用する。領域（13a）は、ベースリード線のためのボン
デイングパツドが形成される部分である。第１図から明
らかな如く、エミツタリードのボンデイングのためのＰ
型の接続用半導体領域（15）とベースリードのボンデイ
ングのための領域（13a）とは基板（11）の平面四角形
の表面の対角線上の角に設けられている。従つて、第１
図におけるパターンは領域（15）（13a）を結ぶ対角線
を中心に対称である。
形成するためのＰ型の接続用半導体領域、（16）は領域
（15）とベース領域（13）を連結する幅狭の（小断面積
の）Ｐ型の抵抗用半導体領域であり、いずれもベース拡
散と同時に硼素拡散によつて形成されている。領域（1
5）とベース領域（13）は、領域（16）で連結されてい
る部分以外の所においてはコレクタ高抵抗領域（12）に
よつて絶縁分離されることになるため、幅狭であること
によつて抵抗領域として作用する領域（16）によつて抵
抗接続されることになる。なお、Ｐ型の抵抗用半導体領
域（16）は、バイアス抵抗あるいは安定化抵抗として作
用する。領域（13a）は、ベースリード線のためのボン
デイングパツドが形成される部分である。第１図から明
らかな如く、エミツタリードのボンデイングのためのＰ
型の接続用半導体領域（15）とベースリードのボンデイ
ングのための領域（13a）とは基板（11）の平面四角形
の表面の対角線上の角に設けられている。従つて、第１
図におけるパターンは領域（15）（13a）を結ぶ対角線
を中心に対称である。
配線導体及びリード線を取り除いて絶縁層（17）の表面
を示す第２図、及び完成したトランジスタの断面を示す
第４図及び第５図から明らかな如く、各エミツタ領域
（14）を露出させるための開口（20）が各エミツタ領域
（14）毎に設けられている。但し、基体（11）の角（11
a）と（11b）とを結ぶ対角線上に位置するエミツタ領域
（14a）においては、対角線を中心に対称に２つの開口
（20a）（20b）が設けられている。また、ベース領域
（13）を露出させるために、各エミツタ領域（14）の角
の近傍に開口（20）が設けられている。（19）はベース
リードのボンデイングのための領域（13a）を露出させ
るための開口、（21）はエミツタリードのボンデイング
のための領域（15）を露出させるための開口である。な
お、各開口（18）（19）（20）（21）は、角（11a）（1
1b）を結ぶ対角線を中心に対称に配置されている。シリ
コン基体（11）上に形成された絶縁層（17）は、シリコ
ン領域側をSiO2膜とするSiO2膜（シリコン酸化膜）−Si
3N4膜（シリコン窒化膜）とから成る。SiO2膜は熱酸化
膜で、厚さ約0.7μｍである。Si3N4膜はCVD法により付
着形成したもので、厚さ0.1μｍ弱である。
を示す第２図、及び完成したトランジスタの断面を示す
第４図及び第５図から明らかな如く、各エミツタ領域
（14）を露出させるための開口（20）が各エミツタ領域
（14）毎に設けられている。但し、基体（11）の角（11
a）と（11b）とを結ぶ対角線上に位置するエミツタ領域
（14a）においては、対角線を中心に対称に２つの開口
（20a）（20b）が設けられている。また、ベース領域
（13）を露出させるために、各エミツタ領域（14）の角
の近傍に開口（20）が設けられている。（19）はベース
リードのボンデイングのための領域（13a）を露出させ
るための開口、（21）はエミツタリードのボンデイング
のための領域（15）を露出させるための開口である。な
お、各開口（18）（19）（20）（21）は、角（11a）（1
1b）を結ぶ対角線を中心に対称に配置されている。シリ
コン基体（11）上に形成された絶縁層（17）は、シリコ
ン領域側をSiO2膜とするSiO2膜（シリコン酸化膜）−Si
3N4膜（シリコン窒化膜）とから成る。SiO2膜は熱酸化
膜で、厚さ約0.7μｍである。Si3N4膜はCVD法により付
着形成したもので、厚さ0.1μｍ弱である。
リード線を取り除いてチツプ表面を示す第３図及び完成
した素子の断面を示す第４図及び第５図から明らかな如
く、ベース電極として働くベース接続導体層（22）と、
エミツタ電極として働くエミツタ接続導体層（23）とが
設けられている。ベース接続導体層（22）は、第２図に
示す開口（18）を通してベース領域（13）にオーミツク
接触する部分（22a）と、領域（13a）にオーミツク接触
するボンデイングパツド部分（22b）と、部分（22a）
（22b）を相互に接続するために絶縁層（17）の上に設
けられた配線部分（22c）とから成る。エミツタ接続導
体層（23）は、第２図の開口（20）を通してエミツタ領
域（14）にオーミツク接触する部分（23a）と、領域（1
5）にオーミツク接触する部分（23b）と、これ等の相互
間を接続するために絶縁層（17）の上に設けられた配線
部分（23c）とから成る。ベース接続導体層（22）は、
角（11a）（11b）を結ぶ対角線上を延びる部分とここか
ら枝状に延びる部分とを有し、対角線を中心に対称に配
置され、対角線上を延びる部分は第２図に示す分割され
た次のエミツタ露出用開口（20a）（20b）の間に配置さ
れている。エミツタ接続導体層（23）は、ベース接続導
体層（22）の間に入り込むように配置されている。これ
等の導体層（23）（23）はクロス配線されていないの
で、対角線上のエミツタ領域を露出させるための対の開
口（20a）（20b）は別の方向から延びてきた導体層によ
つて覆われている。上述のベース及びエミツタ接続導体
層（22）（23）は、シリコン領域側をAlとするAl−Zn−
Niの三層構造とされている。Al層は、厚さ約５μｍでチ
ツプ上の全面に真空蒸着後にフオトエツチングによつて
図のようなパターンに形成され、Zn層は約0.05〜0.1μ
ｍと極く薄いもので、置換メツキ（メツキ溶液にAlが溶
解し、そのときの反応で生じた電子をメツキ溶液中のZn
イオンがもらつて金属ZnとしてAl上に析出する方法）に
よつてAl上に形成され、Ni層は酸性カニゼン法として公
知の無電解メツキ法によりZn上に形成されている。な
お、Ni層形成後に、200℃程度の熱処理が行われてい
る。この三層構造の導体層（22）（23）は、配線抵抗を
小さくできるというAl電極の利点と半田付け可能という
Ni電極の長所を合わせ持つものである。Zn層はAl層とNi
層の良好な接着のために介在させている。
した素子の断面を示す第４図及び第５図から明らかな如
く、ベース電極として働くベース接続導体層（22）と、
エミツタ電極として働くエミツタ接続導体層（23）とが
設けられている。ベース接続導体層（22）は、第２図に
示す開口（18）を通してベース領域（13）にオーミツク
接触する部分（22a）と、領域（13a）にオーミツク接触
するボンデイングパツド部分（22b）と、部分（22a）
（22b）を相互に接続するために絶縁層（17）の上に設
けられた配線部分（22c）とから成る。エミツタ接続導
体層（23）は、第２図の開口（20）を通してエミツタ領
域（14）にオーミツク接触する部分（23a）と、領域（1
5）にオーミツク接触する部分（23b）と、これ等の相互
間を接続するために絶縁層（17）の上に設けられた配線
部分（23c）とから成る。ベース接続導体層（22）は、
角（11a）（11b）を結ぶ対角線上を延びる部分とここか
ら枝状に延びる部分とを有し、対角線を中心に対称に配
置され、対角線上を延びる部分は第２図に示す分割され
た次のエミツタ露出用開口（20a）（20b）の間に配置さ
れている。エミツタ接続導体層（23）は、ベース接続導
体層（22）の間に入り込むように配置されている。これ
等の導体層（23）（23）はクロス配線されていないの
で、対角線上のエミツタ領域を露出させるための対の開
口（20a）（20b）は別の方向から延びてきた導体層によ
つて覆われている。上述のベース及びエミツタ接続導体
層（22）（23）は、シリコン領域側をAlとするAl−Zn−
Niの三層構造とされている。Al層は、厚さ約５μｍでチ
ツプ上の全面に真空蒸着後にフオトエツチングによつて
図のようなパターンに形成され、Zn層は約0.05〜0.1μ
ｍと極く薄いもので、置換メツキ（メツキ溶液にAlが溶
解し、そのときの反応で生じた電子をメツキ溶液中のZn
イオンがもらつて金属ZnとしてAl上に析出する方法）に
よつてAl上に形成され、Ni層は酸性カニゼン法として公
知の無電解メツキ法によりZn上に形成されている。な
お、Ni層形成後に、200℃程度の熱処理が行われてい
る。この三層構造の導体層（22）（23）は、配線抵抗を
小さくできるというAl電極の利点と半田付け可能という
Ni電極の長所を合わせ持つものである。Zn層はAl層とNi
層の良好な接着のために介在させている。
第３図のIV−IV線に相当する部分に対応する完成後のト
ランジスタの断面を示す第４図から明らかな如く、Ｐ型
領域（15）上のボンデイングパツド部分（23b）にAg製
のエミツタリード線（26）がPb−Sn−Ag系の半田（28）
によつて接合されている。また、第３図のＶ−Ｖ線に対
応する完成後のトランジスタの断面を示す第５図から明
らかな如く、領域（13a）上のボンデイングパツド部分
（22b）にはAg製のベースリード線（27）がPb−Sn−Ag
系の半田（28）で接合されている。なお、低抵抗のコレ
クタ領域（24）の下面にはAl−Zn−Niから成る三層構造
のコレクタ電極（25）が設けられている。
ランジスタの断面を示す第４図から明らかな如く、Ｐ型
領域（15）上のボンデイングパツド部分（23b）にAg製
のエミツタリード線（26）がPb−Sn−Ag系の半田（28）
によつて接合されている。また、第３図のＶ−Ｖ線に対
応する完成後のトランジスタの断面を示す第５図から明
らかな如く、領域（13a）上のボンデイングパツド部分
（22b）にはAg製のベースリード線（27）がPb−Sn−Ag
系の半田（28）で接合されている。なお、低抵抗のコレ
クタ領域（24）の下面にはAl−Zn−Niから成る三層構造
のコレクタ電極（25）が設けられている。
第４図及び第５図に示す完成したトランジスタチツプの
エミツタリード線（26）の引張り試験を行つたところ、
第８図の従来構造であればシリコンの層割れが１％程度
の確率で発生していたものを、シリコンの層割れを皆無
とすることができた。即ち、開口（21）を0.7mm角、リ
ード線（26）の直径を0.25mmとしたとき、適切な電極形
成条件および半田付け条件を選択したことと相まつて、
直径0.25mmのAg製リード線（26）の抗張力である。1.0
〜1.5kg以下においてはシリコンの層割れ、電極間剥
れ、及び半田割れ等は起こらず、全数リード線（26）切
れとなつた。一方、ベースリード線（27）に関しても、
エミツタリード線（26）と同じ接続構造としているの
で、同じく良好な接続強度を得ることができた。
エミツタリード線（26）の引張り試験を行つたところ、
第８図の従来構造であればシリコンの層割れが１％程度
の確率で発生していたものを、シリコンの層割れを皆無
とすることができた。即ち、開口（21）を0.7mm角、リ
ード線（26）の直径を0.25mmとしたとき、適切な電極形
成条件および半田付け条件を選択したことと相まつて、
直径0.25mmのAg製リード線（26）の抗張力である。1.0
〜1.5kg以下においてはシリコンの層割れ、電極間剥
れ、及び半田割れ等は起こらず、全数リード線（26）切
れとなつた。一方、ベースリード線（27）に関しても、
エミツタリード線（26）と同じ接続構造としているの
で、同じく良好な接続強度を得ることができた。
第６図は完成したトランジスタの等価回路である。この
回路の抵抗Ｒは、第１図に示すベース領域（13）とＰ型
領域（15）との間に形成された幅狭のＰ型領域（16）に
よつて得られる。ダイオードＤは、Ｐ型領域（15）をＮ
型コレクタ領域（12）に設けることによつて生じるもの
であり、トランジスタＱに逆並列に接続されている。こ
のダイオードＤはトランジスタＱの保護のために接続す
るものと同一であるので、トランジスタ動作には影響し
ない。
回路の抵抗Ｒは、第１図に示すベース領域（13）とＰ型
領域（15）との間に形成された幅狭のＰ型領域（16）に
よつて得られる。ダイオードＤは、Ｐ型領域（15）をＮ
型コレクタ領域（12）に設けることによつて生じるもの
であり、トランジスタＱに逆並列に接続されている。こ
のダイオードＤはトランジスタＱの保護のために接続す
るものと同一であるので、トランジスタ動作には影響し
ない。
この実施例のトランジスタは次の利点を有する。
（ａ）ボンディングのためにＰ型の接続用半導体領域
（15）を設け、この上の導体層（23b）にエミツタリー
ド線（26）を半田で接続したので、リード線（26）の接
続強度が超音波ボンデイング等に比較して大幅に大にな
り、且つシリコンの層割れの発生が防止される。従つ
て、自動車電装品として使用可能な信頼性の高いパワー
トランジスタを提供することが出来る。
（15）を設け、この上の導体層（23b）にエミツタリー
ド線（26）を半田で接続したので、リード線（26）の接
続強度が超音波ボンデイング等に比較して大幅に大にな
り、且つシリコンの層割れの発生が防止される。従つ
て、自動車電装品として使用可能な信頼性の高いパワー
トランジスタを提供することが出来る。
（ｂ）エミツタ領域（14）にリード部材を接続するため
の領域を設けることが不要であるので、エミツタ領域
（14）の分布が均一化され、二次破壊に強いトランジス
タが得られる。
の領域を設けることが不要であるので、エミツタ領域
（14）の分布が均一化され、二次破壊に強いトランジス
タが得られる。
（ｃ）Ｐ型の接続用半導体領域（15）とベース領域（1
3）とを幅狭のＰ型領域（16）で接続することにより、
ベース・エミツタ間に抵抗を接続したこと等価となるの
で、バイアス抵抗又は安定化抵抗を容易に得ることが出
来る。
3）とを幅狭のＰ型領域（16）で接続することにより、
ベース・エミツタ間に抵抗を接続したこと等価となるの
で、バイアス抵抗又は安定化抵抗を容易に得ることが出
来る。
（ｄ）対角線上のエミツタ領域（14）に対しては、絶縁
層（17）に２つの開口（20a）（20b）を設けて電極接続
を行うので、両開口（20a）（20b）の間にベース接続導
体層（22）を設けることが可能になる。この結果、対角
線を中心に対称のパターンとする場合において、対角線
上へのエミツタ領域（14）の配置が可能になり、チツプ
面積の有効利用が可能になる。また、クロス配線を伴な
わずに、ベース及びエミツタ接続導体層（22）（23）を
第３図に示す如く対角線を中心に対称配置することが出
来る。対角線を中心に対称に形成すれば、電流及び熱分
布の均一化が可能になり、二次破壊耐量の大きいトラン
ジスタを提供することが出来る。
層（17）に２つの開口（20a）（20b）を設けて電極接続
を行うので、両開口（20a）（20b）の間にベース接続導
体層（22）を設けることが可能になる。この結果、対角
線を中心に対称のパターンとする場合において、対角線
上へのエミツタ領域（14）の配置が可能になり、チツプ
面積の有効利用が可能になる。また、クロス配線を伴な
わずに、ベース及びエミツタ接続導体層（22）（23）を
第３図に示す如く対角線を中心に対称配置することが出
来る。対角線を中心に対称に形成すれば、電流及び熱分
布の均一化が可能になり、二次破壊耐量の大きいトラン
ジスタを提供することが出来る。
本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、第７図に示す如く、Ｐ型領
域（15）の中にエミツタ領域（14）と同時に燐拡散でN+
型領域（29）を形成し、この上にボンデイングパツド部
分（23b）を設けてもよい。この場合、領域（15）はベ
ース領域として機能しないので、何んらの問題も生じな
い。また、単一のトランジスタに限ることなく、ダーリ
ントントランジスタのような複合素子や、集積回路のト
ランジスタにも適用可能である。特に、ダーリントント
ランジスタでは、エミツタ・ベース間に抵抗を接続する
のが常とう手段になつているので、本発明のトランジス
タはダーリントントランジスタの出力段トランジスタと
して好適である。
可能なものである。例えば、第７図に示す如く、Ｐ型領
域（15）の中にエミツタ領域（14）と同時に燐拡散でN+
型領域（29）を形成し、この上にボンデイングパツド部
分（23b）を設けてもよい。この場合、領域（15）はベ
ース領域として機能しないので、何んらの問題も生じな
い。また、単一のトランジスタに限ることなく、ダーリ
ントントランジスタのような複合素子や、集積回路のト
ランジスタにも適用可能である。特に、ダーリントント
ランジスタでは、エミツタ・ベース間に抵抗を接続する
のが常とう手段になつているので、本発明のトランジス
タはダーリントントランジスタの出力段トランジスタと
して好適である。
第１図は本発明の実施例に係わるマルチエミツタトラン
ジスタの半導体基体表面を示す平面図、第２図はリード
線及び配線導体を除いてトランジスタチツプの表面を示
す平面図、第３図はリード線を除いてトランジスタチツ
プの表面を示す平面図、第４図は完成したトランジスタ
の第３図のIV−IV線に相当する部分を示す断面図、第５
図は完成したトランジスタの第３図のＶ−Ｖ線に相当す
る部分を示す断面図、第６図は完成したトランジスタの
等価回路図、第７図は変形例のトランジスタを示す断面
図、第８図は従来のリード導出部を示す断面図である。 （11）……シリコン基体、（12）……コレクタ領域、
（13）……ベース領域、（13a）……ベースリード接続
領域、（14）……エミツタ領域、（15）……接続用半導
体領域、（16）……抵抗用半導体領域、（17）……絶縁
層、（18）（19）（20）（20a）（20b）（21）……開
口、（22）……ベース接続導体層、（23）……エミツタ
接続導体層、（26）……エミツタリード線、（27）……
ベースリード線。
ジスタの半導体基体表面を示す平面図、第２図はリード
線及び配線導体を除いてトランジスタチツプの表面を示
す平面図、第３図はリード線を除いてトランジスタチツ
プの表面を示す平面図、第４図は完成したトランジスタ
の第３図のIV−IV線に相当する部分を示す断面図、第５
図は完成したトランジスタの第３図のＶ−Ｖ線に相当す
る部分を示す断面図、第６図は完成したトランジスタの
等価回路図、第７図は変形例のトランジスタを示す断面
図、第８図は従来のリード導出部を示す断面図である。 （11）……シリコン基体、（12）……コレクタ領域、
（13）……ベース領域、（13a）……ベースリード接続
領域、（14）……エミツタ領域、（15）……接続用半導
体領域、（16）……抵抗用半導体領域、（17）……絶縁
層、（18）（19）（20）（20a）（20b）（21）……開
口、（22）……ベース接続導体層、（23）……エミツタ
接続導体層、（26）……エミツタリード線、（27）……
ベースリード線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 豊 埼玉県新座市東北２丁目36番27号 サンケ ン電気株式会社内 (56)参考文献 特開 昭57−106075（ＪＰ，Ａ) 特開 昭58−14565（ＪＰ，Ａ) 特開 昭56−36153（ＪＰ，Ａ)
Claims (1)
- 【請求項１】正方形の主面を有している半導体基板（1
1）と、前記半導体基板（11）の主面上に設けられた絶
縁層（17）と、ベース接続導体層（22a）と、エミッタ
接続導体層（23a）と、ベースボンディングパッド部（2
2b）と、エミッタボンディングパッド部（23b）とを備
えたマルチエミッタトランジスタにおいて、 前記半導体基板（11）が、 この半導体基板（11）の主面に一部が露出するように配
置されているコレクタ領域（12）と、 不純物拡散によって前記コレクタ領域（12）に隣接する
ように形成され且つ前記一方の主面に露出する部分を有
しているベース領域（13）と、 前記ベース領域（13）に前記コレクタ領域とは反対側に
おいて隣接し且つ前記主面に露出するように不純物拡散
によって島状に形成された多数の島状エミッタ領域（1
4）と、 前記コレクタ領域（12）に隣接するように不純物拡散に
よって形成され且つ前記主面に露出するように配置され
且つ前記ベース領域（13）と同一の導電型を有している
接続用半導体領域（15）と、 前記ベース領域（13）と前記接続用半導体領域（15）と
の間を橋渡しするように不純物拡散によって形成され且
つ前記コレクタ領域（12）に隣接していると共に前記主
面に露出しており且つ前記ベース領域（13）と前記接続
用半導体領域（15）との間を抵抗接続するように平面的
に見て前記接続用半導体領域（15）よりも幅狭に設けら
れ且つ前記ベース領域（13）と同一の導電型を有してい
る抵抗用半導体領域（16）と を備えており、 前記ベース接続導体層（22a）は前記絶縁層（17）に形
成された多数の第１の開口（18）を介して前記ベース領
域（13）に接続され且つ前記絶縁層（17）の上に延在し
ており、 前記エミッタ接続導体層（23a）は前記絶縁層（17）に
形成された多数の第２の開口（20）を介して前記エミッ
タ領域（14）に接続され且つ前記絶縁層（17）の上に延
在しており、 前記ベースボンディングパッド部（22b）は前記ベース
領域（13）上にあり且つ前記ベース接続導体層（22a）
に接続されており、 前記エミッタボンディングパッド部（23b）は前記接続
用半導体領域（15）又はこの接続用半導体領域（15）内
に設けられた別の半導体領域（29）の上に設けられ且つ
前記エミッタ接続導体層（23a）に接続されており、 前記エミッタボンディングパッド部（23b）は前記正方
形の主面の１つの仮想対角線の一方の端の領域上に配置
され、 前記ベースボンディングパッド部（22b）は前記仮想対
角線の他方の端の領域上に配置され、 前記仮想対角線を中心に前記多数の島状エミッタ領域
（14）、前記ベース領域（13）、前記抵抗用半導体領域
（16）、前記ベース接続導体層（22a）及びエミッタ接
続導体層（23a）が対称に配置され、 前記抵抗用半導体領域（16）は前記仮想対角線上に配置
され、 前記ベース接続導体層（22a）は前記仮想対角線を通り
且つ前記仮想対角線上に配置された前記島状エミッタ領
域を平面的に見て横切るように配置された対角線部分
と、この対角線部分から枝状に分岐した複数の枝状分岐
部分とを有しており、 前記エミッタ接続導体層（23a）は前記ベース接続導体
層（22a）の枝状分岐部分の相互間に入り込むように配
置されいることを特徴とするマルチエミッタトランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019018A JPH0770539B2 (ja) | 1985-02-01 | 1985-02-01 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019018A JPH0770539B2 (ja) | 1985-02-01 | 1985-02-01 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177775A JPS61177775A (ja) | 1986-08-09 |
| JPH0770539B2 true JPH0770539B2 (ja) | 1995-07-31 |
Family
ID=11987738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60019018A Expired - Fee Related JPH0770539B2 (ja) | 1985-02-01 | 1985-02-01 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770539B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712045B2 (ja) * | 1988-03-02 | 1995-02-08 | 株式会社東海理化電機製作所 | 電流検出素子 |
| GB0318146D0 (en) * | 2003-08-02 | 2003-09-03 | Zetex Plc | Bipolar transistor with a low saturation voltage |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636153A (en) * | 1979-08-31 | 1981-04-09 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| NL8005995A (nl) * | 1980-11-03 | 1982-06-01 | Philips Nv | Halfgeleiderinrichting. |
| JPS5814565A (ja) * | 1981-07-17 | 1983-01-27 | Nec Corp | 複合型トランジスタ |
-
1985
- 1985-02-01 JP JP60019018A patent/JPH0770539B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177775A (ja) | 1986-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984061A (en) | Semiconductor device in which wiring layer is formed below bonding pad | |
| JP5004800B2 (ja) | 炭化ケイ素デバイス用のはんだ付け可能上部金属 | |
| EP0100100B1 (en) | Semiconductor device with an improved bonding section | |
| JP4411695B2 (ja) | 窒化物半導体発光素子 | |
| US3706915A (en) | Semiconductor device with low impedance bond | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JP3164658B2 (ja) | 電子回路装置 | |
| JPS59121871A (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPH0770539B2 (ja) | トランジスタ | |
| US3434204A (en) | Interconnection structure and method of making same | |
| GB1196834A (en) | Improvement of Electrode Structure in a Semiconductor Device. | |
| US3840982A (en) | Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same | |
| US4672415A (en) | Power thyristor on a substrate | |
| JPH0442917Y2 (ja) | ||
| JP2020077665A (ja) | 半導体素子および半導体装置 | |
| CN101233617A (zh) | SiC器件的可焊接顶层金属 | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JPH0553303B2 (ja) | ||
| JPH01501027A (ja) | 半導体構成要素 | |
| US20240282699A1 (en) | Semiconductor device | |
| JP3609542B2 (ja) | 半導体装置 | |
| JPS6144451A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |