JPH0770598B2 - 半導体集積回路装置の配線方法 - Google Patents
半導体集積回路装置の配線方法Info
- Publication number
- JPH0770598B2 JPH0770598B2 JP61063215A JP6321586A JPH0770598B2 JP H0770598 B2 JPH0770598 B2 JP H0770598B2 JP 61063215 A JP61063215 A JP 61063215A JP 6321586 A JP6321586 A JP 6321586A JP H0770598 B2 JPH0770598 B2 JP H0770598B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- channel
- channels
- semiconductor integrated
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ビルディング・ブロック方式或いはジェネラ
ル・セル方式の半導体集積回路装置において、回路ブロ
ック間の結線経路をコンピュータを用いた自動配線処理
により決定する配線方法に関する。
ル・セル方式の半導体集積回路装置において、回路ブロ
ック間の結線経路をコンピュータを用いた自動配線処理
により決定する配線方法に関する。
（従来の技術） ビルディング・ブロック方式或いはジェネラル・セル方
式の半導体集積回路装置は、論理機能や記憶機能の回路
を一般的には矩形をなす回路ブロックと称される領域に
構成し、複数の回路ブロックをチップ内に配置して、各
回路ブロック間を配線することにより所望の回路動作を
得るものである。回路ブロックとしては、RAM/ROM,PLA,
ALU,CPU或いはポリセルで構成されるものを自由に取扱
うことができる。この方式により、複雑且つ大規模な回
路システムを比較的簡単に半導体集積回路装置として実
現できる。
式の半導体集積回路装置は、論理機能や記憶機能の回路
を一般的には矩形をなす回路ブロックと称される領域に
構成し、複数の回路ブロックをチップ内に配置して、各
回路ブロック間を配線することにより所望の回路動作を
得るものである。回路ブロックとしては、RAM/ROM,PLA,
ALU,CPU或いはポリセルで構成されるものを自由に取扱
うことができる。この方式により、複雑且つ大規模な回
路システムを比較的簡単に半導体集積回路装置として実
現できる。
第７図は一般的なビルディング・ブロック方式或いはジ
ェネラル・セル方式による半導体集積回路チップの概略
構成を示す。チップ上は、素子領域である複数の回路ブ
ロック1,各回路ブロック間にある配線領域2,および周辺
に設けられた入出力回路領域３に分けられている。配線
領域２は各回路ブロック１の入出力端子間の結線を行う
配線を設ける領域である。配線には通常２層の金属配線
が用いられ、横方向（水平方向）と縦方向（垂直方向）
にそれぞれ別の層が割当てられる。
ェネラル・セル方式による半導体集積回路チップの概略
構成を示す。チップ上は、素子領域である複数の回路ブ
ロック1,各回路ブロック間にある配線領域2,および周辺
に設けられた入出力回路領域３に分けられている。配線
領域２は各回路ブロック１の入出力端子間の結線を行う
配線を設ける領域である。配線には通常２層の金属配線
が用いられ、横方向（水平方向）と縦方向（垂直方向）
にそれぞれ別の層が割当てられる。
この様な半導体集積回路装置において、コンピュータを
用いた自動配線処理により配線レイアウトを決定すると
きには、配線領域の面積を最小にし、また各配線長を最
小にすることが目的となる。その様な自動配線手法とし
ては、迷路法や配線探索法によるものと、配線領域を複
数のチャネルに分割して各チャネル毎に配線を決定して
いくチャネル配線法を利用するものが代表的である。前
者は、配線領域をチャネルに分割する必要がなく、また
直角多角形状の回路ブロックにも容易に対応できるが、
未配線が生じたり、多大の計算処理時間を必要とする、
という難点がある。これに対し、後者のチャネル配線法
によるものは、殆ど100％の配線率が達成できるという
利点を有する。但しこの手法では、各チャネルを一定の
順序に従って独立に配線処理していくために、チャネル
とチャネルが交差する領域に、配線に有効に利用されな
い領域が残り、その結果として集積度を効率的に上げる
ことができない、という難点があった。
用いた自動配線処理により配線レイアウトを決定すると
きには、配線領域の面積を最小にし、また各配線長を最
小にすることが目的となる。その様な自動配線手法とし
ては、迷路法や配線探索法によるものと、配線領域を複
数のチャネルに分割して各チャネル毎に配線を決定して
いくチャネル配線法を利用するものが代表的である。前
者は、配線領域をチャネルに分割する必要がなく、また
直角多角形状の回路ブロックにも容易に対応できるが、
未配線が生じたり、多大の計算処理時間を必要とする、
という難点がある。これに対し、後者のチャネル配線法
によるものは、殆ど100％の配線率が達成できるという
利点を有する。但しこの手法では、各チャネルを一定の
順序に従って独立に配線処理していくために、チャネル
とチャネルが交差する領域に、配線に有効に利用されな
い領域が残り、その結果として集積度を効率的に上げる
ことができない、という難点があった。
このチャネル配線法の問題点を、第８図を用いてより具
体的に説明する。第８図（ａ）では、回路ブロック１〜
５に対して配線領域が４つのチャネルＡ〜Ｄに分割され
ているところを示し、各チャネルに従来のチャネル配線
法で配線処理を行った時の配線状態を示している。チャ
ネルＡ〜Ｄのそれぞれで見る限りでは最小のトラック数
で配線が実現されている。もし、チャネルＡ〜Ｄを全て
併合した領域で配線を最適化すれば、実際には第８図
（ｂ）に示すように配線することが可能な筈であり、こ
れにより、チャネルＤのトラック数は４本から１本に減
少可能である。ところが各チャネルの配線処理を一定の
順序で独立に行う従来のチャネル配線法では、第８図
（ｂ）のような配線はできず、どうしても第８図（ａ）
のようになる。これは、チャネル配線法の次のような性
質、即ち“上下（左右）辺の位置の定まった端子と左右
（上下）辺の位置不確定の端子を、水平，垂直方向の線
分で配線し、配線チャネルの幅（トラック数）および位
置不確定の端子の位置は配線終了後に決定される”とい
う性質のためである。より詳しく説明すれば、先ず配線
領域のチャネル分割法は、回路ブロック１と回路ブロッ
ク２間のチャネルＡについて見ると、その下側の短辺が
破線で示すように回路ブロック１の下側の辺に一致する
ように定められる。これは、回路ブロック１と２の対向
する辺にある全ての端子位置をカバーするためである。
チャネルB,Cについても同様にしてその短辺が破線で示
されるように定められる。次に第８図のように分割され
たチャネルに配線処理を行う場合、チャネルＤの配線処
理はチャネルA,B,Cの配線処理が終了した後に行わなけ
ればならない。何故なら、例えばチャネルＡについて
は、配線処理を行って初めてそのトラック数即ちチャネ
ル幅が決まり、またチャネルＤに接する短辺に出る端子
位置が決まり、チャネルB,Cも同様であって、これらが
決まらない限りチャネルＤの配線処理ができないからで
ある。これは、配線の順序制約と呼ばれる。こうしてチ
ャネル配線法では、チャネルA,B,Cの配線処理を行った
後にチャネルＤの配線処理を行うため、第８図（ａ）に
示すように各チャネルの交差部に無駄な領域を生じるこ
とが避けられないのである。
体的に説明する。第８図（ａ）では、回路ブロック１〜
５に対して配線領域が４つのチャネルＡ〜Ｄに分割され
ているところを示し、各チャネルに従来のチャネル配線
法で配線処理を行った時の配線状態を示している。チャ
ネルＡ〜Ｄのそれぞれで見る限りでは最小のトラック数
で配線が実現されている。もし、チャネルＡ〜Ｄを全て
併合した領域で配線を最適化すれば、実際には第８図
（ｂ）に示すように配線することが可能な筈であり、こ
れにより、チャネルＤのトラック数は４本から１本に減
少可能である。ところが各チャネルの配線処理を一定の
順序で独立に行う従来のチャネル配線法では、第８図
（ｂ）のような配線はできず、どうしても第８図（ａ）
のようになる。これは、チャネル配線法の次のような性
質、即ち“上下（左右）辺の位置の定まった端子と左右
（上下）辺の位置不確定の端子を、水平，垂直方向の線
分で配線し、配線チャネルの幅（トラック数）および位
置不確定の端子の位置は配線終了後に決定される”とい
う性質のためである。より詳しく説明すれば、先ず配線
領域のチャネル分割法は、回路ブロック１と回路ブロッ
ク２間のチャネルＡについて見ると、その下側の短辺が
破線で示すように回路ブロック１の下側の辺に一致する
ように定められる。これは、回路ブロック１と２の対向
する辺にある全ての端子位置をカバーするためである。
チャネルB,Cについても同様にしてその短辺が破線で示
されるように定められる。次に第８図のように分割され
たチャネルに配線処理を行う場合、チャネルＤの配線処
理はチャネルA,B,Cの配線処理が終了した後に行わなけ
ればならない。何故なら、例えばチャネルＡについて
は、配線処理を行って初めてそのトラック数即ちチャネ
ル幅が決まり、またチャネルＤに接する短辺に出る端子
位置が決まり、チャネルB,Cも同様であって、これらが
決まらない限りチャネルＤの配線処理ができないからで
ある。これは、配線の順序制約と呼ばれる。こうしてチ
ャネル配線法では、チャネルA,B,Cの配線処理を行った
後にチャネルＤの配線処理を行うため、第８図（ａ）に
示すように各チャネルの交差部に無駄な領域を生じるこ
とが避けられないのである。
（発明が解決しようとする問題点） 以上のように従来のチャネル配線法では、配線領域の利
用効率が悪く、配線領域の面積が増大し、チップの集積
度を十分に上げることができない、という問題があっ
た。
用効率が悪く、配線領域の面積が増大し、チップの集積
度を十分に上げることができない、という問題があっ
た。
そこで本発明は、この様な問題を解決したチャネル配線
法による半導体集積回路装置の配線方法を提供すること
を目的とする。
法による半導体集積回路装置の配線方法を提供すること
を目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、チャネル配線法により各チャネルに対して順
次配線処理を行って各回路ブロック間の結線を行うに際
し、所定のチャネルについて配線処理を行った後、この
チャネルに隣接して既に配線処理されたチャネルがある
場合にそれらのチャネルを併合して、この併合されたチ
ャネル領域内で前記所定のチャネルについて再配線する
後処理を行う。即ち、併合された新しいチャネル領域内
で現チャネルのトラックの割当て結果を変更して、その
結果空になったトラックを消去して現チャネルのチャネ
ル幅を圧縮するという処理を付加する。
次配線処理を行って各回路ブロック間の結線を行うに際
し、所定のチャネルについて配線処理を行った後、この
チャネルに隣接して既に配線処理されたチャネルがある
場合にそれらのチャネルを併合して、この併合されたチ
ャネル領域内で前記所定のチャネルについて再配線する
後処理を行う。即ち、併合された新しいチャネル領域内
で現チャネルのトラックの割当て結果を変更して、その
結果空になったトラックを消去して現チャネルのチャネ
ル幅を圧縮するという処理を付加する。
（作用） 本発明によれば、従来のチャネル配線法を基本としなが
ら、あるチャネルにつき配線処理した後に、そのチャネ
ルに後処理を施して既に配線処理済みのチャネルとの交
差部の配線の最適化を行うことにより、この配線領域の
効果的な利用が可能になる。これにより、殆ど100％の
配線率が達成できるチャネル配線法の利点を生かしなが
ら、配線領域の有効な圧縮が可能になる。
ら、あるチャネルにつき配線処理した後に、そのチャネ
ルに後処理を施して既に配線処理済みのチャネルとの交
差部の配線の最適化を行うことにより、この配線領域の
効果的な利用が可能になる。これにより、殆ど100％の
配線率が達成できるチャネル配線法の利点を生かしなが
ら、配線領域の有効な圧縮が可能になる。
（実施例） 以下本発明の実施例を説明する。
第２図は、ビルディング・ブロック方式或いはジェネラ
ル・セル方式による回路ブロックの配置と配線領域のチ
ャネルへの分割を示したものである。図では、回路ブロ
ック１〜４に対して、配線領域をC1〜C7のチャネルに分
割している。チャネル配線法を用いて配線する手法で
は、この様な複数のチャネルをそれぞれ配線することで
ブロック間の結線が実現される。但しこのとき、複数の
チャネルを配線処理していく順番は自由ではなく、先に
述べたように順序制約がある。第２図において、チャネ
ルC6を考えると、破線で示された短辺上の幹線引きだし
位置は前もって固定されている訳ではなく、このチャネ
ルC6の配線処理後に決定される。従ってこのチャネルC6
の破線で示した短辺を共有するチャネルC5或いはC3は、
チャネルC6の配線処理後に処理されるべきであり、この
順序が逆になることは許されない。この様な順序制約を
表現するために、順序制約グラフが用いられる。
ル・セル方式による回路ブロックの配置と配線領域のチ
ャネルへの分割を示したものである。図では、回路ブロ
ック１〜４に対して、配線領域をC1〜C7のチャネルに分
割している。チャネル配線法を用いて配線する手法で
は、この様な複数のチャネルをそれぞれ配線することで
ブロック間の結線が実現される。但しこのとき、複数の
チャネルを配線処理していく順番は自由ではなく、先に
述べたように順序制約がある。第２図において、チャネ
ルC6を考えると、破線で示された短辺上の幹線引きだし
位置は前もって固定されている訳ではなく、このチャネ
ルC6の配線処理後に決定される。従ってこのチャネルC6
の破線で示した短辺を共有するチャネルC5或いはC3は、
チャネルC6の配線処理後に処理されるべきであり、この
順序が逆になることは許されない。この様な順序制約を
表現するために、順序制約グラフが用いられる。
第３図は、第２図のチャネルC1〜C7の順序制約グラフを
示している。図の矢印が、チャネルの配線処理の順序付
けを表現している。矢印で示される順序が逆転しない範
囲では、いずれのチャネルを先に配線処理するかは自由
である。即ちチャネルC1とC6はいずれが先でもよい。同
様にチャネルC4とC7はいずれが先でもよい。具体的には
例えば、C6→C5→C4→C7→C1→C2→C3のような順序で配
線処理を行う。この基本的な配線処理手順は従来と同様
である。
示している。図の矢印が、チャネルの配線処理の順序付
けを表現している。矢印で示される順序が逆転しない範
囲では、いずれのチャネルを先に配線処理するかは自由
である。即ちチャネルC1とC6はいずれが先でもよい。同
様にチャネルC4とC7はいずれが先でもよい。具体的には
例えば、C6→C5→C4→C7→C1→C2→C3のような順序で配
線処理を行う。この基本的な配線処理手順は従来と同様
である。
本発明ではこの配線処理に加えて、各チャネルの配線処
理終了後に、配線処理済みの隣接チャネルを併合した領
域で再度配線の最適割付けを行う。
理終了後に、配線処理済みの隣接チャネルを併合した領
域で再度配線の最適割付けを行う。
つまり本発明では、各チャネルの配線処理が以下の４段
階で構成され、この順序で処理される。
階で構成され、この順序で処理される。
（１）通常の配線処理を行う。
（２）配線終了後に、そのチャネルに隣接したチャネル
で、且つ既に配線処理されたものを認識し、それらのチ
ャネル領域を現チャネルと併合させた領域を作成する。
で、且つ既に配線処理されたものを認識し、それらのチ
ャネル領域を現チャネルと併合させた領域を作成する。
（３）（２）で作られた新しいチャネル領域内で現チャ
ネルの幹線の再割当てを行う。このとき、現チャネルの
配線領域幅が最小になるように考慮する。
ネルの幹線の再割当てを行う。このとき、現チャネルの
配線領域幅が最小になるように考慮する。
（４）その結果、空きになった現チャネルのトラックを
消去し、幹線移動の結果変更された隣接チャネルの配線
結果を再登録する。
消去し、幹線移動の結果変更された隣接チャネルの配線
結果を再登録する。
第４図は上述の動作のフローチャートである。スタート
後、先ず全てのチャネルが配線終了したか否かの判定を
行う（J1）。未配線のチャネルがあれば、それらの中か
ら順序制約を満たすチャネルの取出しを行う（J2）。こ
のステップJ2で取出されたチャネルを例えばＡとする。
次にチャネルＡの配線処理を行う（J3）。これが前記
（１）の処理である。その後、チャネルＡに隣接したチ
ャネルで配線終了したものがあるか否かの判定を行う
（J4）。このステップJ4の処理は、隣接するチャネルで
あって且つ配線処理済みのチャネルを探索するものであ
るから、対象が限定されており、例えば第５図および第
６図に示されるように、順序制約グラフにおいてチャネ
ルＡに矢印が入るチャネルを探索すればよい。このステ
ップJ4でチャネルが見付からない場合はステップJ1に戻
り、未配線の別のチャネルの取出し、配線処理を繰返す
ことになる。ステップJ4で探索されたチャネルを例え
ば、B1,B2,…,Bnとするとき、次に、チャネルＡと、B1,
B2,…,Bnを併合した領域Ｃ Ｃ＝AU（B1UB2…UBn） の認識を行う（J5）。これが前記（２）のステップであ
る。次に新たな領域Ｃを用いて、チャネルＡの最適な幹
線割当てを行う（J6）。これが前記（３）である。その
後、不要になったチャネルＡのトラックを消去し
（J7）、続いて変更されたチャネルB1,B2,…,Bnの配線
結果の再登録を行う（J8）。これが前記（４）のステッ
プである。この後、ステップJ1に戻るループを全チャネ
ルの配線が終了するまで実行して、ブロック間の配線終
了（END）となる。
後、先ず全てのチャネルが配線終了したか否かの判定を
行う（J1）。未配線のチャネルがあれば、それらの中か
ら順序制約を満たすチャネルの取出しを行う（J2）。こ
のステップJ2で取出されたチャネルを例えばＡとする。
次にチャネルＡの配線処理を行う（J3）。これが前記
（１）の処理である。その後、チャネルＡに隣接したチ
ャネルで配線終了したものがあるか否かの判定を行う
（J4）。このステップJ4の処理は、隣接するチャネルで
あって且つ配線処理済みのチャネルを探索するものであ
るから、対象が限定されており、例えば第５図および第
６図に示されるように、順序制約グラフにおいてチャネ
ルＡに矢印が入るチャネルを探索すればよい。このステ
ップJ4でチャネルが見付からない場合はステップJ1に戻
り、未配線の別のチャネルの取出し、配線処理を繰返す
ことになる。ステップJ4で探索されたチャネルを例え
ば、B1,B2,…,Bnとするとき、次に、チャネルＡと、B1,
B2,…,Bnを併合した領域Ｃ Ｃ＝AU（B1UB2…UBn） の認識を行う（J5）。これが前記（２）のステップであ
る。次に新たな領域Ｃを用いて、チャネルＡの最適な幹
線割当てを行う（J6）。これが前記（３）である。その
後、不要になったチャネルＡのトラックを消去し
（J7）、続いて変更されたチャネルB1,B2,…,Bnの配線
結果の再登録を行う（J8）。これが前記（４）のステッ
プである。この後、ステップJ1に戻るループを全チャネ
ルの配線が終了するまで実行して、ブロック間の配線終
了（END）となる。
第１図（ａ）（ｂ）は本発明による配線法の具体的な実
施例とその効果を説明するための図である。第１図
（ａ）は、チャネルＡの単独の配線処理が終了した直後
の状態を示している。既に述べたようにチャネルB1,B2,
B3は順序制約によりチャネルＡより先に配線処理されて
いる。この例では、チャネルA,B1,B2,B3のそれぞれは必
要最少限のトラック数で配線されている。しかし、チャ
ネルB1,B2,B3とチャネルＡを全体として見た場合、明ら
かに配線は最適化されていない。例えば回路ブロック１
の右辺端子から回路ブロック２の下辺端子までの配線に
チャネルＡのトラック上の幹線t3が用いられている。こ
のようになる理由は、回路ブロック１の端子をチャネル
B1の外部に引出す配線の位置が、先ずチャネルB1の配線
処理において破線で示す短辺（チャネルＡとの境界）上
での位置として決定され、その後のチャネルＡの配線処
理においてこの位置が端子として認識されて幹線t3が決
められるからである。回路ブロック３の端子からチャネ
ルB2を通り、チャネルＡの幹線t4を通ってチャネルB1に
つながる配線、またチャネルB3からチャネルＡの幹線t5
を通って回路ブロック１の下辺端子に入る配線について
も同様である。
施例とその効果を説明するための図である。第１図
（ａ）は、チャネルＡの単独の配線処理が終了した直後
の状態を示している。既に述べたようにチャネルB1,B2,
B3は順序制約によりチャネルＡより先に配線処理されて
いる。この例では、チャネルA,B1,B2,B3のそれぞれは必
要最少限のトラック数で配線されている。しかし、チャ
ネルB1,B2,B3とチャネルＡを全体として見た場合、明ら
かに配線は最適化されていない。例えば回路ブロック１
の右辺端子から回路ブロック２の下辺端子までの配線に
チャネルＡのトラック上の幹線t3が用いられている。こ
のようになる理由は、回路ブロック１の端子をチャネル
B1の外部に引出す配線の位置が、先ずチャネルB1の配線
処理において破線で示す短辺（チャネルＡとの境界）上
での位置として決定され、その後のチャネルＡの配線処
理においてこの位置が端子として認識されて幹線t3が決
められるからである。回路ブロック３の端子からチャネ
ルB2を通り、チャネルＡの幹線t4を通ってチャネルB1に
つながる配線、またチャネルB3からチャネルＡの幹線t5
を通って回路ブロック１の下辺端子に入る配線について
も同様である。
これに対し第１図（ｂ）は、チャネルＡの配線処理後に
チャネルＡとチャネルB1,B2,B3を併合して、この併合さ
れた領域でチャネルＡの幹線の割当てを変更した状態を
示している。このようにチャネルＡとチャネルB1,B2,B3
の境界を取払って併合された領域でチャネルＡの幹線割
当てを見直せば、幹線t3,t4,t5,t6をそれぞれ図示のよ
うにチャネルB1,B2,B3内を通るように変更することがで
きる。この結果、幹線t3,t4,t5,t6が占有していた３本
のトラックはチャネルＡから消去され、第１図（ａ）で
４本あったトラックが第１図（ｂ）では１本に減少す
る。
チャネルＡとチャネルB1,B2,B3を併合して、この併合さ
れた領域でチャネルＡの幹線の割当てを変更した状態を
示している。このようにチャネルＡとチャネルB1,B2,B3
の境界を取払って併合された領域でチャネルＡの幹線割
当てを見直せば、幹線t3,t4,t5,t6をそれぞれ図示のよ
うにチャネルB1,B2,B3内を通るように変更することがで
きる。この結果、幹線t3,t4,t5,t6が占有していた３本
のトラックはチャネルＡから消去され、第１図（ａ）で
４本あったトラックが第１図（ｂ）では１本に減少す
る。
こうしてこの実施例によれば、チャネルの交差部分での
効果的な配線領域の使用が可能になる。
効果的な配線領域の使用が可能になる。
なお本発明は上記した実施例に限られるものではなく、
その趣旨を逸脱しない範囲で種々変形して実施すること
ができる。
その趣旨を逸脱しない範囲で種々変形して実施すること
ができる。
［発明の効果］ 以上述べたように本発明によれば、高速処理が可能なチ
ャネル配線法を基本としてこれに後処理を付加すること
により、配線領域の面積の削減が可能になり、ビルディ
ング・ブロック方式或いはジェネラル・セル方式の半導
体集積回路チップの集積度向上を図ることができる。
ャネル配線法を基本としてこれに後処理を付加すること
により、配線領域の面積の削減が可能になり、ビルディ
ング・ブロック方式或いはジェネラル・セル方式の半導
体集積回路チップの集積度向上を図ることができる。
第１図（ａ）（ｂ）は本発明の実施例による回路ブロッ
ク間の配線領域の配線図、第２図はビルディング・ブロ
ック方式或いはジェネラル・セル方式による回路ブロッ
クの配置と配線領域のチャネル分割を示す図、第３図は
第２図のチャネルの配線順序制約グラフを示す図、第４
図は本発明の実施例の処理フローを示す図、第５図およ
び第６図は隣接チャネルとその配線制約グラフを示す
図、第７図はビルディング・ブロック方位方式或いはジ
ェネラル・セル方式の半導体集積回路の一般的な構成を
示す図、第８図（ａ）（ｂ）は従来のチャネル配線法に
よる配線例とこれの改良例を示す図である。 A,B1〜B3,C1〜C7……チャネル、t1〜t6……幹線。
ク間の配線領域の配線図、第２図はビルディング・ブロ
ック方式或いはジェネラル・セル方式による回路ブロッ
クの配置と配線領域のチャネル分割を示す図、第３図は
第２図のチャネルの配線順序制約グラフを示す図、第４
図は本発明の実施例の処理フローを示す図、第５図およ
び第６図は隣接チャネルとその配線制約グラフを示す
図、第７図はビルディング・ブロック方位方式或いはジ
ェネラル・セル方式の半導体集積回路の一般的な構成を
示す図、第８図（ａ）（ｂ）は従来のチャネル配線法に
よる配線例とこれの改良例を示す図である。 A,B1〜B3,C1〜C7……チャネル、t1〜t6……幹線。
Claims (1)
- 【請求項１】半導体基板に複数の回路ブロックを配置
し、各回路ブロック間の配線領域を複数のチャネルに分
割して、コンピュータを用いたチャネル配線法により各
チャネルに対して順次配線処理を行って各回路ブロック
の入出力端子間の結線を行う配線方法において、所定の
チャネルについて配線処理をした後、このチャネルに隣
接して既に配線処理されたチャネルがある場合にそれら
のチャネルを併合して、この併合されたチャネル領域内
で前記所定のチャネルについて再配線する後処理を行う
ことを特徴とする半導体集積回路装置の配線方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063215A JPH0770598B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体集積回路装置の配線方法 |
| US07/026,301 US4823276A (en) | 1986-03-20 | 1987-03-16 | Computer-aided automatic wiring method for semiconductor integrated circuit device |
| EP87302285A EP0238314A3 (en) | 1986-03-20 | 1987-03-17 | Computer-aided automatic wiring method for semiconductor integrated circuit device |
| KR1019870002549A KR900003832B1 (ko) | 1986-03-20 | 1987-03-20 | 반도체 집적회로장치의 배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063215A JPH0770598B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体集積回路装置の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219944A JPS62219944A (ja) | 1987-09-28 |
| JPH0770598B2 true JPH0770598B2 (ja) | 1995-07-31 |
Family
ID=13222752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063215A Expired - Fee Related JPH0770598B2 (ja) | 1986-03-20 | 1986-03-20 | 半導体集積回路装置の配線方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4823276A (ja) |
| EP (1) | EP0238314A3 (ja) |
| JP (1) | JPH0770598B2 (ja) |
| KR (1) | KR900003832B1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124273A (en) * | 1988-06-30 | 1992-06-23 | Kabushiki Kaisha Toshiba | Automatic wiring method for semiconductor integrated circuit devices |
| US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
| US5329470A (en) * | 1988-12-02 | 1994-07-12 | Quickturn Systems, Inc. | Reconfigurable hardware emulation system |
| US5109353A (en) * | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
| JPH02206149A (ja) * | 1989-02-06 | 1990-08-15 | Hitachi Ltd | 電気的制約を考慮した信号線端子割付方式 |
| JPH02236779A (ja) * | 1989-03-10 | 1990-09-19 | Nec Corp | スキャンパス接続方式 |
| US5353243A (en) | 1989-05-31 | 1994-10-04 | Synopsys Inc. | Hardware modeling system and method of use |
| US5369593A (en) | 1989-05-31 | 1994-11-29 | Synopsys Inc. | System for and method of connecting a hardware modeling element to a hardware modeling system |
| US5072402A (en) * | 1989-10-10 | 1991-12-10 | Vlsi Technology, Inc. | Routing system and method for integrated circuits |
| JPH03188650A (ja) * | 1989-12-18 | 1991-08-16 | Hitachi Ltd | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 |
| JP2663680B2 (ja) * | 1990-05-24 | 1997-10-15 | 松下電器産業株式会社 | チャネル配線方法 |
| JPH0456341A (ja) * | 1990-06-26 | 1992-02-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法 |
| JPH0536831A (ja) * | 1991-08-01 | 1993-02-12 | Mitsubishi Electric Corp | 集積回路の自動配置配線装置 |
| JPH05121547A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体集積回路の配線処理方法 |
| JP3219500B2 (ja) * | 1991-12-27 | 2001-10-15 | 株式会社東芝 | 自動配線方法 |
| US5475830A (en) * | 1992-01-31 | 1995-12-12 | Quickturn Design Systems, Inc. | Structure and method for providing a reconfigurable emulation circuit without hold time violations |
| JPH06196563A (ja) * | 1992-09-29 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | Ｖｌｓｉの配線設計に対するコンピュータ実施可能な過密領域配線方法 |
| US5440497A (en) * | 1993-06-29 | 1995-08-08 | Mitsubishi Semiconductor America, Inc. | Method of and system for laying out bus cells on an integrated circuit chip |
| US5500804A (en) * | 1993-12-08 | 1996-03-19 | International Business Machines Corporation | Method to optimize the wiring of multiple wiring media packages |
| US5471397A (en) * | 1993-12-15 | 1995-11-28 | International Business Machines Corporation | Identifying subsets of noise violators and contributors in package wiring |
| US5680583A (en) * | 1994-02-16 | 1997-10-21 | Arkos Design, Inc. | Method and apparatus for a trace buffer in an emulation system |
| JP2687879B2 (ja) * | 1994-05-26 | 1997-12-08 | 日本電気株式会社 | 自動配線方法 |
| US5587923A (en) * | 1994-09-07 | 1996-12-24 | Lsi Logic Corporation | Method for estimating routability and congestion in a cell placement for integrated circuit chip |
| AU4866596A (en) * | 1995-02-07 | 1996-08-27 | Silicon Valley Research, Inc. | Integrated circuit layout |
| JP3608832B2 (ja) * | 1995-02-28 | 2005-01-12 | 富士通株式会社 | 自動配線方法および自動配線装置 |
| JP3175812B2 (ja) * | 1995-08-04 | 2001-06-11 | 株式会社日立製作所 | 半導体集積回路配線方法 |
| US5841967A (en) * | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
| US6321366B1 (en) | 1997-05-02 | 2001-11-20 | Axis Systems, Inc. | Timing-insensitive glitch-free logic system and method |
| US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
| US6389379B1 (en) | 1997-05-02 | 2002-05-14 | Axis Systems, Inc. | Converification system and method |
| US6421251B1 (en) | 1997-05-02 | 2002-07-16 | Axis Systems Inc | Array board interconnect system and method |
| US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
| US6134516A (en) * | 1997-05-02 | 2000-10-17 | Axis Systems, Inc. | Simulation server system and method |
| US5960191A (en) | 1997-05-30 | 1999-09-28 | Quickturn Design Systems, Inc. | Emulation system with time-multiplexed interconnect |
| US5970240A (en) * | 1997-06-25 | 1999-10-19 | Quickturn Design Systems, Inc. | Method and apparatus for configurable memory emulation |
| US6449761B1 (en) | 1998-03-10 | 2002-09-10 | Monterey Design Systems, Inc. | Method and apparatus for providing multiple electronic design solutions |
| US6446239B1 (en) | 1998-03-10 | 2002-09-03 | Monterey Design Systems, Inc. | Method and apparatus for optimizing electronic design |
| JP3157775B2 (ja) * | 1998-04-14 | 2001-04-16 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置及びその回路設計方法 |
| JP2000181937A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | 自動配線設計装置及び自動配線設計方法 |
| JP3382889B2 (ja) * | 1999-06-11 | 2003-03-04 | 山形日本電気株式会社 | 信号観測用電極配置方法及び装置 |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US8683416B1 (en) | 2011-07-28 | 2014-03-25 | Juniper Networks, Inc. | Integrated circuit optimization |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577276A (en) * | 1983-09-12 | 1986-03-18 | At&T Bell Laboratories | Placement of components on circuit substrates |
| US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
| US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
| US4613941A (en) * | 1985-07-02 | 1986-09-23 | The United States Of America As Represented By The Secretary Of The Army | Routing method in computer aided customization of a two level automated universal array |
| US4754408A (en) * | 1985-11-21 | 1988-06-28 | International Business Machines Corporation | Progressive insertion placement of elements on an integrated circuit |
-
1986
- 1986-03-20 JP JP61063215A patent/JPH0770598B2/ja not_active Expired - Fee Related
-
1987
- 1987-03-16 US US07/026,301 patent/US4823276A/en not_active Expired - Lifetime
- 1987-03-17 EP EP87302285A patent/EP0238314A3/en not_active Withdrawn
- 1987-03-20 KR KR1019870002549A patent/KR900003832B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219944A (ja) | 1987-09-28 |
| KR900003832B1 (ko) | 1990-06-02 |
| EP0238314A2 (en) | 1987-09-23 |
| KR870009473A (ko) | 1987-10-27 |
| EP0238314A3 (en) | 1989-03-22 |
| US4823276A (en) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219944A (ja) | 半導体集積回路装置の配線方法 | |
| US5331572A (en) | Integrated circuit and layout system therefor | |
| JPS63278249A (ja) | 半導体集積回路装置の配線方法 | |
| CN117931093B (zh) | 全局i/o分配方法、装置及电子设备 | |
| US5394337A (en) | Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same | |
| US5315534A (en) | Computer process for interconnecting logic circuits utilizing softwire statements | |
| Wu et al. | Antenna avoidance in layer assignment | |
| JP2006235705A (ja) | 半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路 | |
| JP3175812B2 (ja) | 半導体集積回路配線方法 | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| Alia et al. | Automated module placement and wire routeing according to a structured biplanar scheme in printed boards | |
| JP2656840B2 (ja) | チャネル配線装置 | |
| JPH02278829A (ja) | 半導体装置の配線方法 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JP2844945B2 (ja) | 集積回路のレイアウト設計方式 | |
| JP3029206B2 (ja) | 半導体装置の配線方法 | |
| JPS63161640A (ja) | 半導体集積回路の配線方法 | |
| Johann et al. | LEGAL: an algorithm for simultaneous net routing | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| de Oliveira Johann et al. | LEGAL: An Algorithm for Simultaneous Net Routing. | |
| JPH10340959A (ja) | レイアウト方法 | |
| JPS6353947A (ja) | 半導体集積回路の配線方法 | |
| JPS62273751A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |