JPH0770705B2 - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPH0770705B2 JPH0770705B2 JP61143803A JP14380386A JPH0770705B2 JP H0770705 B2 JPH0770705 B2 JP H0770705B2 JP 61143803 A JP61143803 A JP 61143803A JP 14380386 A JP14380386 A JP 14380386A JP H0770705 B2 JPH0770705 B2 JP H0770705B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- hole
- doping
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
- H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/20—Permanent superconducting devices
- H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures
- H10N60/207—Field effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 プレーナドーピングによる近接した電子層および正孔層
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース，ドレインの選択電極を設け、更にこの層
のキャリアの濃度を制御電極により制御するようにした
高速半導体装置。
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース，ドレインの選択電極を設け、更にこの層
のキャリアの濃度を制御電極により制御するようにした
高速半導体装置。
本発明は、比較的高い温度で動作することができる超伝
導トランジスタの構造に関する。
導トランジスタの構造に関する。
従来、超伝導現象は、液体ヘリウム温度過程の極低温で
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。研究段階では、電解効果型トランジ
スタへの超伝導のしみだし効果を用いたもの、ジョセフ
ソン接合による電子の注入を用いたものがある。いずれ
も通常のBCS論理による超伝導現象を用いたものであ
る。
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。研究段階では、電解効果型トランジ
スタへの超伝導のしみだし効果を用いたもの、ジョセフ
ソン接合による電子の注入を用いたものがある。いずれ
も通常のBCS論理による超伝導現象を用いたものであ
る。
ところで、最近、電子と正孔ペアの合成粒子による超伝
導機構により、比較的高い温度で超伝導効果が得られる
ことが提唱され、液体ヘリウムより高い温度でも超伝導
が起ることがわかってきた（Yu.E.Lozovik and V. I. Y
udson :Solid State Communications 19（1976）pp.391
〜393参照）。電子−正孔対における超伝導現象は、従
来のBCS論理により記述されるものとは全く異なり、論
理的には液体窒素温度以上乃至室温でも超伝導現象が期
待される。
導機構により、比較的高い温度で超伝導効果が得られる
ことが提唱され、液体ヘリウムより高い温度でも超伝導
が起ることがわかってきた（Yu.E.Lozovik and V. I. Y
udson :Solid State Communications 19（1976）pp.391
〜393参照）。電子−正孔対における超伝導現象は、従
来のBCS論理により記述されるものとは全く異なり、論
理的には液体窒素温度以上乃至室温でも超伝導現象が期
待される。
しかしながら、こまれで電子−正孔対超伝導機構につい
ては、単に現象的な検討が行なわれたのみであり、これ
までトランジスタ等の素子は実現されていない。
ては、単に現象的な検討が行なわれたのみであり、これ
までトランジスタ等の素子は実現されていない。
そこで、本発明の目的は、電子−正孔対超伝導機構を利
用したトランジスタの構造を実現することにある。
用したトランジスタの構造を実現することにある。
本発明は、プレーナドーピングによる近接した電子層お
よび正孔層からなる電子−正孔対超伝導体の電子層或い
は正孔層の一方に選択的にオーミック接触するソースお
よびドレインの選択電極を備えるとともに、更に該電子
層または正孔層のキャリアの濃度を制御する制御電極を
備えることを特徴とする高速半導体装置を提供する。そ
して、更に前記電子層または正孔層のうち、ソースおよ
びドレインの選択電極がオーミックに接触する層のドー
ピング濃度をn1、他方の層のドレイン濃度をn2とすると
き、n1＜n2としてなることを特徴とする高速半導体装置
を提供する。
よび正孔層からなる電子−正孔対超伝導体の電子層或い
は正孔層の一方に選択的にオーミック接触するソースお
よびドレインの選択電極を備えるとともに、更に該電子
層または正孔層のキャリアの濃度を制御する制御電極を
備えることを特徴とする高速半導体装置を提供する。そ
して、更に前記電子層または正孔層のうち、ソースおよ
びドレインの選択電極がオーミックに接触する層のドー
ピング濃度をn1、他方の層のドレイン濃度をn2とすると
き、n1＜n2としてなることを特徴とする高速半導体装置
を提供する。
本発明の原理および作用を、第２図に示した実施例のエ
ネルギバンド構造図を用いて説明する。
ネルギバンド構造図を用いて説明する。
第２図において、GaAs層１および５の間に絶縁性のAlAs
薄層４が介在した層構造となっており、GaAs/AlAs界面
近傍３にｎ型不純物がプレーナドーピングにより導入さ
れ、AlAs/GaAs界面近傍２にｐ型不純物が同様にプレー
ナドーピングにより導入されている。そして、界面2,3
にそって２次元的なチャネル（以下電子層３または正孔
層２という）が形成され、絶縁性のAlAs薄層を挟んで２
次元電子ガスおよび２次元正孔ガスが形成されている。
この第２図の電子層２と正孔層２の形成過程を説明する
と、３のｎ型不純部のプレーナドーピング層からの電子
が２のｐ型不純物のプレーナドーピング層に拡散してア
クセプタを埋めことにより、３のｎ型プレーナドーピン
グ層のドナーはイオン化し、それにより３の層の伝導帯
の端が曲り、エネルギレベルが低下する。一方２のｐ型
プレーナドーピング層の価電子帯のエネルギレベルが上
昇する。それに伴い、電子の遷移を妨げる向きに電界が
発生する結果ある所で平衡状態となる。第２図はこの平
衡状態を示してあり、３のｎ型プレーナドーピング層の
伝導帯の端のエネルギレベルはフエルミレベルEFより低
下している。一方、２のｐ型プレーナドーピング層の価
電子帯のエネルギレベルは上昇し、フエルミレベルより
上になっている。ここで−３のｎ型プレーナドーピング
層の不純物濃度は十分高いから、この平衡状態において
も、完全に空乏化することくキャリアが残っており、電
子層を構成する。一方、２のｐ型プレーナドーピング層
２は、正孔層を構成する。
薄層４が介在した層構造となっており、GaAs/AlAs界面
近傍３にｎ型不純物がプレーナドーピングにより導入さ
れ、AlAs/GaAs界面近傍２にｐ型不純物が同様にプレー
ナドーピングにより導入されている。そして、界面2,3
にそって２次元的なチャネル（以下電子層３または正孔
層２という）が形成され、絶縁性のAlAs薄層を挟んで２
次元電子ガスおよび２次元正孔ガスが形成されている。
この第２図の電子層２と正孔層２の形成過程を説明する
と、３のｎ型不純部のプレーナドーピング層からの電子
が２のｐ型不純物のプレーナドーピング層に拡散してア
クセプタを埋めことにより、３のｎ型プレーナドーピン
グ層のドナーはイオン化し、それにより３の層の伝導帯
の端が曲り、エネルギレベルが低下する。一方２のｐ型
プレーナドーピング層の価電子帯のエネルギレベルが上
昇する。それに伴い、電子の遷移を妨げる向きに電界が
発生する結果ある所で平衡状態となる。第２図はこの平
衡状態を示してあり、３のｎ型プレーナドーピング層の
伝導帯の端のエネルギレベルはフエルミレベルEFより低
下している。一方、２のｐ型プレーナドーピング層の価
電子帯のエネルギレベルは上昇し、フエルミレベルより
上になっている。ここで−３のｎ型プレーナドーピング
層の不純物濃度は十分高いから、この平衡状態において
も、完全に空乏化することくキャリアが残っており、電
子層を構成する。一方、２のｐ型プレーナドーピング層
２は、正孔層を構成する。
この電子層の２次元電子ガスと正孔層の正孔ガスが絶縁
性の薄層AlAsを挟んで存在することにより、電子と正孔
対による合成粒子が得られ、超伝導となる。
性の薄層AlAsを挟んで存在することにより、電子と正孔
対による合成粒子が得られ、超伝導となる。
ところが、この超伝導により、電子と正孔は同一方向に
運動し、全体として電流はキャンセルされるため、電子
と正孔対による合成粒子による超伝導を利用して、トラ
ンジスタを得るには、電子または正孔の一方のみを取出
さなければならない。そこで、本発明においては、２次
元電子ガスまたは正孔ガスのみにコンタクトする選択電
極を設け、電子または正孔の一方のみを取出すようにし
ている。
運動し、全体として電流はキャンセルされるため、電子
と正孔対による合成粒子による超伝導を利用して、トラ
ンジスタを得るには、電子または正孔の一方のみを取出
さなければならない。そこで、本発明においては、２次
元電子ガスまたは正孔ガスのみにコンタクトする選択電
極を設け、電子または正孔の一方のみを取出すようにし
ている。
しかしながら、なお、電子−正孔対超伝導機構によるト
ランジスタを得るのに問題が残る。
ランジスタを得るのに問題が残る。
その理由は、例えば、２次元電子ガスにコンタクトする
選択電極を形成し、電子を取出す構成にした場合で考え
ると、正孔層には電極が形成されず正孔流が取出されな
いため、正孔が正孔層内に局所的に滞留し、正孔層内に
電界が発生し、正孔流を妨げる。そのため、電子−正孔
対超伝導が起り難くなる。そこで、本発明においては、
電子層と正孔層のドーピングに差をつけ、選択電極によ
りチャネル外に取出さないの方のドープ量を大きくする
構成とし、選択電極が形成されない方の層のキャリアの
流れを増大できるようにして、選択電極が形成される方
の層のキャリアの流れと整合させて、上記キャリアの局
所的滞留を防止している。その構成により、電子−正孔
対超伝導機構による超伝導を実現でき、トランジスタ動
作が可能な素子が提供可能になる。
選択電極を形成し、電子を取出す構成にした場合で考え
ると、正孔層には電極が形成されず正孔流が取出されな
いため、正孔が正孔層内に局所的に滞留し、正孔層内に
電界が発生し、正孔流を妨げる。そのため、電子−正孔
対超伝導が起り難くなる。そこで、本発明においては、
電子層と正孔層のドーピングに差をつけ、選択電極によ
りチャネル外に取出さないの方のドープ量を大きくする
構成とし、選択電極が形成されない方の層のキャリアの
流れを増大できるようにして、選択電極が形成される方
の層のキャリアの流れと整合させて、上記キャリアの局
所的滞留を防止している。その構成により、電子−正孔
対超伝導機構による超伝導を実現でき、トランジスタ動
作が可能な素子が提供可能になる。
以下に、図面を用いて本発明の実施例を説明する。
第1A図には本発明の実施例のトランジスタの要部断面構
成を示してあり、また、第1B図には実施例の電流径路を
示し、さらに、第２図には実施例のトランジスタのゲー
ト電極直下のバンド構造が示してある。第1A図におい
て、各層は以下の如くである。
成を示してあり、また、第1B図には実施例の電流径路を
示し、さらに、第２図には実施例のトランジスタのゲー
ト電極直下のバンド構造が示してある。第1A図におい
て、各層は以下の如くである。
１…半導体絶縁性（SI）GaAs基板 １′…ノンドープGaAs層（バッファ層） ２…p++−GaAsプレーナドープ層 Be（ベリリウム）ドープ，ドーピング濃度2.0×10
13cm-2 11…ノンドープGaAs層 厚味５Å ４…ノンドープAlAs層 厚味90Å 12…ノンドープGaAs層 厚味５Å ３…n++−GaAsプレーナドープ層 Si（シリコン）ドープ，ドーピング濃度 1.1×1013cm-2 ５…ｎ−GaAs層 Siドープ，ドーピング濃度１×1018cm-3 厚味300Å なお、以上の各半導体層は、MBE（分子線エピタキシャ
ル成長法）またはMOCVD（有機金属気相成長法）等を用
いて形成することができる。
13cm-2 11…ノンドープGaAs層 厚味５Å ４…ノンドープAlAs層 厚味90Å 12…ノンドープGaAs層 厚味５Å ３…n++−GaAsプレーナドープ層 Si（シリコン）ドープ，ドーピング濃度 1.1×1013cm-2 ５…ｎ−GaAs層 Siドープ，ドーピング濃度１×1018cm-3 厚味300Å なお、以上の各半導体層は、MBE（分子線エピタキシャ
ル成長法）またはMOCVD（有機金属気相成長法）等を用
いて形成することができる。
次に、電極領域は以下のように形成されている。
６…ゲート電極（Alデポジション） 7,8…ソース，ドレイン電極 AuGe/Auをデポジション後、合金化 9,10…選択電極形成用イオン注入領域 注入イオンSe（セレン），注入濃度 ピーク濃度で５×1018cm-3 次に、本発明の実施例のトランジスタ動作について説明
する。
する。
３のn++−GaAsプレーナドープ層（Siドープ層）からの
電子のうち、１×1013cm-2は２のp++−GaAsプレーナド
ープ層（Beドープ層）のアクセプタを埋めるためにフリ
ーキャリアとはならない。したがって、n++−GaAsプレ
ーナドープ層３に１×1012cm-2の電子、２のp++−GaAs
プレーナドープ層に１×1013cm-2の正孔がそれぞれフリ
ーキャリアとして残る。これら、２つの層は、100Åの
ノンドープ層、即ちノンドープGaAs層11,112（厚味各５
Å）と４のノンドープAlAs層（厚味90Å）により隔てら
れるために、先に述べた電子−正孔対超伝導機構によっ
て、低温下で超伝導となる。超伝導領域は、選択電極形
成用のイオン注入領域9,10を除く部分である。この超伝
導により、電子と正孔は同一方向に運動し、全体として
電流はキャンセルされるため、そのままではトランジス
タ動作ができないため、ソース，ドレインの選択電極9,
10により、電子による電流のみを取出す。そして、この
電子の濃度は、ゲート電極６により、５のｎ−GaAs層領
域での空乏層をコントロールすることにより制御され
る。
電子のうち、１×1013cm-2は２のp++−GaAsプレーナド
ープ層（Beドープ層）のアクセプタを埋めるためにフリ
ーキャリアとはならない。したがって、n++−GaAsプレ
ーナドープ層３に１×1012cm-2の電子、２のp++−GaAs
プレーナドープ層に１×1013cm-2の正孔がそれぞれフリ
ーキャリアとして残る。これら、２つの層は、100Åの
ノンドープ層、即ちノンドープGaAs層11,112（厚味各５
Å）と４のノンドープAlAs層（厚味90Å）により隔てら
れるために、先に述べた電子−正孔対超伝導機構によっ
て、低温下で超伝導となる。超伝導領域は、選択電極形
成用のイオン注入領域9,10を除く部分である。この超伝
導により、電子と正孔は同一方向に運動し、全体として
電流はキャンセルされるため、そのままではトランジス
タ動作ができないため、ソース，ドレインの選択電極9,
10により、電子による電流のみを取出す。そして、この
電子の濃度は、ゲート電極６により、５のｎ−GaAs層領
域での空乏層をコントロールすることにより制御され
る。
以上の実施例において、n++−GaAsプレーナドープ層３
と、２のp++−GaAsプレーナドープ層のドーピング濃度
に差をつけて正孔濃度の方を増すようにしている理由を
さらに詳しく説明する。もし、２の電子層と３の正孔層
の電子流と正孔流とが同じであったとすると、電子層３
の電子はドレインの選択電極により外部回路に取出さ
れ、再びソースの選択電極を介して電子チャネル３に戻
るという閉ループを形成するのに対して、正孔チャネル
２には電極が形成されていないため、正孔チャネル２内
のパスを流れるのみであるから正孔はドレインの選択電
極近くに滞留することになる。それにより正孔の流れを
阻害する電界が正孔層内に発生し、正孔の流れが阻害さ
れることにより、電子−正孔対合成粒子の他方の対の電
子の数が減少し、超伝導でなくなる。
と、２のp++−GaAsプレーナドープ層のドーピング濃度
に差をつけて正孔濃度の方を増すようにしている理由を
さらに詳しく説明する。もし、２の電子層と３の正孔層
の電子流と正孔流とが同じであったとすると、電子層３
の電子はドレインの選択電極により外部回路に取出さ
れ、再びソースの選択電極を介して電子チャネル３に戻
るという閉ループを形成するのに対して、正孔チャネル
２には電極が形成されていないため、正孔チャネル２内
のパスを流れるのみであるから正孔はドレインの選択電
極近くに滞留することになる。それにより正孔の流れを
阻害する電界が正孔層内に発生し、正孔の流れが阻害さ
れることにより、電子−正孔対合成粒子の他方の対の電
子の数が減少し、超伝導でなくなる。
そこで、本発明のように、正孔層２の正孔濃度を高くし
ておくと、正孔層２の正孔のうち、電子層３の電子数と
同じ数の正孔は電子−正孔対超伝導機構により超伝導化
する。そして、残りの正孔は正孔層３内のパスを常伝導
で流れる。ここで、第1B図の電流径路のように正孔層２
内のパスを流れる正孔流ｈは常伝導で流れる正孔分だけ
従来例より流れ易くなるから、正孔の局所的蓄積が少な
くなり、電子−正孔対超伝導機構による超伝導が阻害さ
れることが防止される。
ておくと、正孔層２の正孔のうち、電子層３の電子数と
同じ数の正孔は電子−正孔対超伝導機構により超伝導化
する。そして、残りの正孔は正孔層３内のパスを常伝導
で流れる。ここで、第1B図の電流径路のように正孔層２
内のパスを流れる正孔流ｈは常伝導で流れる正孔分だけ
従来例より流れ易くなるから、正孔の局所的蓄積が少な
くなり、電子−正孔対超伝導機構による超伝導が阻害さ
れることが防止される。
次に、本実施例において、プレーナドーピングを用いて
いる点を説明する。
いる点を説明する。
電子層３および正孔層２のドーピングを通常のドーピン
グにより単に高濃度に行なうと、ｎ層からｐ層に電子が
移ることによる空乏層のために、電子層と正孔層との距
離が大きくなり非常に低温でしか超伝導化しない。これ
に対し、本実施例のようにプレーナドーピングを行なう
と、ドーピング濃度が極高いので、空乏層は形成され
ず、絶縁層を挾んで発生する電子−正孔対超伝導機構に
より超伝導が起るのである。なお、上記において、ソー
ス，ドレインの選択電極を形成する層を電子層とした
が、正孔層にソース，ドレインの選択電極を形成するよ
うにして、正孔層と電子層のドーピング濃度を電子層の
方が高くなるようにしても良い。
グにより単に高濃度に行なうと、ｎ層からｐ層に電子が
移ることによる空乏層のために、電子層と正孔層との距
離が大きくなり非常に低温でしか超伝導化しない。これ
に対し、本実施例のようにプレーナドーピングを行なう
と、ドーピング濃度が極高いので、空乏層は形成され
ず、絶縁層を挾んで発生する電子−正孔対超伝導機構に
より超伝導が起るのである。なお、上記において、ソー
ス，ドレインの選択電極を形成する層を電子層とした
が、正孔層にソース，ドレインの選択電極を形成するよ
うにして、正孔層と電子層のドーピング濃度を電子層の
方が高くなるようにしても良い。
以上のように、本発明によれば、プレーナドープにより
電子層および正孔層を絶縁層を挾んで形成し、且つ選択
電極により、電子層または正孔層に選択的にオーミック
コンタクトし、電子流または正孔流の一方を取出ことに
より、電子−正孔対超伝導効果を用いたトランジスタを
実現できる。また、電子−正孔対超伝導機構を利用した
トランジスタの正孔の蓄積（正孔流を取出す場合は電子
の蓄積）を、電子層と正孔層にドーピング濃度差をつけ
ることにより、防ぐことができ、電子−正孔対超伝導機
構を利用した高速なトランジスタを提供することが可能
になる。
電子層および正孔層を絶縁層を挾んで形成し、且つ選択
電極により、電子層または正孔層に選択的にオーミック
コンタクトし、電子流または正孔流の一方を取出ことに
より、電子−正孔対超伝導効果を用いたトランジスタを
実現できる。また、電子−正孔対超伝導機構を利用した
トランジスタの正孔の蓄積（正孔流を取出す場合は電子
の蓄積）を、電子層と正孔層にドーピング濃度差をつけ
ることにより、防ぐことができ、電子−正孔対超伝導機
構を利用した高速なトランジスタを提供することが可能
になる。
第1A図は本発明の実施例の断面図、第1B図は実施例の電
流径路の説明図、第２図は実施例のエネルギバンド図で
ある。 １……半導体絶縁性（SI）GaAs基板 １′……ノンドープGaAs層 ２……p++−GaAsプレーナドープ層 ３……n++−GaAsプレーナドープ層 ４……ノンドープAlAs層 ５……ｎ−GaAs層 ６……ゲート電極（Alデポジション） 7,8……ソース，ドレイン電極 9,10……選択電極形成用イオン注入領域 11,12……ノンドープGaAs層
流径路の説明図、第２図は実施例のエネルギバンド図で
ある。 １……半導体絶縁性（SI）GaAs基板 １′……ノンドープGaAs層 ２……p++−GaAsプレーナドープ層 ３……n++−GaAsプレーナドープ層 ４……ノンドープAlAs層 ５……ｎ−GaAs層 ６……ゲート電極（Alデポジション） 7,8……ソース，ドレイン電極 9,10……選択電極形成用イオン注入領域 11,12……ノンドープGaAs層
Claims (2)
- 【請求項１】プレーナドーピングによる近接した電子層
および正孔層からなる電子−正孔対超伝導体の電子層或
いは正孔層の一方に選択的にオーミック接触するソース
およびドレインの選択電極を備えるとともに、更に該電
子層または正孔層のキャリアの濃度を制御する制御電極
を備えることを特徴とする高速半導体装置。 - 【請求項２】特許請求の範囲第１項記載の高速半導体装
置において、 前記電子層または正孔層のうち、ソースおよびドレイン
の選択電極がオーミックに接触する層のドーピング濃度
をn1、他方の層のドレイン濃度をn2とするとき、 n1＜n2 としてなることを特徴とする高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143803A JPH0770705B2 (ja) | 1986-06-19 | 1986-06-19 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143803A JPH0770705B2 (ja) | 1986-06-19 | 1986-06-19 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63173A JPS63173A (ja) | 1988-01-05 |
| JPH0770705B2 true JPH0770705B2 (ja) | 1995-07-31 |
Family
ID=15347342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143803A Expired - Fee Related JPH0770705B2 (ja) | 1986-06-19 | 1986-06-19 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770705B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728025B2 (ja) * | 1987-01-16 | 1995-03-29 | 日本電信電話株式会社 | 半導体装置 |
| TW335558B (en) * | 1996-09-03 | 1998-07-01 | Ibm | High temperature superconductivity in strained SiSiGe |
-
1986
- 1986-06-19 JP JP61143803A patent/JPH0770705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63173A (ja) | 1988-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001536A (en) | Semiconductor device | |
| US4647954A (en) | Low temperature tunneling transistor | |
| US4755857A (en) | Heterostructure semiconductor device | |
| JP2500063B2 (ja) | 電界効果トランジスタ | |
| EP0144242A2 (en) | Compound semiconductor integrated circuit device | |
| US4675711A (en) | Low temperature tunneling transistor | |
| EP0828296A2 (en) | High temperature superconductivity in strained Si/SiGe | |
| KR900000208B1 (ko) | N-채널 및 p-채널 트랜지스터들을 포함하는 반도체장치 및 그의 제조방법 | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JPH0624208B2 (ja) | 半導体装置 | |
| US5101245A (en) | Field effect transistor and method for making same | |
| JPS60231375A (ja) | 超伝導トランジスタ | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US4544937A (en) | Formation of normal resistors by degenerate doping of substrates | |
| US5239187A (en) | Josephson effect semiconductor device with channel layers of semiconductor and superconductor materials | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPH0770706B2 (ja) | 高速半導体装置 | |
| EP0250886A2 (en) | Semiconductor heterostructure adapted for low temperature operation | |
| JPS63173A (ja) | 高速半導体装置 | |
| EP0283878A1 (en) | Field effect transistor | |
| JP3053862B2 (ja) | 半導体装置 | |
| JP2651143B2 (ja) | 超伝導トランジスタ | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JPH0459785B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |