JPH0770833B2 - 改良された導通フイラメント敷設型接続回路板及びその製造方法 - Google Patents

改良された導通フイラメント敷設型接続回路板及びその製造方法

Info

Publication number
JPH0770833B2
JPH0770833B2 JP2174324A JP17432490A JPH0770833B2 JP H0770833 B2 JPH0770833 B2 JP H0770833B2 JP 2174324 A JP2174324 A JP 2174324A JP 17432490 A JP17432490 A JP 17432490A JP H0770833 B2 JPH0770833 B2 JP H0770833B2
Authority
JP
Japan
Prior art keywords
conductor layer
circuit board
layer
filament
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2174324A
Other languages
English (en)
Other versions
JPH0344998A (ja
Inventor
ハモンド ジョセフ
ブラニガン ジョン
Original Assignee
アドバンスト インターコネクション テクノロジー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト インターコネクション テクノロジー インコーポレイテッド filed Critical アドバンスト インターコネクション テクノロジー インコーポレイテッド
Publication of JPH0344998A publication Critical patent/JPH0344998A/ja
Publication of JPH0770833B2 publication Critical patent/JPH0770833B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、鍍金スルーホールを用いることなく終結し
た内層導体を有する導通フィラメント敷設型‐多回路分
離式の接続回路板（‐discrete wiring boards）、及び
そのような接続回路板を製造する方法に関するものであ
る。“フィラメント敷設型‐多回路分離式”の接続回路
板とは、複数本の絶縁フィラメントを平面内において個
々に（不連続に）回路形成するように敷設した接続回路
板である。より特定すれば、この発明は、高密度回路を
有する導通フィラメント敷設型接続回路板の製造容易性
を改善するとともに、素子取付け容易な表面領域の面積
率、及び導体配線容易な有効フィラメント路を増大する
ように改良された層間接続を有するフィラメント敷設型
‐多回路分離式接続回路板、並びにそのような接続回路
板を製造する方法に関するものである。
発明の背景 電子要素を相互接続するにあたっては、プリント回路板
が永く用いられてきた。そして、電子要素の複雑性が増
大するに伴い、それらの相互接続は多層プリント回路板
により行われるようになってきた。
高周波、すなわち狭パルス幅信号用の多層プリント回路
板は信号を保護すべき制御インピーダンスを維持するた
めの伝送線構造を要求する。マイクロストリップ形状に
おける伝送線は必要なすべての信号導体が１つ又は２つ
の信号導体層上に配置し得るときに用いることができ
る。典型的なマイクロストリップ形状は、２個の内部導
体層と、接地電位面及び電圧面（通常は適当な間隙を有
する金属の連続シート）、及び制御された厚さ及び誘電
率を有する誘電体材料により接地電位面又は電圧面から
分離された２つの外側信号導体層を有する。ストリップ
ライン配置はプリント回路板の設計が、２つの導体層に
おいて許容されるものよりも高周波、したがって、狭パ
ルス幅の信号導体を要求するときに用いられる。ストリ
ップライン配置において、各信号面、すなわち信号導体
層は２つの平行した接地電位面に対し等距離に配置され
る。
表面取付要素パッケージにおけるVLSI（超大規模集積回
路）は、鍍金スルーホール型要素配置によって達せられ
るものよりも、プリント回路板上において電子要素をよ
り近接して配置し得るものである。鍍金スルーホール型
要素配置よりも電子要素を近接して配置し得るというこ
とは短い導体により要素間接続と短い要素引出線の形成
を可能にするものである。そして、短い導体及び要素引
出線は回路の浮遊容量を大きくしないため、基本的にこ
の回路で高周波及び狭パルス幅信号を用いても、浮遊容
量によってその完全性（品質）を損なうことがなく、好
ましい回路性能を維持することが可能となる。
多くの多層プリント回路板において、信号導体は格子状
に配置される。単一の信号導体層は互いに平行した等間
隔のワイヤ路、すなわち電位導体路を有する。平行した
信号導体層は第１の層に直交した方向のワイヤ路を有す
る。導体層間の接続は鍍金スルーホールを用いて形成さ
れる。信号導体を１本のワイヤ路中の１つの島、すなわ
ち端子点から第２のワイヤ路における別の島、すなわち
端子点まで配線するため、その導体は鍍金スルーホール
を通じて直交したワイヤ路を有する層に導くことにより
方向を変えるか、又は並列導体を横切らなければならな
い。鍍金スルーホールは、ワイヤ路に所定の信号導体以
外の他の信号導体を配置する可能性を阻止するものであ
る。この阻止されたワイヤ路はその後の導体配線、それ
以上の方向変化及びより長い信号導体路等の可能性が制
限されたことを意味する。さらに、各鍍金スルーホール
は約0.5〜1.2pf（ピコファラド）の容量を有し、したが
って、鍍金スルーホールの系列が導体路のインピーダン
ス変化を来すことになる。
多回路分離式の接続回路板を形成する方法としての導通
フィラメント敷設によるワイヤ配線は、米国特許第3,67
4,602号及び同第4,097,684号において発明者バーにより
最初に教示されたものである。これらの米国特許におい
て、バーは絶縁フィラメントを使用することによりフィ
ラメント敷設信号導体が同一層内において互いに交差で
きるようにし、これによって別の導体層に変化を生じな
いようにすることを教示している。それは必要な鍍金ス
ルーホール数を少なくし、有効なフィラメント路を増加
し、さらに、多層プリント回路板に比して信号導体の長
さを短くするものである。米国特許第4,097,684号は、
鍍金スルーホール内でのフィラメント敷設導体の終結を
教示している。バーのフィラメント敷設法を用いると、
互いに交差する絶縁フィラメントのインピーダンスは鍍
金スルーホールのインピーダンスより小さい0.03pfと未
満となることが見出されており、したがって、多層プリ
ント回路板に比してインピーダンスを減少させるもので
ある。
バーに従って形成されたフィラメント敷設型接続回路板
は、電子要素の配置及び個々のフィラメント導体の終結
のためにのみ鍍金スルーホールを用いるものである。こ
のような回路板はデイップ（DIP:2列リード型半導体デ
バイス）及び他の鍍金スルーホール取付要素のための高
密度導体配線にとって理想的である。
次に、米国特許第4,500,389号、同第4,541,882号及び同
第4,544,442号において、発明者ラッセンは表面取付要
素のために特にふさわしい高密度なフィラメント敷設型
接続回路板を製造する方法を教示している。要素取付の
ための表面導体層は、（ａ）表面取付要素に対する接続
および取付のための導電パターン又は島と、（ｂ）レー
ザ穿孔された鍍金スルーホールに対して導体の島を接続
する短寸導体からなっている。鍍金スルーホールはま
た、内側のフィラメント敷設型信号導体層への接続を行
うものである。
ラッセンの方法による接続回路は、表面導体層から信号
導体層への鍍金スルーホールを有する。鍍金スルーホー
ルにより阻止されるフィラメント路を減少するため、ラ
ッセンは常套的な鍍金スルーホールより小さい空所しか
要求しない小径のレーザ穿孔の使用を教示する。この時
点までにおいて、ラッセン法により製造された相互接続
回路板は、工業的製造において許容される最高導体密度
（導体層面積あたりの導体長さ）として約125cm/cm2（1
25in./m2）の値を有する。
発明の概要 定義 「導通フィラメント」とは、少くとも１つの導通部分、
すなわち導体、例えば電気導体、光学導体などのような
機能を有する部分を含む線条を意味する。フィラメント
の導通部分は誘電体被覆、及びフィラメントをキャリア
に接合するための付勢接着面をそれぞれ必要に応じて有
することができる。例えば、フィラメントは予め絶縁処
理された直径0.4〜3mmの銅線ワイヤからなる。
「クロスオーバ」とは、１組の共通のｘ、ｙ座標を有す
る同一導体層内における２本以上の導体フィラメントで
あって、少くとも１本のフィラメントが少くとも１本の
他のフィラメントと交差し、かつ少くともフィラメント
径だけｚ方向に変位した部分のことを指すものとする。
「敷設」とは、絶縁ベース表面に連続した導通フィラメ
ントの線条を供給することにより、そのベース上に導体
路を書き込み、同時にフィラメントをベースに固着する
とともに、各書き込み線の端部においてフィラメントを
切断した所定のパターンにおける導通フィラメント図形
を形成することを意味する。
「フィラメント敷設」とは、敷設前に形成、すなわち引
き抜き形成及び絶縁被覆された導通フィラメントの敷設
を意味する。
「敷設導体層」とは、１層の絶縁サポート上に敷設され
た前記クロスオーバを含む全導体パターンを意味する。
導通フィラメント敷設における敷設導体層は層上に導体
を配線すべく用いられる並列フィラメント路の２以上の
直交した組を含んでいる。
「フィラメント路」とは、導通ワイヤ一般についての
「ワイヤ路」を、具体的に“細線体”であることが想起
される“導通フィラメント”の敷設配線にふさわしい導
体層上の矩形領域に限定したものであり、したがって、
仮想のフィラメント通路のことをいう。フィラメント路
の長さは導体層の全長であり、フィラメント路の幅は隣
接導体間のピッチ、すなわち公称中心間距離である。
「阻止されたフィラメント路」とは、孔などのような導
体配線に対する障害を有するフィラメント路、すなわち
すでに配線された導体に基づいてそれ以上配線し得ない
フィラメント路を意味する。
「表面導体層」とは、接続回路板の外面上において導体
パターンを有する層のことである。
「電子デバイス」とは、集積回路、ダイオード、トラン
ジスタ、抵抗器、コンデンサ、インダクタンス素子、ス
イッチングデバイス、コネクタなどのような回路素子の
ことである。
「電気−光学デバイス」とは、発光ダイオード、フォト
トランジスタ、フォト集積回路などのような電子信号及
び光学信号を互換的に受信又は送信し得る装置のことで
ある。
「光学デバイス」とは、光学コネクタなどのような光学
信号を受信、送信又は適当に処理する装置のことであ
る。
「フットプリント」とは、単一の表面取付素子に関連す
る表面導体層の島パターンのことである。
「ファンアウト」とは、表面取付素子のフットプリント
の島パターンと鍍金スルーホールとを接続する導体層上
の短寸導体のグループのことである。
発明の目的 この発明の１つの目的は、高密度又は高接続性の信号導
体を有する接続回路板の製造方法を提供することであ
る。
この発明の別の目的は、鍍金スルーホールを用いること
なく内側層から表面導体層への直接層間接続を提供する
ことである。
この発明のさらに別の目的は、接続回路板ににおいて阻
止又は閉塞されたフィラメント路の数を極小化すること
である。
この発明のさらに別の目的は、接続回路板において要求
される鍍金スルーホールの数を少なくすることである。
この発明のさらに別の目的は、信号導体層が制御された
インピーダンスを有する接続回路板を提供することであ
り、さらに、このような接続回路板を製造する方法を提
供することである。
この発明のさらに別の目的は、接地電位面又は電圧面に
おいてクリアランス孔（余裕孔）を用いないか、又はク
リアランス孔の数を最少にした制御インピーダンス接続
回路板を提供することである。
この発明のさらに別の目的は、光学的、電気‐光学的及
び電子的なデバイスを相互接続することである。
この発明のさらに別の目的は、表面取付素子のための多
回路分離式‐接続回路板を提供することである。
この発明のさらに別の目的は、制御されたインピーダン
スを有する信号導体と、回路素子及び信号導体間の低イ
ンピーダンス接続とを有する表面取付素子のための多回
路分離式‐接続回路板を提供することである。
この発明の目的は、鍍金スルーホール、及び鍍金スルー
ホールを表面取付素子のフットプリントに接続する表面
導体のファンアウトパターンを排除することにより、表
面取付素子の高密度パッキング又は高密度取付を行う方
法を提供することである。
この発明のさらに別の目的は、高密度接続回路板の製造
容易性を改善した接続回路板のための改良された層間接
続を形成する方法を提供することである。
この発明のさらに別の目的は、導体配線を受け入れる有
効なフィラメント路の比率を増大したフィラメント敷設
型接続回路板のための改良された信号導体層の形成方法
を提供することである。
この発明のさらに別の目的は、表面導体層の複雑性を少
なくすることにより製造収率を改善したワイヤ敷設型多
回路分離式‐接続回路板の形成方法を提供することであ
る。
この発明のその他の目的及び利益は、本発明の実施にお
いて明確となるが、それは特許請求の範囲の記載におい
てのみ拘束されるものである。
発明の開示 本発明は、１つの局面においては、導通フィラメントを
敷設した内層を有する導通フィラメント敷設型接続回路
板（以下、「接続回路板」と略称する場合がある。）で
あって、フィラメントの断片部が敷設導体層より表面導
体層に向かう層間接続用として用いられる。
本発明は、別の局面において、電子的、光学的、及び／
又は電気‐光学的デバイスを相互接続する物品を含むも
のである。この物品はベースと、物品内に配置された内
側導体層と、表面導体層、及び内側導体層から表面導体
層まで変位し、かつ延びて前記内側導体層から表面導体
層までの接続を形成するための導体フィラメントの複数
の断片部からなっているものである。本発明のこの様相
において、内側導体層は第１の所定パターンにおいて接
着剤中に固定された複数の導通フィラメントを含み、表
面導体層は第２の所定パターンにおける複数の導体を含
んでいる。第２の所定パターンはデバイス端子に好まし
く対応する。
本発明はさらに、導通フィラメントからなる敷設信号導
体層、及び前記フィラメント断片部に接合された隣接表
面導体により囲まれた導通性フィラメント先端部、すな
わちフィラメント断片部からなる表面導体パターンを構
成するものである。換言すれば、“隣接表面導体により
囲まれた”とは、フィラメント断片部の先端、すなわち
接続回路板の表面と交鎖するように配置されたフィラメ
ント部分が表面構造の一部をなすことを意味するもので
ある。したがって、各端部それ自体は表面構造によって
囲繞される。例えば、フィラメントが導電性材料からな
る場合、表面構造はそのフィラメントの露出端に、溶融
したハンダを滴下することにより形成され、フィラメン
ト先端は表面導体を形成するハンダにより包囲される。
さらに、別の様相において、本発明は接地電位面及び電
圧面を有するベースと、当該接続回路板内に配置された
導通フィラメントを含む少くとも１層の内側液体層、及
び表面導体層であって前記内側導体層からその表面まで
変位して延びた導通フィラメントの断片部により前記中
間導体層に接続されたものを含む物品に関する。本発明
のこの様相において、内側導体層は第１の所定パターン
において接着剤層中に固定された複数の導通フィラメン
トを含み、表面導体層は第２の所定パターンにおいて複
数の導体を含んでいる。第２の所定パターンは好ましく
は表面取付要素のフットプリントからなっている。
１つの局面において、本発明は、少くとも１層の伝送線
路型‐多回路分離式フィラメント導体層、及び前記多回
路分離式フィラメント導体層から鍍金スルーホールを通
ずることなく表面導体パターンに達する層間接続を含む
ものである。このフィラメント導体層は、伝送線路特性
を提供するため、多回路配線技術を用いて具体的に設計
及び製作されるものである。これによる特徴は特性キャ
パシタンス及び特性インダクタンス、導電線の特性イン
ピーダンスの制御、接続回路板における他のラインとの
交鎖結合の極小化、及び伝搬遅延の極小化である。高周
波信号を用いる場合、これらの特性はシステム全体の性
能を最適化するために厳密に制御しなければならない。
これらの特性の制御を行うために、具体的に設計された
信号ラインは、“伝送線路特性”を具現したものという
ことができる。
本発明はさらに、そのような相互接続回路板を構造化す
る方法に関するものである。
実施例の説明 本発明によれば、電子要素、電気‐光学的又は純光学的
要素を相互接続するための接続回路板、及びその製造方
法が提供される。接続回路板は構造強度及び支持を保障
するためのベースを有する。ベースに接着された複数の
導通フィラメントにより形成された少くとも１つの内側
信号導体層は、これを形成する第１の所定パターンにお
いて接続回路板内に配置される。フィラメントは互いに
実質的な共通面内に位置している。すなわち、すべての
フィラメントはクロスオーバ部を除き、同一面内に位置
している。クロスオーバ部において、少くとも１つの他
のフィラメントと交差するフィラメントは共通面から敷
設フィラメントの直径分だけベース方向に変位する。島
部分、端子点又は接続されるべきデバイスのフットプリ
ントに対応する所定の点において、フィラメントは内側
導体層の共通面からベースを遠ざかる方向に変位して物
品の外表面に向かうことによりその導通フィラメントの
第１の所定パターンと島部分との層間接続を形成する。
その最も基本的な局面の１つにおいて、本発明は、表面
導体パターンの島部分におけるフィラメント敷設導体の
直接的な終結構造に関するものである。それは三次元に
おいて厳密に設定されたフィラメント敷設からなるもの
である。この場合、三次元とは、二次元の信号導体層か
ら第三次元方向に変位した別の導体層への層間接続が行
われることを意味する。
本発明はさらに、層間接続が内側導体層の信号導体と一
体化されたフィラメント敷設型接続回路板及びその製造
方法に関するものである。一体化層間接続は、鍍金スル
ーホールを用いることなく終結するものであり、必要な
孔数及び阻止された、すなわち閉塞状態のフィラメント
路数を極小化するものである。この一体化層間接続は、
信号導体層への接続を形成するにあたって鍍金スルーホ
ールの必要性を排除するものであるため、このような鍍
金スルーホールにより導体配線を行うことによって閉塞
フィラメント路を極小化するものである。閉塞フィラメ
ント路の減少は、高密度な導体配線及びより短い導体路
の形成を可能にするものである。この分野における回路
板設計者にとって、より短い導体路を形成し、かつスル
ーホールを減少させることは、高周波又は狭パルス幅信
号のための回路板アセンブリの設計を単純化し、性能を
改善し得るということが自明である。
第1A図を参照すると、従来のフィラメント敷設型接続回
路板の表面導体層の小部分が示されている。表面導体層
のこの部分は、21個の接点（12）を示すフットプリント
（10）の小部分と、多数の鍍金スルーホール（16）から
なる接続可能な最大数の引出し端子群、すなわちファン
アウト（14）と、この接続回路板アセンブリの表面取付
VLSI要素の１つをフットプリントに接続する短導体（1
8）を含んでいる。第1A図は21個の接点を示すものであ
るが、VLSI要素の完全フットプリント（図示せず）は表
面取付要素を接続回路板に接続するために284接点を有
する。完全な接続回路板（図示せず）は、同様な複雑性
を有する４個の異なったVLSI要素及び多数の比較的小さ
い集積回路を相互接続するものである。鍍金スルーホー
ルへのファンアウトリードは信号導体層に接続される。
他の鍍金スルーホール（20）は接地電位層又は電圧層に
接続される。
第1B図は第1A図に示した従来技術のフィラメント敷設型
回路接続板の同一部分の平面図であって、表裏導体層の
下側に埋設された信号導体層のフィラメント敷設導体
（22）を示すものである。敷設フィラメントは典型的に
は、直径0.1mm（0.025in）及び外形0.2mm（0.0054in）
の芯銅線を有する絶縁ワイヤである。導体路は0.5mm
（0.0125in）の広さを有する。信号導体層の与えられた
領域において、フィラメント路の全長は220cm/cm2（220
in/in2）である。多くのフィラメント路が鍍金スルーホ
ールにより閉塞されるため、第1B図の接続回路板におけ
る有効ワイヤ路の全長は単に125cm/cm2（125in/in2）に
しかならない。
第2A図はこの発明に従って提供された高密度ワイヤ敷設
接続回路板の表面導体層の一部を示している。表面取付
要素のフットプリント（10）における21個の接点（12）
が第1A図に示したものと同一である。しかしながら、こ
の発明の接続回路板においては、第1A図において示した
ようなファンアウト（14）は不要であり、したがって、
第2A図には存在しない。ファンアウトを信号層に接続す
るものとして第1A図に示された17個の鍍金スルーホール
（16）もまた不要である。第2A図においては、単に４個
の鍍金スルーホール（20）のみが示され、これらが接地
電位面及び電圧面に接続される。これらは第1A図におけ
る４個の鍍金スルーホール（20）に対応する。
第2B図は第2A図に示したワイヤ敷設型接続回路板部分の
平面図であって、表面導体層の下側に埋設されたワイヤ
敷設導体（22）をも示すものである。敷設導体は第1B図
に示した従来技術のような鍍金スルーホールでの終結で
はなく、フットプリント島部（12）上で直接終結してい
る。第1A図及び第1B図に示した21個の鍍金スルーホール
から17個を削除したことに基づき、信号導体層の領域に
おける有効な全長は第1B図における125cm/cm2に比して
線200cm/cm2（200in/in2）まで大きくなる。
第３図は第2B図のＡ−A'線に沿って描かれた断面図であ
る。この接続回路版は接地電位面（32）及び電圧面（3
4）を有する絶縁ベース材料からなる接地電位及び電圧
層を有する。電圧面は食刻形成された余裕孔（37）を有
する。同じく接地電位面は必要に応じて余裕孔（図示せ
ず）を有する。接地電位及び電圧層上には信号導体層が
重畳される。この信号導体層は接続回路板の外面上にお
ける接着剤（26）中に導通フィラメント（22）の導通パ
ターンを敷設することにより形成され、表面導体層はフ
ットプリント（12）又は他の表面導体（14）を含んでい
る。鍍金スルーホール（20）は表面導体（14）及び接地
電位面間の接続を形成する。他の鍍金スルーホール（図
示せず）は表面導体と電圧面との接続を形成する。敷設
信号導体層（22）及び表面取付要素のフットプリントに
おける導体島部分（12）との間の層間接続（24）は信号
導体層から変位して表面導体層の所定点まで延びるフィ
ラメント断片部により形成される。
この発明による接続回路板の一製造方法において、接地
電位及び電圧層と信号導体層とは好ましくは個々に形成
された後、合体させられる。接地電位及び電圧層と信号
導体層が単一構造体として合体されると、表面導体層が
構造の外表面上に形成され得る。
この方法により第３図の接続回路板を製造するプロセス
の各段階は、第3A図〜第3I図に示されている。
第3A図は単一導体層のための支持構造を示している。こ
の方法において信号導体層は仮支持体（40）上に形成さ
れる。仮支持体はフィラメント敷設工程と、信号導体層
を接地電位及び電圧層に接合する間において十分な剛性
及び寸法安定性を提供するものでなければならない。信
号導体層を接地電位及び電圧層に接合した後、仮支持体
は簡単に除去できるものとする。仮支持体としてふさわ
しいものは金属又はプラスチックの薄シートであって、
エッチング、溶剤浸漬、溶融、又は剥離材あるいは仮支
持体の剥離特性により除去できるものでなければならな
い。適当な仮支持体としては、エッチングにより除去可
能な厚さ0.05〜5mmのアルミニウム又は銅シートが推奨
される。
第3A図に示す通り、仮支持体はその一側面に接着促進組
成物（36）及びその接着促進組成物上に重ねられた包囲
被覆体としての絶縁層（38）を被着している。適当な接
着促進組成物としては、例えばバイエルスドルフ社から
製造販売されているTECHNICOLtm8001 などのような周
知の物質が用いられる。また、他の材料としては、米国
特許第3,625,758号においてスタールその他により開示
されたものがある。エポキシ及びポリイミドプリプレグ
とポリスルフォン、ポリエーテル‐エーテルケトン及び
ポリエーテルイミドなどのような高温処理用の熱可塑性
樹脂は適当な絶縁組成物として典型的なものである。
第3B図に示した次の工程においては、孔（20）及び（2
8）は仮支持体、接着促進層及び絶縁層を貫通して形成
される。これらの孔は層間接続が要求される位置に対応
する所定のパターンにおいて形成される。これらの孔は
数値制御式穿孔機又は他の適当な装置を用いて形成され
る。
選択的な手順においては、敷設信号導体層及び表面導体
の島部分との間の層間接続に対応する孔のみが仮支持体
を通じて穿孔される。鍍金スルホール用の孔は仮支持体
が除去された後において穿孔される。
このような孔形成に続き、第3C図に示す通り、絶縁組成
物を覆い、かつこれらの孔の上に被さるワイヤ敷設用接
着剤（26）が適用される。ワイヤ敷設用接着剤は、例え
ばフリードリッヒに対する欧州特許第0,227,002号とシ
ョーンバーグその他に対する米国特許第4,542,321号及
びルーディックその他に対する同第4,544,801号等にお
いて開示された周知のものである。
導通パターンは第3D図に示すようなフィラメント敷設用
接着剤中に敷設形成される。敷設導体フィラメント（2
2）は信号導体層を形成し、この層内でフィラメントは
孔上を通過し、さらに、フィラメント断片部（24）は信
号導体層の面から孔内に変位する。１又は２以上のフィ
ラメントが別のフィラメントを横切ってクロスオーバ
（図示せず）を形成すると、上から横切る方のフィラメ
ントは孔中に変位したセグメントの変位方向とは反対の
方向に変位するものである。導通フィラメントは典型的
には絶縁銅線である。この銅線の絶縁被覆はクロスオー
バが存在しない金属導通フィラメントに対し又は光学的
導通フィラメントに対しては選択的に適用されるもので
あり、したがって、不可欠なものではない。
敷設工程が行われた後、フィラメントはさらに、熱及び
圧力を加えられ、ワイヤ敷設用接着剤層中に押下げられ
る。この圧力はシリコンゴムなどのような柔軟な変形可
能物質を介して仮支持体のフィラメント敷設面に加えら
れるとともに、スチール製プレートなどののような固体
物質を介して仮支持体の他側面に加えられる。スチール
製プレートはモールドリリースにより被覆されるか、又
は押圧動作中においてリリース紙により保護されること
ができる。第3E図に示すような押圧処理の後において、
フィラメントはフィラメント敷設用接着剤層中に押下げ
られ、信号導体層から変位したフィラメント断片部は孔
内に向かってさらに押下げられる。この押下げ工程中に
おいて、ある種のフィラメント敷設用接着剤又はフィラ
メント敷設用接着剤と接着促進用組成物の混合物は孔内
に流下する。用いられた接着剤及び接着促進用組成部の
流れは、高温下において完全に又は部分的にこれらの孔
に充填される。
第3F図には、例えば厚さ0.8mm（0.031in）の銅クラッド
エポキシガラス布成層体などのような適当な金属クラッ
ドベース材料から形成された接地電位及び電圧層が示さ
れている。第3F図に示す通り、ベース（30）は接地電位
面（32）及び電圧面（34）を有する。電圧面には銅の一
部をエッチング除去することにより余裕孔（37）が形成
される。他の余裕孔（図示せず）は必要に応じて接地電
位及び電圧面において形成される。
接続回路板用のベースは仮支持体が除去された後におい
て、信号導体層のための永久支持体を提供する。適当な
ベース材料はエポキシ及びポリイミド成層体からなって
いる。接地電位面及び電圧面は樹脂の印刷配線板製造技
術、例えば銅クラッド又は銅‐アンバ‐銅クラッド型エ
ポキシ又はポリイミド成層体などのような金属クラッド
ベース材料の金属クラッド処理においてベース材料上に
形成される。ベース材料は適当な剛性、強度及び厚さを
最終的な接続回路板の要求に従って有すべきである。
第3E図に示した仮支持体上に取付けられる敷設信号導体
層は裏返され、第3F図に示すベースに接合される。それ
らは絶縁材料層を用いた通常の成層化技術により接合さ
れ、一体として敷設導体を包囲するとともに、敷設導体
を接地電位面から分離させるものである。接地電位面に
平行した信号導体層はマイクロストリップ形状である。
絶縁層の厚さは信号導体層のための制御インピーダンス
などの伝送線特性を提供すべく調整される。インピーダ
ンスは接地電位面又は電圧面と信号導体層との間の絶縁
物の厚さ及び絶縁層の誘電率に左右される。異なったイ
ンピーダンス及び異なった誘電率のために必要な厚さ
は、この分野において周知である。接続回路板はまた、
別の接地電位面又は電圧面、及び別の絶縁層を第3A図に
示す仮支持体（40）に対して付加することにより絶縁層
（38）及びワイヤ敷設用接着剤層（36）間においてスト
リップライン形状のものを製造することができる。
第3G図は仮支持体上の信号導体層をベースに接合した結
果を断面で示すものである。好ましくは接着促進層（4
4）を有する第２の仮支持体（42）がベース（30）にお
ける第１仮支持体（40）の反対側に積層される。第１の
仮支持体（40）は接着促進層（36）、絶縁層（38）、ワ
イヤ敷設用接着剤（26）、及び敷設導体層（22）を支持
している。成層化はエポキシプリプレグを用いて実施さ
れ、絶縁層（46）及び（48）を形成する。この成層工程
中において、孔（20）及び（28）はワイヤ敷設用接着剤
又はこの接着剤とエポキシ樹脂との組合せによりプリプ
レグ層（48）まで完全に充填される。フィラメント断片
部は仮支持体中の孔により、予め定められた定位置にお
いて包囲される。
好ましくは、前述した仮支持体（第１の仮支持体）の使
用とともに、その反対側から第２の仮支持体を用いるこ
とにより均衡のとれた構造を提供し、かつ成層段階にお
いて反り又は撓みを回避することができる。均等な比較
的高い信号導体密度を有する接続回路板の場合、第２の
信号導体層は第１の信号導体層について第3A図及び第3E
図を参照して説明した手順と同様に、第２の仮支持体上
に敷設することができる。そして、これら第１及び第２
の信号導体層を含む各成層構造は、仮支持体を外側にし
て第3E図のベース構造の両側面から接合すれば、成層体
の全体として両側からほぼ均等な物理的条件を受けるこ
とになる。
次の段階において、仮支持体は除去される。0.5mm（0.0
1in）の厚さを有するアルミニウムシートなどの仮支持
体は、水酸化ナトリウム溶液中において食刻除去され
る。その結果、形成された第3H図に示す構造は、接着促
進樹脂からなる平坦図（50）及び（52）を有するととも
に、仮支持体において孔が存在するところの表面上に突
出したフィラメント敷設用接着剤のノブ（54）を有す
る。信号導体層（22）から変位したフィラメント（24）
の断片部は予め選択されたノブ内に埋め込まれる。
ノブは表面（50）を切断又は研摩することにより埋め込
みフィラメント断片部を露出させ、孔（20）は成層構造
を貫通して穿孔される。それにより得られた構造は第3I
図に示されている。表面（50）において図示しない他の
フィラメント部分はすべて実質上互いに同一面内に位置
している。フィラメント断片部（24）の露出部分は絶縁
されず、表面導体の受入又は表面導体層への接続を可能
にするものである。
表面導体パターンは第３図に示す断面をもった接続回路
板を製造するための完全な付加技術により、第3I図の構
造に付加される。永久レジスト（56）は接着促進面（5
0）及び（52）に加えられる。これらの表面は接着を促
進され、無電銅鍍金により回路導体パターン（12）及び
鍍金スルーホール（20）を生成する。
同様な表面導体パターンは周知の半付加技術によっても
製造される。半付加技術において、第3I図に示すような
構造は接着性を促進され、次いで、その全面に薄導体フ
ィルムを形成すべく金属化される。剥離可能なレジスト
が適用され、露出した表面導体パターンを残存させる。
表面導体は電気鍍金により形成され、導体が鍍金された
後、レジストおよびレジストの下に横たわる薄導体フィ
ルムは剥離される。
選択的な半付加工程において、第3I図に示すような構造
は接着性を促進され、金属化され、かつパネル鍍金され
る。パネル鍍金後において、エッチングレジスト像が付
加され、エッチングされたボードが表面導体パターンを
形成する。
この発明のいくつかの実施例において、フィラメントの
露出断片部は表面導体層をなしている。露出断片部はテ
ープ自動化接合を通じて集積回路チップに接続される。
断片部が微細なピッチであれば、これらの断片部が直接
に集積回路チップに接続される。他の実施例において
は、光ファイバ、又は光ファイバフィラメント及びワイ
ヤフィラメントの組合せを直接に光学的又は電気光学的
要素に接続することができる。
この発明によるフィラメント敷設型接続回路板は、鍍金
スルーホールに代えて電圧面及び接地電位面に接続する
ための固体金属ポストを用いて形成される。第3A図〜第
3E図に関して前述した手順により、仮支持体は接着促進
組成物及び絶縁層を被覆される。孔はフィラメント敷設
型回路板の所望の層間接続に対応する所定パターンにお
いて被覆及び仮支持体を貫通して形成される。フィラメ
ント敷設用接着剤層は絶縁層に付加され、所望の信号導
体層の導通パターンはその接着剤上へのフィラメント敷
設により形成される。次いで、フィラメント導体は前述
の通り圧力を加えて接着剤中に押し込まれ、層間接続を
構成する断片部はその加圧により仮支持体の貫通孔内に
押し込まれる。
接地電位面及び電圧面は、例えば厚さ0.5mm（0.02in）
のエポキシガラス成層クラッドの一側面に厚さ35μｍの
銅箔を被着してなる銅クラッド成層体から予備形成され
る。選択的に接地電位面及び電圧面は厚さ0.1mm程度の
銅箔又は銅‐アンバ‐銅からなる金属シートにより予備
形成される。銅クラッド又は金属シートは固体金属ポス
トを収容するための孔を有し、その成層体又は金属シー
トの少くとも１層は余裕孔を有する。接地電位面及び電
圧面を表面導体層に接続するために用いられるべき固体
金属ポストは接地電位面及び電圧面における孔内に挿入
され、金属クラッド又は金属シートと固体金属ポストの
間には、例えば溶接又はハンダ付などの、より信頼性あ
る接続が形成される。
接地電位面及び電圧面と、フィラメント敷設型信号導体
層及び介在絶縁層は同時に成層化される。第4A図は成層
構造の位置関係を示す分解側断面図である。第4A図にお
いて、ユニット（110）は仮支持体（140）とその一面に
被着された接着促進材層（136）、及び絶縁層（138）か
らなるものとして示されている。孔（120）は仮支持体
において接地電位面及び電圧面への接続のために形成さ
れ、孔（128）は信号導体層への接続のために形成され
る。フィラメント敷設型信号導体（122）はフィラメン
ト敷設用接着剤（126）中に押し込まれたものとして示
され、かつ信号導体層から層間接続を形成するための断
片部（124）を有する。
絶縁材料（148）のシートは接地電位面及び電圧面と信
号導体層との間に誘電体層を形成すべくその成層構造内
に組入れられる。絶縁材料の組成及び層数は接続回路板
のインピーダンス及び機能の要求に従って決定される。
大部分の適用例においては、４〜６プライのエポキシプ
リプレグが用いられる。他の適当なシート材料はポリイ
ミド及びポリエーテルイミドを含んでいる。
接地電位面（132）は金属ポスト（112）及び余裕孔（13
7）を有する。絶縁材料のシート（130）は接地電位面
（132）及び電圧面（134）間において成層配置される。
エポキシプリプレグは典型的な絶縁材料である。電圧面
は層間接続用に金属ポスト（114）を有する。付加的な
絶縁材料（146）及び仮背支板（142）は成層化工程後の
反りを防ぐために成層構造に組み込まれる。
第4B図は成層化された構造を示すものである。
第4C図に示された成層構造は仮支持体及び仮背支板が剥
離された後のものである。金属ポスト（112）及び（11
4）は切断して慣らされ、接着促進槽（136）は切断又は
研摩により導通フィラメント（124）の断片部を露出さ
せるとともに、接着促進材の表面（150）のレベルを均
一化するものである。
仕上げられた回路板部分は第4D図に示されている。表面
導通パターンのアウトラインを形成するため、接着促進
材の表面には鍍金レジスト像（156）が適用される。第4
D図において接続回路板は接着促進層（136）上に鍍金形
成された表面導通パターン（121）を有するものとして
示されている。表面導通パターンは金属ポスト（112）
を介する接地電位面（132）への接続と、変位した導体
断片部（124）を介する信号導体層（122）への接続、及
び金属ポスト（114）を介する電圧面への接続を形成す
るものである。
フィラメント敷設型接続回路板は表面導通パターンと接
地電位面及び電圧面との間の層間接続素子としてハトメ
又はピンを用いる方法によっても同様に形成することが
できる。ピンは周知の技術的方法により接地電位面及び
電圧面構造中に挿入されて気密接続を形成する。
前述した本発明の手順に従って仮支持体上に敷設操作を
行うにあたり、信号導体層を表面導通パターンに接続す
べき導体断片部は孔中に転進するか、又は仮支持体内に
押し込まれる。このような場合において、２以上のフィ
ラメントが同一の格子点で交差し、互いに横切ることに
なると、そのクロスオーバ点における上側交差フィラメ
ント部は、仮支持体から前述した導体断片部の転進方向
とは逆に分離する方向において１または２以上のフィラ
メント直径分だけ移動することになる。信号導体層がベ
ース材料に成層化され、かつ仮支持体が除去されると、
成層構造の表面は切断又は研摩されて第3H及び3I図に示
すように、変位（転進）した導体断片部の一部を露出さ
せる。導体断片部がクロスオーバとは逆方向に変位して
いるものであるため、それをクロスオーバのフィラメン
ト突出部とあわせるように切断するという蓋然性、及び
クロスオーバ点から表面導通パターンへの短絡が突発的
に生ずるという危険は存在しない。
以上の記載において、この発明の手順、特に導通フィラ
メント断片部の表面層への変位は信号導体層を仮支持体
に適用された被覆の代わりにベース材料上に適用された
被覆に敷設することによっても実施可能であることは当
業者にとって自明であろう。表面導通パターンへの層間
接続を形成するための信号導体の断片部はその断片部の
先端を１本、又は強いて行う場合、３本以上の導通フィ
ラメント直径分だけ信号導体層のクロスオーバ部上方に
移動させることによっても、信号導体層から変位させら
れるであろう。これは所望の層間接続に対応する所定の
パターンにおいて、ベース上に形成もしくは固着された
当て材（隆起物）の上に導通フィラメントの断片部を敷
設することによっても、又はフィラメントを実際に分配
・敷設するための敷設ヘッド機構を改変することによっ
ても達成することができる。絶縁材料及び接着促進組成
物の層はカーテン被覆、鋳込み、又は層間接続を形成す
べき変位導体断片部を定位置に包囲するためのその他の
方法により信号導体上に付加適用することができる。こ
こで変位断片部の先端は露出し、前述したと同様な方法
において接続が形成される。しかしながら、接続用変位
断片部を露出させる際に、クロスオーバ部を露出させな
いように注意することが必要である。
【図面の簡単な説明】
第1A図はラッセンに対する米国特許第4,500,389号、同
4,541,882号及び同4,544,442号の教示に従って製造され
た高密度フィラメント敷設型接続回路板の表面導体層の
一部を示す平面図であり、表面取付電子要素の常套的な
フットプリント部分並びに内側層への接続のためのファ
ンアウトを示すもの、 第1B図は第1A図に示したフィラメント敷設型回路板の同
一部分であって、表面導体層及びその導体層下に埋設さ
れたフィラメント敷設型導体層の両方を示す平面図、 第2A図は本発明の教示に従って製造された高密度フィラ
メント敷設型接続回路板の表面導体層の一部を示す平面
図であって、表面導体層が第1A図に示した表面取付要素
の場合と同じフットプリント部分を含むものを示し、 第2B図は第2A図に示したフィラメント敷設型接続回路板
と同一の部分を示す平面図であって、表面導体層及びそ
の導体層の下に埋設されたフィラメント敷設型導体層の
両方を示すもの、 第３図は本発明によるフィラメント敷設型接続回路板の
一部を示すために第2B図のＡ−A'線に沿って描かれた断
面図、 第3A〜3I図は第３図に示したフィラメント敷設型回路板
の部分を製造する方法を段階的に示す断面図、 第4A〜4D図は本発明の別の実施例に従ってフィラメント
敷設型回路板の部分を製造する方法を段階的に示す断面
図である。 （10）……フットプリント （12）……接点（島部） （14）……ファンアウト （16）、（20）……鍍金スルーホール （22）……敷設導体（導通フィラメント） （24）……層間接続 （26）……接着剤 （30）……絶縁ベース （32）……接地電位面 （34）……電圧面 （37）……余裕孔 （40）、（42）……仮支持体 （46）、（48）……絶縁層 （50）、（52）……接着促進面

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】電子デバイス、光学デバイス及び電気‐光
    学的デバイスを相互接続するための接続回路板であっ
    て、 (a) ベースと、 (b) 前記接続回路板の内部に位置して第１の所定パタ
    ーンにおいて接着剤層により固定された複数の導通フィ
    ラメントからなり、前記ベースの一面に接着された少く
    とも１層の内側導体層とを含み、 (c) 前記複数の導通フィラメントは前記内側導体層か
    ら変位して前記接続回路板の表面まで延びることにより
    前記内側導体層を前記接続回路板の表面における１つの
    導体層に接続される断片部を有し、 (d) 前記表面導体層は前記各デパイスの端子に対応す
    る第２の所定パターンにおいて複数の導体を含むもので
    あって、前記断片部は前記第２の所定パターンの一部を
    なして前記デパイスへの接続のためのインタフェースを
    提供する前記接続回路板の表面部に直接又は近接して配
    置されたものであり、 (e) 前記接続回路板はさらに、前記第１及び第２の所
    定パターンをそれぞれ有する前記内側導体層及び表面導
    体層中のフィラメント及びフィラメント断片部の位置安
    定性を維持し、かつこれら２つの導体層を分離するため
    の絶縁層からなる包囲被覆体 を備えたことを特徴とする導通フィラメント敷設型接続
    回路板。
  2. 【請求項２】前記ベースが接地電位層もしくは電圧層、
    又はその両層を含むことを特徴とする請求項１記載の接
    続回路板。
  3. 【請求項３】前記表面導体層がさらに、前記接地電位層
    及び／又は電圧層に接続された１又は２以上の導体を含
    むことを特徴とする請求項２記載の接続回路板。
  4. 【請求項４】前記表面導体層を前記接地電位層及び／又
    は電圧層に接続するために鍍金スルーホールを用いたこ
    とを特徴とする請求項３記載の接続回路板。
  5. 【請求項５】前記表面導体層を前記接地電位層及び／又
    は電圧層に接続するために金属ポストを用いたことを特
    徴とする請求項３記載の接続回路板。
  6. 【請求項６】前記接続回路板の表面における断片部の各
    々が実質上互いに同一面に位置していることを特徴とす
    る請求項１記載の接続回路板。
  7. 【請求項７】前記表面導体層が前記フィラメント断片部
    の部分を含むことを特徴とする請求項１記載の接続回路
    板。
  8. 【請求項８】電子デパイス、光学デパイス、及び電気‐
    光学的デパイスを相互接続するための接続回路板であっ
    て、 (a) 接地電位面及び電圧面を有するベースと、 (b) 前記接続回路板の内部に位置し、第１の所定パタ
    ーンにおいて接着剤層により固定された複数の導通フィ
    ラメントより形成され、前記ベースの一面に接着されて
    なる少くとも１層の内側導体層と、 (c) 前記各デパイスを取付けるに適した表面導体層で
    あって、第２の所定パターンにおいて複数の導体を含む
    ものであり、その選択された部分が前記内側導体層から
    その表面導体層まで変位して延びた前記導体フィラメン
    トの断片部により前記内側導体層に接続され、他の部分
    が前記接地電位面及び電圧面に接続されるようにしたも
    のと、 (d) 前記第１および第２の所定パターンにおける前記
    内側導体層及び表面導体層中に前記フィラメント及びフ
    ィラメント断片部の位置安定性を維持し、かつこれら２
    つの導体層を分離するための絶縁層からなる包囲被覆体 を備えたことを特徴とする導通フィラメント敷設型回路
    板。
  9. 【請求項９】前記表面導体層が金属ポストにより前記接
    地電位面及び電圧面の少くとも１つに接続されたことを
    特徴とする請求項８記載の接続回路板。
  10. 【請求項１０】前記表面導体層が鍍金スルーホールによ
    り前記接地電位面及び電圧面の少くとも１つの接続され
    たことを特徴とする請求項８記載の接続回路板。
  11. 【請求項１１】導通パターンがフィラメント敷設型内側
    導体層と表面導体層、及び前記内側導体層と前記表面導
    体層との間における少くとも１つの層間接続からなるよ
    うに絶縁ベース上に形成された接続回路板において、前
    記層間接続が前記内側導体層から延びるフィラメント敷
    設導体の断片部を含むことを特徴とする導通フィラメン
    ト敷設型接続回路板。
  12. 【請求項１２】多層構造体の中間層として形成された接
    着剤層中に導通フィラメントを敷設することにより内側
    導体層を形成する工程と、前記内側導体層の形成後にお
    いて前記多層構造体の表面近接層として形成させた第２
    の接着剤層上に所定のパターンにおいて表面導体層を接
    着・形成する工程を含む導通フィラメント敷設型接続回
    路板を製造する方法であって、 前記内側導体層から前記接続回路板の表面又はその近傍
    にかけて前記フィラメントの少くとも１断片部を折り曲
    げて変位させることにより、その断片部の終端を前記表
    面導体層のパターンに接続して同パターンの一部をなす
    ようにし、これによって前記接続回路板の敷設型内側導
    体層及び表面の間に少くとも１つの層間接続を形成する
    ことを特徴とする方法。
  13. 【請求項１３】前記方法がさらに、前記敷設型内側導体
    層及びフィラメント断片部を絶縁層により包囲してそれ
    らの導体層及び断片部を前記接続回路板上の定位置に維
    持する工程を含むことを特徴とする請求項12記載の方
    法。
  14. 【請求項１４】前記接続回路板がさらに、接地電位面及
    び電圧面の少くとも１つを含むとともに、前記方法がさ
    らに、前記表面導体層と前記少くとも１つの面との間を
    鍍金スルーホールにより接続するものからなる少くとも
    １つの層間接続を形成する工程を含むことを特徴とする
    請求項12記載の方法。
  15. 【請求項１５】前記接続回路板がさらに、接地電位面及
    び電圧面の少くとも１つを含むとともに、前記方法がさ
    らに、前記表面導体層と前記少くとも１つの面との間を
    金属ポストにより接続するものからなる少くとも１つの
    層間接続を形成する工程を含むことを特徴とする請求項
    12記載の方法。
  16. 【請求項１６】少くとも１層の敷設導体層と少くとも１
    層の表面導体層、及び前記導体層間を所定のパターンに
    おいて接続する層間接続を有してなる導通フィラメント
    敷設型接続回路板の製造方法であって、 前記接続回路板の支持構造として作用するベースを準備
    する工程と、 前記少くとも１層の敷設導体層のため包囲被覆体となる
    べき絶縁層を被着した仮支持体を準備する工程と、 前記層間接続に対応するパターンにおいて前記仮支持体
    中に孔を形成する工程と、 前記仮支持体上に前記敷設導体層を形成するとともに、
    同支持体中の孔に前記層間接続を形成するために導通フ
    ィラメントを敷設する工程と、 前記敷設導体層及び層間接続を前記ベースに接合して成
    層化することにより、前記敷設導体層及び前記層間接続
    の位置を永久固定して成層板を形成する工程と、 前記仮支持体を除去する工程と、 前記仮支持体の除去により露出した前記成層板の表面を
    切断又は研摩して前記層間接続を形成する導通フィラメ
    ント部分を露出させる工程と、 前記成層回路板の表面に表面導体層を形成し、この層を
    もって前記層間接続を形成する導通フィラメント部分へ
    の電気接点を提供する工程 を含むことを特徴とする導通フィラメント敷設型接続回
    路板の製造方法。
  17. 【請求項１７】敷設導体層及び層間接続がエポキシ樹
    脂、ポリイミド樹脂、及びポリエーテルイミド樹脂を含
    む１群から選択された絶縁樹脂により、前記ベースに永
    久固定されることを特徴とする請求項16記載の方法。
  18. 【請求項１８】前記接続回路板がさらに、接地電位面及
    び電圧面の少くとも１つを含むとともに、前記方法がさ
    らに、前記敷設導体層を前記ベースに接合する前に、そ
    のベース上に前記接地電位面及び電圧面の少くとも１つ
    を形成する工程と、前記表面導体層と前記少くとも１つ
    の面との間を鍍金スルーホールにより接続するものから
    なる少くとも１つの層間接続を形成する工程を含むこと
    を特徴とする請求項16記載の方法。
  19. 【請求項１９】前記接続回路板がさらに、接地電位面及
    び電圧面の少くとも１つを含むとともに、前記方法がさ
    らに、前記敷設導体層を前記ベースに接合する前に、そ
    のベース上に前記接地電位面及び電位面の少くとも１つ
    を形成する工程と、前記表面導体層と前記少くとも１つ
    の面との間を金属ポストにより接続するものからなる少
    くとも１つの層間接続を形成する工程を含むことを特徴
    とする請求項16記載の方法。
JP2174324A 1989-06-30 1990-06-29 改良された導通フイラメント敷設型接続回路板及びその製造方法 Expired - Fee Related JPH0770833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/374,489 US4972050A (en) 1989-06-30 1989-06-30 Wire scribed circuit boards and methods of their manufacture
US374489 1989-06-30

Publications (2)

Publication Number Publication Date
JPH0344998A JPH0344998A (ja) 1991-02-26
JPH0770833B2 true JPH0770833B2 (ja) 1995-07-31

Family

ID=23477065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174324A Expired - Fee Related JPH0770833B2 (ja) 1989-06-30 1990-06-29 改良された導通フイラメント敷設型接続回路板及びその製造方法

Country Status (8)

Country Link
US (1) US4972050A (ja)
EP (1) EP0405482B1 (ja)
JP (1) JPH0770833B2 (ja)
AU (1) AU644079B2 (ja)
CA (1) CA2019615C (ja)
DE (1) DE4020498C2 (ja)
ES (1) ES2083398T3 (ja)
GB (1) GB2235095B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223676A (en) * 1989-11-27 1993-06-29 The Furukawa Electric Co., Ltd. Composite circuit board having means to suppress heat diffusion and manufacturing method of the same
US5189261A (en) * 1990-10-09 1993-02-23 Ibm Corporation Electrical and/or thermal interconnections and methods for obtaining such
US5220487A (en) * 1992-01-27 1993-06-15 International Business Machines Corporation Electronic package with enhanced heat sinking
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
SE510564C2 (sv) * 1996-12-19 1999-06-07 Ericsson Telefon Ab L M Kombinerad elektrisk och optisk kantkontakt för kompakt förbindning av en del med en annan del jämte förfarande för att åstadkomma en förbindning
US6005991A (en) * 1997-11-26 1999-12-21 Us Conec Ltd Printed circuit board assembly having a flexible optical circuit and associated fabrication method
JP2001053438A (ja) * 1999-08-16 2001-02-23 Sony Corp 多層プリント配線板の製造方法
DE60225463T2 (de) * 2001-11-02 2009-03-19 Imego Ab Trägeranordnung für optische komponenten und zum verbinden optischer signale und verfahren zu deren herstellung
US7130498B2 (en) * 2003-10-16 2006-10-31 3M Innovative Properties Company Multi-layer optical circuit and method for making
US20070013487A1 (en) * 2005-07-18 2007-01-18 Jan Scholtz Digital certificate on connectors and other products using RFID tags and/or labels as well as RFID reader/interrogator
US7336883B2 (en) * 2005-09-08 2008-02-26 Stratos International, Inc. Indexing optical fiber adapter
US7226217B1 (en) * 2005-11-18 2007-06-05 Stratos International, Inc. Transceiver/fiber optic connector adaptor with patch cord ID reading capability
US7583871B1 (en) * 2008-03-20 2009-09-01 Bchir Omar J Substrates for optical die structures
US7486847B1 (en) * 2008-03-31 2009-02-03 International Business Machines Corporation Chip carrier package with optical vias
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
JP5915743B2 (ja) * 2012-06-26 2016-05-11 株式会社村田製作所 実装基板および発光装置
US10187981B2 (en) * 2014-02-27 2019-01-22 Hitachi Chemical Company, Ltd. Multi-wire wiring board
EP3410471B1 (en) * 2016-01-27 2025-04-02 KYOCERA Corporation Wiring substrate, optical semiconductor element package, and optical semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3019489A (en) * 1956-08-09 1962-02-06 Western Electric Co Method of making wired electrical mounting boards
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS5550399B1 (ja) * 1970-03-05 1980-12-17
US3646246A (en) * 1970-05-22 1972-02-29 Honeywell Inf Systems Circuit board and method of making
US3872236A (en) * 1971-06-11 1975-03-18 Amp Inc Bonded wire i interconnection system
US4097684A (en) * 1971-12-20 1978-06-27 Kollmorgen Technologies Inc. Electric wiring assemblies
US3969816A (en) * 1972-12-11 1976-07-20 Amp Incorporated Bonded wire interconnection system
US4602318A (en) * 1981-04-14 1986-07-22 Kollmorgen Technologies Corporation Substrates to interconnect electronic components
US4541882A (en) * 1981-04-14 1985-09-17 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components and articles made by said process
US4544442A (en) * 1981-04-14 1985-10-01 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components
US4500389A (en) * 1981-04-14 1985-02-19 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components
US4533787A (en) * 1981-11-26 1985-08-06 Autophon Ag. Printed circuit assembly
JPS596591A (ja) * 1982-06-28 1984-01-13 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン ワイヤ封入型回路板の製造方法
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
US4642321A (en) * 1985-07-19 1987-02-10 Kollmorgen Technologies Corporation Heat activatable adhesive for wire scribed circuits
JPS6292495A (ja) * 1985-09-13 1987-04-27 アドバンスト　インターコネクション　テクノロジー　インコーポレイテッド 電子部品を相互接続するための基板の製造法およびそれによつて製造される物品
US4743710A (en) * 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
US4646436A (en) * 1985-10-18 1987-03-03 Kollmorgen Technologies Corporation Shielded interconnection boards
CA1304865C (en) * 1985-12-20 1992-07-07 Kollmorgen Technologies Corporation Heat activatable adhesive for wire scribed circuits
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4943334A (en) * 1986-09-15 1990-07-24 Compositech Ltd. Method for making reinforced plastic laminates for use in the production of circuit boards
JPH0666549B2 (ja) * 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法

Also Published As

Publication number Publication date
GB2235095B (en) 1993-07-07
ES2083398T3 (es) 1996-04-16
EP0405482B1 (en) 1995-12-27
EP0405482A1 (en) 1991-01-02
DE4020498C2 (de) 1995-03-16
AU5798990A (en) 1991-01-03
JPH0344998A (ja) 1991-02-26
GB9013681D0 (en) 1990-08-08
CA2019615C (en) 1993-09-21
GB2235095A (en) 1991-02-20
US4972050A (en) 1990-11-20
DE4020498A1 (de) 1991-01-10
CA2019615A1 (en) 1990-12-31
AU644079B2 (en) 1993-12-02

Similar Documents

Publication Publication Date Title
JPH0770833B2 (ja) 改良された導通フイラメント敷設型接続回路板及びその製造方法
US5677515A (en) Shielded multilayer printed wiring board, high frequency, high isolation
US4859806A (en) Discretionary interconnect
EP0469308B1 (en) Multilayered circuit board assembly and method of making same
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
US8354596B2 (en) Multilayer wiring board and method for manufacturing the same
US12382582B2 (en) Printed circuit board
EP0219817B1 (en) Shielded interconnection boards and method for making same
CN112042283A (zh) 印刷电路板和印刷电路板条带
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US7801399B2 (en) Method of forming optical waveguide
CN104472024A (zh) 用于具有嵌入式电缆的印刷电路板的设备和方法
US5378857A (en) Directly bondable termination for a fixed discrete wire
US20030160035A1 (en) Method of forming an opening or cavity in a substrate for receicing an electronic component
KR102774103B1 (ko) 인쇄회로기판 및 이의 제조 방법
JPH0710029B2 (ja) 積層回路基板の製造方法
US20050155957A1 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
EP0426665B1 (en) Method for manufacturing printed circuit boards
US20040071385A1 (en) PCB incorporating integral optical layers
CN211063848U (zh) 多层软性电路板及其内嵌式线路层结构
JP2826145B2 (ja) 成形回路基板
WO2001065595A2 (en) A method of forming an opening or cavity in a substrate for receiving an electronic component
JP2626291B2 (ja) 配線板の製造法
EP0525217A1 (en) Carrier for electronic components
CN120826987A (zh) 布线基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees