JPH0770932B2 - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPH0770932B2 JPH0770932B2 JP61148926A JP14892686A JPH0770932B2 JP H0770932 B2 JPH0770932 B2 JP H0770932B2 JP 61148926 A JP61148926 A JP 61148926A JP 14892686 A JP14892686 A JP 14892686A JP H0770932 B2 JPH0770932 B2 JP H0770932B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- current
- base
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に用いられる電流容量
の大きなカレントミラー回路に関するものである。
の大きなカレントミラー回路に関するものである。
第２図は従来よく用いられている最も一般的な横形PNP
トランジスタを用いたカレントミラー回路を示す図であ
る。この図において、１はコレクタ，ベースを接続した
Ｃ−Ｂショート形の横形PNPトランジスタ（以下Ｌ−PNP
TRという）で、そのベースおよびエミッタがＬ−PNPTR2
のベースおよびエミッタをそれぞれバイアスしている。
トランジスタを用いたカレントミラー回路を示す図であ
る。この図において、１はコレクタ，ベースを接続した
Ｃ−Ｂショート形の横形PNPトランジスタ（以下Ｌ−PNP
TRという）で、そのベースおよびエミッタがＬ−PNPTR2
のベースおよびエミッタをそれぞれバイアスしている。
Ｌ−PNPTR1に電流I1を流すと、そのベース・エミッタ間
電圧VBE1は一般に で表される。Ｋはボルツマン定数、Ｔは絶対温度、ｑは
電荷量、ISはベース・エミッタ逆方向のリーク電流であ
る。
電圧VBE1は一般に で表される。Ｋはボルツマン定数、Ｔは絶対温度、ｑは
電荷量、ISはベース・エミッタ逆方向のリーク電流であ
る。
ここで、他方のＬ−PNPTR2のエミッタ面積をＬ−PNPTR1
と同じにし、同一プロセスで同一チップ内に構成する
と、Ｌ−PNPTR2のコレクタ電流である電流I2は、 で表される。
と同じにし、同一プロセスで同一チップ内に構成する
と、Ｌ−PNPTR2のコレクタ電流である電流I2は、 で表される。
つまり、同一エミッタ面積，同一プロセスではリーク電
流ISが同じであるため、Ｌ−PNPTR2にはＬ−PNPTR1と同
じベース・エミッタ間電圧VBEとリーク電流ISとが与え
られたことになり、電流I1と等しい電流I2がコレクタ電
流として流れることになる。
流ISが同じであるため、Ｌ−PNPTR2にはＬ−PNPTR1と同
じベース・エミッタ間電圧VBEとリーク電流ISとが与え
られたことになり、電流I1と等しい電流I2がコレクタ電
流として流れることになる。
上記のような従来のカレントミラー回路は、回路を構成
するために用いるＬ−PNPTR1,2が一般に第３図の断面構
造に示すエミッタ3,コレクタ4,ベース５から構成され、
同じく第３図に示すエミッタ6,コレクタ7,ベース８から
構成される電流が縦方向に流れる縦形NPNトランジスタ
（以下Ｖ−NPNTRという）に比べて横方向に電流が流れ
るために、第４図に示すようにその電流増幅率hFEが小
さく、また電流容量も小さくなっていた。このため、電
流容量を大きくする場合には、第５図に示すようにＬ−
PNPTR1および２を何個も並列に接続しなければならず、
Ｖ−NPNTRを用いてカレントミラー回路を構成する場合
に比べてチップ面積が大きくなるという問題点があっ
た。
するために用いるＬ−PNPTR1,2が一般に第３図の断面構
造に示すエミッタ3,コレクタ4,ベース５から構成され、
同じく第３図に示すエミッタ6,コレクタ7,ベース８から
構成される電流が縦方向に流れる縦形NPNトランジスタ
（以下Ｖ−NPNTRという）に比べて横方向に電流が流れ
るために、第４図に示すようにその電流増幅率hFEが小
さく、また電流容量も小さくなっていた。このため、電
流容量を大きくする場合には、第５図に示すようにＬ−
PNPTR1および２を何個も並列に接続しなければならず、
Ｖ−NPNTRを用いてカレントミラー回路を構成する場合
に比べてチップ面積が大きくなるという問題点があっ
た。
この発明は、かかる問題点を解決するためになされたも
ので、チップ面積を大きくしないで、電流容量を大きく
できるカレントミラー回路を得ることを目的とする。
ので、チップ面積を大きくしないで、電流容量を大きく
できるカレントミラー回路を得ることを目的とする。
この発明に係るカレントミラー回路は、コレクタを２等
分に分割したマルチコレクタ形で、ベースを共通に接続
し、エミッタを電源に接続するとともに、それぞれの一
方コレクタをベースに接続した第１および第２の横形PN
Pトランジスタと、この第１の横形PNPトランジスタの他
方のコレクタにそのベースを接続し、電源にコレクタを
接続した第１の縦形NPNトランジスタと、第２の横形PNP
トランジスタの他方のコレクタにそのベースを接続し、
電源にコレクタを接続した第２の縦形NPNトランジスタ
と、第１の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第１の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを設置した縦形PNPトランジ
スタとから構成したものである。
分に分割したマルチコレクタ形で、ベースを共通に接続
し、エミッタを電源に接続するとともに、それぞれの一
方コレクタをベースに接続した第１および第２の横形PN
Pトランジスタと、この第１の横形PNPトランジスタの他
方のコレクタにそのベースを接続し、電源にコレクタを
接続した第１の縦形NPNトランジスタと、第２の横形PNP
トランジスタの他方のコレクタにそのベースを接続し、
電源にコレクタを接続した第２の縦形NPNトランジスタ
と、第１の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第１の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを設置した縦形PNPトランジ
スタとから構成したものである。
この発明においては、第１の横形PNPトランジスタと第
１の縦形NPNトランジスタ，第２の横形PNPトランジスタ
と第２の縦形NPNトランジスタとがダーリントン接続さ
れる。
１の縦形NPNトランジスタ，第２の横形PNPトランジスタ
と第２の縦形NPNトランジスタとがダーリントン接続さ
れる。
第１図はこの発明のカレントミラー回路の一実施例を示
す図である。この図において、11および12は横形PNPト
ランジスタとしてのＬ−PNPTRで、２等分に分割したマ
ルチコレクタのうち、一方のコレクタがベースに接続さ
れている。13,14は第１および第２の縦形NPNトランジス
タとしてのＶ−NPNTR、15は第１の縦形PNPトランジスタ
としてのＶ−PNPTRである。
す図である。この図において、11および12は横形PNPト
ランジスタとしてのＬ−PNPTRで、２等分に分割したマ
ルチコレクタのうち、一方のコレクタがベースに接続さ
れている。13,14は第１および第２の縦形NPNトランジス
タとしてのＶ−NPNTR、15は第１の縦形PNPトランジスタ
としてのＶ−PNPTRである。
次に動作について説明する。
各コレクタは２等分されているため、分割されたコレク
タ電流Ic11/2,Ic12/2が各ベースに帰還されて流れ、Ｌ
−PNPTR11および12のトランジスタのベースには分割さ
れたコレクタ電Ic11/2,Ic12/2のほとんどが流れるた
め、これらＬ−PNPTR11および12の電流増幅率hFEはほぼ
１となる。つまり、ベースに接続された一方のコレクタ
電流Ic11/2,Ic12/2に対し、他方のコレクタ電流がIc11/
2,Ic12/2となるため、Ｌ−PNPTR11および12の電流増幅
率hFEは、ほぼこのマルチコレクタの分割比1:1となり、
hFE≒１となる。
タ電流Ic11/2,Ic12/2が各ベースに帰還されて流れ、Ｌ
−PNPTR11および12のトランジスタのベースには分割さ
れたコレクタ電Ic11/2,Ic12/2のほとんどが流れるた
め、これらＬ−PNPTR11および12の電流増幅率hFEはほぼ
１となる。つまり、ベースに接続された一方のコレクタ
電流Ic11/2,Ic12/2に対し、他方のコレクタ電流がIc11/
2,Ic12/2となるため、Ｌ−PNPTR11および12の電流増幅
率hFEは、ほぼこのマルチコレクタの分割比1:1となり、
hFE≒１となる。
次に、これらのコレクタ電流Ic11/2,Ic12/2は容量の大
きいＶ−NPNTR13,14にベース電流として流れ込み、それ
ぞれのＶ−NPNTR13,14の電流増幅率hFEでhFE倍されて、
それぞれエミッタ電流IE5,IE6となる。ここで、Ｖ−PNP
TR15はＬ−PNPTR11,12のベース電流IB11+12とコレクタ
電流Ic11/2,Ic12/2をエミッタ電流IE15,コレクタ電流I
c15として、Ｖ−NPNTR13のエミッタ電流への影響を1/h
FE15に低減させてGNDへ流す。ここで、Ｌ−PNPTR11,12
およびＶ−NPNTR13,14がそれぞれ同一エミッタ面積とす
ると、同一チップ，同一プロセスでは同じhFE特性とな
り、前述した の理論式により同様に求まるＬ−PNPTR11のベース・エ
ミッタ間電圧VBE11がＬ−PNPTR11,12のベースに共通に
印加されるので、カレントミラー回路として電流I1を駆
動することにより、電流I1と等しい電流I14が流れる。
きいＶ−NPNTR13,14にベース電流として流れ込み、それ
ぞれのＶ−NPNTR13,14の電流増幅率hFEでhFE倍されて、
それぞれエミッタ電流IE5,IE6となる。ここで、Ｖ−PNP
TR15はＬ−PNPTR11,12のベース電流IB11+12とコレクタ
電流Ic11/2,Ic12/2をエミッタ電流IE15,コレクタ電流I
c15として、Ｖ−NPNTR13のエミッタ電流への影響を1/h
FE15に低減させてGNDへ流す。ここで、Ｌ−PNPTR11,12
およびＶ−NPNTR13,14がそれぞれ同一エミッタ面積とす
ると、同一チップ，同一プロセスでは同じhFE特性とな
り、前述した の理論式により同様に求まるＬ−PNPTR11のベース・エ
ミッタ間電圧VBE11がＬ−PNPTR11,12のベースに共通に
印加されるので、カレントミラー回路として電流I1を駆
動することにより、電流I1と等しい電流I14が流れる。
すなわち、この発明では、従来問題となったＬ−PNPTR1
および２での電流増幅率hFEの低下と電流容量の低下の
ために大容量化時に必要とされた並列接続が、電流容量
の大きいＶ−NPNTR13,14およびＶ−PNPTR15を用いたダ
ーリントン接続を行うことにより不要となり、大容量化
が可能となる。
および２での電流増幅率hFEの低下と電流容量の低下の
ために大容量化時に必要とされた並列接続が、電流容量
の大きいＶ−NPNTR13,14およびＶ−PNPTR15を用いたダ
ーリントン接続を行うことにより不要となり、大容量化
が可能となる。
一般にＬ−PNPTRは25μｍφ程度のエミッタサイズの場
合、電流容量は50〜200μＡ程度で、これ以上の電流で
は著しく電流増幅率hFEが低下してカレントミラーとし
ての特性を満足できない。このため、１〜2mA程度のカ
レントミラーを構成する場合、５〜10個程度並列接続し
なければならなかったが、Ｖ−NPNTRでは25μｍ角程度
のエミッタ面積で１〜2mA程度の電流容量があるため、
Ｌ−PNPTRの複数接続を行う場合に対して大幅にチップ
面積を縮小させることができる。
合、電流容量は50〜200μＡ程度で、これ以上の電流で
は著しく電流増幅率hFEが低下してカレントミラーとし
ての特性を満足できない。このため、１〜2mA程度のカ
レントミラーを構成する場合、５〜10個程度並列接続し
なければならなかったが、Ｖ−NPNTRでは25μｍ角程度
のエミッタ面積で１〜2mA程度の電流容量があるため、
Ｌ−PNPTRの複数接続を行う場合に対して大幅にチップ
面積を縮小させることができる。
なお、この実施例では、１次側の電流を２次側へ伝える
定電流回路を説明したが、同様に集積回路の中で各回路
へバイアス電流を与える定電流回路や電流駆動回路への
転用も可能である。
定電流回路を説明したが、同様に集積回路の中で各回路
へバイアス電流を与える定電流回路や電流駆動回路への
転用も可能である。
この発明は以上説明したとおり、コレクタを２等分に分
割したマルチコレクタ形で、ベースを共通に接続し、エ
ミッタを電源に接続するとともに、それぞれの一方のコ
レクタをベースに接続した第１および第２の横形PNPト
ランジスタと、この第１の横形PNPトランジスタの他方
のコレクタにそのベースを接続し、電源にコレクタを接
続した第１の縦形NPNトランジスタと、第２の横形PNPト
ランジスタの他方のコレクタにそのベースを接続し、電
源にコレクタを接続した第２の縦形NPNトランジスタ
と、第１の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第１の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを接地した縦形PNPトランジ
スタとから構成したので、ICのチップ面積を大きくせ
ず、大容量で高性能のカレントミラー回路を構成できる
という効果がある。
割したマルチコレクタ形で、ベースを共通に接続し、エ
ミッタを電源に接続するとともに、それぞれの一方のコ
レクタをベースに接続した第１および第２の横形PNPト
ランジスタと、この第１の横形PNPトランジスタの他方
のコレクタにそのベースを接続し、電源にコレクタを接
続した第１の縦形NPNトランジスタと、第２の横形PNPト
ランジスタの他方のコレクタにそのベースを接続し、電
源にコレクタを接続した第２の縦形NPNトランジスタ
と、第１の縦形NPNトランジスタのエミッタにそのベー
スを接続し、第１の横形PNPトランジスタのベースにエ
ミッタを接続し、コレクタを接地した縦形PNPトランジ
スタとから構成したので、ICのチップ面積を大きくせ
ず、大容量で高性能のカレントミラー回路を構成できる
という効果がある。
第１図はこの発明のカレントミラー回路の一実施例を示
す図、第２図は従来のカレントミラー回路を示す図、第
３図はＬ−PNPTRおよびＶ−NPNTRの断面構造を示す図、
第４図は電流増幅率とコレクタ電流の関係を示す図、第
５図はＬ−PNPTRを複数個並列接続したカレントミラー
回路を示す図である。 図において、11,12はＬ−PNPTR、13,14はＶ−NPNTR、15
はＶ−PNPTRである。 なお、各図中の同一符号は同一または相当部分を示す。
す図、第２図は従来のカレントミラー回路を示す図、第
３図はＬ−PNPTRおよびＶ−NPNTRの断面構造を示す図、
第４図は電流増幅率とコレクタ電流の関係を示す図、第
５図はＬ−PNPTRを複数個並列接続したカレントミラー
回路を示す図である。 図において、11,12はＬ−PNPTR、13,14はＶ−NPNTR、15
はＶ−PNPTRである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体集積回路装置内において、横形PNP
トランジスタと縦形NPNトランジスタとから構成される
カレントミラー回路であって、コレクタを２等分に分割
したマルチコレクタ形で、ベースを共通に接続し、エミ
ッタを電源に接続するとともに、それぞれの一方のコレ
クタを前記ベースに接続した第１および第２の横形PNP
トランジスタと、この第１の横形PNPトランジスタの他
方のコレクタにそのベースを接続し、前記電源にコレク
タを接続した第１の縦形NPNトランジスタと、前記第２
の横形PNPトランジスタの他方のコレクタにそのベース
を接続し、前記電源にコレクタを接続した第２の縦形NP
Nトランジスタと、前記第１の縦形NPNトランジスタのエ
ミッタにそのベースを接続し、前記第１の横形PNPトラ
ンジスタのベースにエミッタを接続し、コレクタを接地
した縦形PNPトランジスタとから構成したことを特徴と
するカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148926A JPH0770932B2 (ja) | 1986-06-24 | 1986-06-24 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148926A JPH0770932B2 (ja) | 1986-06-24 | 1986-06-24 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634705A JPS634705A (ja) | 1988-01-09 |
| JPH0770932B2 true JPH0770932B2 (ja) | 1995-07-31 |
Family
ID=15463751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148926A Expired - Lifetime JPH0770932B2 (ja) | 1986-06-24 | 1986-06-24 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770932B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346193B2 (ja) * | 1996-11-18 | 2002-11-18 | 松下電器産業株式会社 | 電力増幅器 |
-
1986
- 1986-06-24 JP JP61148926A patent/JPH0770932B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634705A (ja) | 1988-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489285A (en) | Signal processing circuit employing an improved composite current mirror circuit/device | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0770932B2 (ja) | カレントミラ−回路 | |
| US3876955A (en) | Biasing circuit for differential amplifier | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JPS6357808B2 (ja) | ||
| JP2560010B2 (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| JPH0480406B2 (ja) | ||
| JP2645403B2 (ja) | ボルテージホロワ回路 | |
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| JPH0648280B2 (ja) | 電流検出回路 | |
| JPS624884B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0738981Y2 (ja) | 定電流源回路 | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPS636888Y2 (ja) | ||
| JPH0117170B2 (ja) | ||
| JPH0364205A (ja) | クリップ回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| JPH0733463Y2 (ja) | データ伝送回路 | |
| JPS6325769Y2 (ja) | ||
| JPS6344744Y2 (ja) | ||
| JPH05315869A (ja) | 半導体集積回路装置 |