JPH0771005B2 - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH0771005B2 JPH0771005B2 JP63317954A JP31795488A JPH0771005B2 JP H0771005 B2 JPH0771005 B2 JP H0771005B2 JP 63317954 A JP63317954 A JP 63317954A JP 31795488 A JP31795488 A JP 31795488A JP H0771005 B2 JPH0771005 B2 JP H0771005B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はD/A変換器に係り、特に半導体集積回路チップ
上に形成されたD/A変換器の電流スイッチに適したベー
ス電流補償回路に関する。
上に形成されたD/A変換器の電流スイッチに適したベー
ス電流補償回路に関する。
従来のD/A変換器の電流スイッチ回路は、第５図に示す
ような回路である。第５図において、定電流源12にコレ
クタが接続されたトランジスタ13と、トランジスタ13の
コレクタにベースが、ベースにエミッタがそれぞれ接続
されかつ定電圧源20に、コレクタが接続されたトランジ
スタ14と、トランジスタ13とベースが互いに接続され、
かつカレントミラーを構成するトランジスタ16、および
19と、トランジスタ13,16、および19のエミッタにそれ
ぞれ一端が接続され他端が接地された抵抗15,20、およ
び21と、トランジスタ16のコレクタにエミッタが接続さ
れたトランジスタ８および９と、トランジスタ８および
９のベースにそれぞれ接続された入力端子１および２
と、トランジスタ19のコレクタにエミッタが接続された
トランジスタ17および18と、トランジスタ17および18の
ベースにそれぞれ接続された入力端子３および４と、ト
ランジスタ８のコレクタに一端が、電圧源20に他端が接
続された抵抗10と、トランジスタ17のコレクタに一端
が、電圧源20に他端が接続された抵抗７と、トランジス
タ８のコレクタに一端が、トランジスタ17のコレクタに
他端が接続された抵抗６と、トランジスタ８のコレクタ
に接続された出力端子５とを備えている。トランジスタ
９および18のコレクタは電圧源20に接続されている。
ような回路である。第５図において、定電流源12にコレ
クタが接続されたトランジスタ13と、トランジスタ13の
コレクタにベースが、ベースにエミッタがそれぞれ接続
されかつ定電圧源20に、コレクタが接続されたトランジ
スタ14と、トランジスタ13とベースが互いに接続され、
かつカレントミラーを構成するトランジスタ16、および
19と、トランジスタ13,16、および19のエミッタにそれ
ぞれ一端が接続され他端が接地された抵抗15,20、およ
び21と、トランジスタ16のコレクタにエミッタが接続さ
れたトランジスタ８および９と、トランジスタ８および
９のベースにそれぞれ接続された入力端子１および２
と、トランジスタ19のコレクタにエミッタが接続された
トランジスタ17および18と、トランジスタ17および18の
ベースにそれぞれ接続された入力端子３および４と、ト
ランジスタ８のコレクタに一端が、電圧源20に他端が接
続された抵抗10と、トランジスタ17のコレクタに一端
が、電圧源20に他端が接続された抵抗７と、トランジス
タ８のコレクタに一端が、トランジスタ17のコレクタに
他端が接続された抵抗６と、トランジスタ８のコレクタ
に接続された出力端子５とを備えている。トランジスタ
９および18のコレクタは電圧源20に接続されている。
トランジスタ13,16および19、抵抗15,20および21がそれ
ぞれ同じ特性とすると、カレントミラーにより定電流源
12からトランジスタ13のコレクタに流れる電流と同じ大
きさの電流がトランジスタ16および19のコレクタに流れ
る。入力端子1,2,3および４への入力信号により、トラ
ンジスタ8,9,17および18からなる電流スイッチがオンオ
フし、抵抗10,6および７からなるはしご形抵抗回路の出
力端子５にD/A変換器出力電圧が出力される。
ぞれ同じ特性とすると、カレントミラーにより定電流源
12からトランジスタ13のコレクタに流れる電流と同じ大
きさの電流がトランジスタ16および19のコレクタに流れ
る。入力端子1,2,3および４への入力信号により、トラ
ンジスタ8,9,17および18からなる電流スイッチがオンオ
フし、抵抗10,6および７からなるはしご形抵抗回路の出
力端子５にD/A変換器出力電圧が出力される。
本回路では、２ビットのD/A変換器の例だが、ビット数
が多くなっても同様である。
が多くなっても同様である。
前述した従来のD/A変換器では、定電流源12の電流が同
じでも、トランジスタ電流増幅率hfeが異なると、出力
電圧が異なるという欠点がある。第５図の回路で定電流
源12の電流をI1とおき、全トランジスタの電流増幅率を
同じ値hfe、トランジスタQ1即ちトランジスタ16,19等の
コレクタ電流をICQ1と、それぞれおくと、次式となる。
じでも、トランジスタ電流増幅率hfeが異なると、出力
電圧が異なるという欠点がある。第５図の回路で定電流
源12の電流をI1とおき、全トランジスタの電流増幅率を
同じ値hfe、トランジスタQ1即ちトランジスタ16,19等の
コレクタ電流をICQ1と、それぞれおくと、次式となる。
ここで、 とすると、次式となる。
ICQ1≒I1 従って、トランジスタ16および19のコレクタ電流もほぼ
I1になる。ところが、D/A変換器の出力電圧を決定する
トランジスタ８および17がオンの時のコレクタ電流をI0
とおくと、次式となる。
I1になる。ところが、D/A変換器の出力電圧を決定する
トランジスタ８および17がオンの時のコレクタ電流をI0
とおくと、次式となる。
となる。これは、hfeが小さいとトランジスタ８および1
7のON時のコレクタ電流が小さくなることを示し、これ
をグラフで示すと、第４図の曲線Ｃのようになる。従っ
て、hfeの大きさにより、D/A変換器のダイナミックレン
ジが変化するという問題が生じる。また、電流増幅率hf
eが温度により変化することから、従来のD/A変換器は出
力電圧の温度変動が大きいという問題点がある。
7のON時のコレクタ電流が小さくなることを示し、これ
をグラフで示すと、第４図の曲線Ｃのようになる。従っ
て、hfeの大きさにより、D/A変換器のダイナミックレン
ジが変化するという問題が生じる。また、電流増幅率hf
eが温度により変化することから、従来のD/A変換器は出
力電圧の温度変動が大きいという問題点がある。
本発明の目的は、前記問題点が解決され、出力電圧の温
度変動を極力小さくした半導体集積回路を提供すること
にある。
度変動を極力小さくした半導体集積回路を提供すること
にある。
第１の発明のD/A変換器の構成は、コレクタに定電流電
源が接続された第１のトランジスタと、この第１のトラ
ンジスタとベースが共通接続されてなる少なくとも第2,
第3,第４のトランジスタとを備えた第１のカレントミラ
ー回路と、前記第２のトランジスタのコレクタにエミッ
タが、定電圧源にコレクタがそれぞれ接続された第５の
トランジスタと、前記第５のトランジスタのベースに入
力側が接続され、かつ前記第１のトランジスタのコレク
タに出力側が接続された第２のカレントミラー回路と、
前記第１のトランジスタのコレクタ，ベースにベース，
エミッタがそれぞれ接続され前記定電圧源にコレクタが
接続された第６のトランジスタと、前記第３のトランジ
スタのコレクタにエミッタが共通接続された第７および
第８のトランジスタを備えた第１の電流スイッチと、前
記第４のトランジスタのコレクタにエミッタが共通接続
された第９および第10のトランジスタを備えた第２の電
流スイッチとを備え、前記第7,第８のトランジスタのベ
ースおよび前記第9,第10のトランジスタのベースには、
それぞれ互いに反転したデジタル論理値が印加される入
力端子が接続され、前記第7,第９のトランジスタのコレ
クタと前記定電圧源とに接続されたはしご形抵抗回路の
一端を出力端子となしていることを特徴とする。
源が接続された第１のトランジスタと、この第１のトラ
ンジスタとベースが共通接続されてなる少なくとも第2,
第3,第４のトランジスタとを備えた第１のカレントミラ
ー回路と、前記第２のトランジスタのコレクタにエミッ
タが、定電圧源にコレクタがそれぞれ接続された第５の
トランジスタと、前記第５のトランジスタのベースに入
力側が接続され、かつ前記第１のトランジスタのコレク
タに出力側が接続された第２のカレントミラー回路と、
前記第１のトランジスタのコレクタ，ベースにベース，
エミッタがそれぞれ接続され前記定電圧源にコレクタが
接続された第６のトランジスタと、前記第３のトランジ
スタのコレクタにエミッタが共通接続された第７および
第８のトランジスタを備えた第１の電流スイッチと、前
記第４のトランジスタのコレクタにエミッタが共通接続
された第９および第10のトランジスタを備えた第２の電
流スイッチとを備え、前記第7,第８のトランジスタのベ
ースおよび前記第9,第10のトランジスタのベースには、
それぞれ互いに反転したデジタル論理値が印加される入
力端子が接続され、前記第7,第９のトランジスタのコレ
クタと前記定電圧源とに接続されたはしご形抵抗回路の
一端を出力端子となしていることを特徴とする。
第２の発明のD/A変換器の構成は、コレクタに定電流電
源が接続された第１のトランジスタと、この第１のトラ
ンジスタとベースが共通接続されてなる少なくとも第2,
第3,第４のトランジスタとを備えた第１のカレントミラ
ー回路と、前記第２のトランジスタのコレクタにエミッ
タが、定電圧源にコレクタがそれぞれ接続された第５の
トランジスタと、前記第５のトランジスタのベースに入
力側が接続され、かつ前記第１のトランジスタのコレク
タに出力側が接続された第２のカレントミラー回路と、
前記第１のトランジスタのコレクタ、ベースにベース、
エミッタがそれぞれ接続された第６のトランジスタと、
この第６のトランジスタのコレクタがエミッタに接続さ
れコレクタが定電圧源に接続された第７のトランジスタ
と、この第７のトランジスタのベースに入力側が接続さ
れ前記第６のトランジスタのベースに出力側が接続され
この第６のトランジスタのベース電流を補償する第３の
カレントミラー回路と、前記第３のトランジスタのコレ
クタにエミッタが共通接続された第８および第９のトラ
ンジスタを備えた第１の電流スイッチと、前記第４のト
ランジスタのコレクタにエミッタが共通接続された第10
および第11のトランジスタを備えた第２の電流スイッチ
とを備え、前記第8,第９のトランジスタのベースおよび
前記第10,第11のトランジスタのベースには、それぞれ
互いに反転したデジタル論理値が印加される入力端子が
接続され、前記第8,第10のトランジスタのコレクタと前
記定電圧源とに接続されたはしご形抵抗回路の一端を出
力端子となしていることを特徴とする。
源が接続された第１のトランジスタと、この第１のトラ
ンジスタとベースが共通接続されてなる少なくとも第2,
第3,第４のトランジスタとを備えた第１のカレントミラ
ー回路と、前記第２のトランジスタのコレクタにエミッ
タが、定電圧源にコレクタがそれぞれ接続された第５の
トランジスタと、前記第５のトランジスタのベースに入
力側が接続され、かつ前記第１のトランジスタのコレク
タに出力側が接続された第２のカレントミラー回路と、
前記第１のトランジスタのコレクタ、ベースにベース、
エミッタがそれぞれ接続された第６のトランジスタと、
この第６のトランジスタのコレクタがエミッタに接続さ
れコレクタが定電圧源に接続された第７のトランジスタ
と、この第７のトランジスタのベースに入力側が接続さ
れ前記第６のトランジスタのベースに出力側が接続され
この第６のトランジスタのベース電流を補償する第３の
カレントミラー回路と、前記第３のトランジスタのコレ
クタにエミッタが共通接続された第８および第９のトラ
ンジスタを備えた第１の電流スイッチと、前記第４のト
ランジスタのコレクタにエミッタが共通接続された第10
および第11のトランジスタを備えた第２の電流スイッチ
とを備え、前記第8,第９のトランジスタのベースおよび
前記第10,第11のトランジスタのベースには、それぞれ
互いに反転したデジタル論理値が印加される入力端子が
接続され、前記第8,第10のトランジスタのコレクタと前
記定電圧源とに接続されたはしご形抵抗回路の一端を出
力端子となしていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積回路の回路
図である。第１図において、本実施例の半導体集積回路
は、一端が接地された定電圧源11の他端は定電流源12に
接続され、定電流源12の他端はトランジスタ13のコレク
タとトランジスタ35のベースに接続され、トランジスタ
35のコレクタは、定電圧源20に接続される。トランジス
タ34,45および46のベースはトランジスタ13のベースと
接続され、トランジスタ13,34,45および46のエミッタに
それぞれ抵抗30,31,32および34が接続され、抵抗30,31,
32および34の他端は接地される。トランジスタ13,34,3
5,45および46はカレントミラーを構成する。トランジス
タ36は、トランジスタ34のコレクタにエミッタが接続さ
れ、トランジスタ37のコレクタと、トランジスタ39のベ
ースにベースが接続され、トランジスタ38は、トランジ
スタ13のコレクタにコレクタが接続される。トランジス
タ37および38のエミッタは定電圧源20に接続される。ト
ランジスタ39のエミッタはトランジスタ37および38のベ
ースに接続され、コレクタは接地される。トランジスタ
37,38および39は、カレントミラーを構成する。トラン
ジスタ45のコレクタにトランジスタ43および44のエミッ
タが接続され、トランジスタ43および44のベースにそれ
ぞれ入力端子１および２が接続され、トランジスタ46の
コレクタにトランジスタ47および48のエミッタが接続さ
れ、トランジスタ47および48のベースに、それぞれ入力
端子３および４が接続される。
図である。第１図において、本実施例の半導体集積回路
は、一端が接地された定電圧源11の他端は定電流源12に
接続され、定電流源12の他端はトランジスタ13のコレク
タとトランジスタ35のベースに接続され、トランジスタ
35のコレクタは、定電圧源20に接続される。トランジス
タ34,45および46のベースはトランジスタ13のベースと
接続され、トランジスタ13,34,45および46のエミッタに
それぞれ抵抗30,31,32および34が接続され、抵抗30,31,
32および34の他端は接地される。トランジスタ13,34,3
5,45および46はカレントミラーを構成する。トランジス
タ36は、トランジスタ34のコレクタにエミッタが接続さ
れ、トランジスタ37のコレクタと、トランジスタ39のベ
ースにベースが接続され、トランジスタ38は、トランジ
スタ13のコレクタにコレクタが接続される。トランジス
タ37および38のエミッタは定電圧源20に接続される。ト
ランジスタ39のエミッタはトランジスタ37および38のベ
ースに接続され、コレクタは接地される。トランジスタ
37,38および39は、カレントミラーを構成する。トラン
ジスタ45のコレクタにトランジスタ43および44のエミッ
タが接続され、トランジスタ43および44のベースにそれ
ぞれ入力端子１および２が接続され、トランジスタ46の
コレクタにトランジスタ47および48のエミッタが接続さ
れ、トランジスタ47および48のベースに、それぞれ入力
端子３および４が接続される。
トランジスタ43および47のコレクタにそれぞれ抵抗40お
よび42が接続され、抵抗40および42の他端には定電圧源
20が接続される。トランジスタ44および48のコレクタに
は定電圧源20が接続される。トランジスタ43および47の
コレクタ間に抵抗41が接続され、トランジスタ43のコレ
クタに出力端子５が接続される。抵抗40,41および42
は、はしご形抵抗回路である。
よび42が接続され、抵抗40および42の他端には定電圧源
20が接続される。トランジスタ44および48のコレクタに
は定電圧源20が接続される。トランジスタ43および47の
コレクタ間に抵抗41が接続され、トランジスタ43のコレ
クタに出力端子５が接続される。抵抗40,41および42
は、はしご形抵抗回路である。
次に、第１図の回路の動作を説明する。
今、定電流源12の電流をI1とおき、NPNトランジスタの
電流増幅率をhfe、PNPトランジスタの電流増幅率をhf
e′とおく。トランジスタ13,34,45および46のコレクタ
電流をIXとおくと、トランジスタ36のベース電流は となり、トランジスタ38のコレクタ電流をICQ6とおく
と、次式となる。
電流増幅率をhfe、PNPトランジスタの電流増幅率をhf
e′とおく。トランジスタ13,34,45および46のコレクタ
電流をIXとおくと、トランジスタ36のベース電流は となり、トランジスタ38のコレクタ電流をICQ6とおく
と、次式となる。
ここで、 とすると、次式となる。
ここで、右辺の第３項目は、トランジスタ35のベース電
流である。
流である。
上式において、右辺の第２項目を左辺に移して整理する
と、下式が得られる。
と、下式が得られる。
上式の両辺に（１＋hfe）/hfeをかけると、次式が得ら
れる。
れる。
従って、IXは次式となる。
ここで、 とすると、次式となる。
従って、トランジスタ43および47がオンの時のコレクタ
電流I0は、次式となる。
電流I0は、次式となる。
即ち、電流増幅率hfeによらず、一定になる。このよう
すを、第４図に示すと、曲線Ｂのようになり（第５図の
トランジスタ８は第１図ではトランジスタ43となる）、
電流増幅率が低下しても、トランジスタ43および47のオ
ン時のコレクタ電流の減少が小さくなる。これにより、
電流増幅率の変化によるD/A変換器のダイナミックレン
ジの変化が小さくなり、また、電流増幅率が温度により
変化しても、D/A変換器の出力変化が小さくできる。こ
れは温度規格の厳しい特にビット数の大きなD/A変換器
にとって必要な特性である。
すを、第４図に示すと、曲線Ｂのようになり（第５図の
トランジスタ８は第１図ではトランジスタ43となる）、
電流増幅率が低下しても、トランジスタ43および47のオ
ン時のコレクタ電流の減少が小さくなる。これにより、
電流増幅率の変化によるD/A変換器のダイナミックレン
ジの変化が小さくなり、また、電流増幅率が温度により
変化しても、D/A変換器の出力変化が小さくできる。こ
れは温度規格の厳しい特にビット数の大きなD/A変換器
にとって必要な特性である。
第２図は本発明の第２の実施例の半導体集積回路を示す
回路図である。第２図において、本実施例の半導体集積
回路は、第１図の定電流源12の部分が異なり、他の回路
部分は第１図と同様である。即ち、一端を接地し他端を
オペレーション・アンプ50の反転入力に接続した定電圧
源49と、オペアンプ50の出力にベースを接続したトラン
ジスタ52,54と、一端が定電圧源20に接続され、他端が
トランジスタ52,54のエミッタにそれぞれ接続された抵
抗51,53と、１端がトランジスタ54のコレクタとオペア
ンプ50の非反転入力に接続され、他端が接地された抵抗
55とを含み、構成している。定電圧源49を温度補償する
ことにより、抵抗55の一端の電圧も抵抗値の温度変化に
よらず一定となる。抵抗40,41および42も抵抗55と同じ
チップ上にあるので、同一温度であり、同一温度特性な
ので、出力端子５の電圧も温度によらず一定になる。
回路図である。第２図において、本実施例の半導体集積
回路は、第１図の定電流源12の部分が異なり、他の回路
部分は第１図と同様である。即ち、一端を接地し他端を
オペレーション・アンプ50の反転入力に接続した定電圧
源49と、オペアンプ50の出力にベースを接続したトラン
ジスタ52,54と、一端が定電圧源20に接続され、他端が
トランジスタ52,54のエミッタにそれぞれ接続された抵
抗51,53と、１端がトランジスタ54のコレクタとオペア
ンプ50の非反転入力に接続され、他端が接地された抵抗
55とを含み、構成している。定電圧源49を温度補償する
ことにより、抵抗55の一端の電圧も抵抗値の温度変化に
よらず一定となる。抵抗40,41および42も抵抗55と同じ
チップ上にあるので、同一温度であり、同一温度特性な
ので、出力端子５の電圧も温度によらず一定になる。
第３図は本発明の第３の実施例の半導体集積回路の回路
図である。第３図において、本実施例の半導体集積回路
が第１の実施例と異なる部分は、トランジスタ35のコレ
クタが定電圧源20に接続されず、トランジスタ60のエミ
ッタに接続されている点、トランジスタ60,61および62
が追加されている点である。トランジスタ60のベースは
トランジスタ61のベースおよびコレクタとトランジスタ
62のベースに接続され、トランジスタ62のコレクタはト
ランジスタ13のコレクタに接続され、トランジスタ60の
コレクタ、トランジスタ61および62のエミッタは定電圧
源20に接続される。トランジスタ61および62は、カレン
トミラーを構成する。本実施例が、第１の実施例と異な
る動作は、トランジスタ35のベース電流を補償している
点である。即ち、トランジスタ35および60のベース電流
を、それぞれIB35,IB60とおくと、次式が得られる。
図である。第３図において、本実施例の半導体集積回路
が第１の実施例と異なる部分は、トランジスタ35のコレ
クタが定電圧源20に接続されず、トランジスタ60のエミ
ッタに接続されている点、トランジスタ60,61および62
が追加されている点である。トランジスタ60のベースは
トランジスタ61のベースおよびコレクタとトランジスタ
62のベースに接続され、トランジスタ62のコレクタはト
ランジスタ13のコレクタに接続され、トランジスタ60の
コレクタ、トランジスタ61および62のエミッタは定電圧
源20に接続される。トランジスタ61および62は、カレン
トミラーを構成する。本実施例が、第１の実施例と異な
る動作は、トランジスタ35のベース電流を補償している
点である。即ち、トランジスタ35および60のベース電流
を、それぞれIB35,IB60とおくと、次式が得られる。
ここで、トランジスタ62のコレクタ電流をIC62とおく
と、次式となる。
と、次式となる。
ここで、 とすると、次式となる。
IC62≒IB60≒IB35 トランジスタ35のベース電流が補償される。このようす
を、第４図に示すと、曲線Ａのようになり（第５図のト
ランジスタ８は第３図のトランジスタ35となる）、第１
図の回路より更によい特性を示す。
を、第４図に示すと、曲線Ａのようになり（第５図のト
ランジスタ８は第３図のトランジスタ35となる）、第１
図の回路より更によい特性を示す。
以上説明したように、本発明は、定電流源の電流と、電
流スイッチのトランジスタのベース電流の和をカレント
ミラー回路の入力トランジスタに流すことにより、ベー
ス電流補償を行い、電流スイッチのトランジスタのコレ
クタ電流を、トランジスタの電流の増幅率の大きさによ
らず、定電流源の電流に等しくさせるという効果があ
る。
流スイッチのトランジスタのベース電流の和をカレント
ミラー回路の入力トランジスタに流すことにより、ベー
ス電流補償を行い、電流スイッチのトランジスタのコレ
クタ電流を、トランジスタの電流の増幅率の大きさによ
らず、定電流源の電流に等しくさせるという効果があ
る。
第１図は本発明の第１の実施例の半導体集積回路を示す
回路図、第２図は本発明の第２の実施例の半導体集積回
路を示す回路図、第３図は本発明の第３の実施例の半導
体集積回路を示す回路図、第４図は本発明の実施例の効
果を示す特性図、第５図は従来の半導体集積回路を示す
回路図である。 1,2,3,4……入力端子、５……出力端子、6,7,10,15,20,
21,30,31,32,33,40,41,42,51,53,55……抵抗、11,20…
…定電圧源、12……定電流源、8,9,13,14,16,17,18,19,
34,36,43,44,45,46,47,48,60……npnトランジスタ、37,
38,52,54,61,62……pnpトランジスタ。
回路図、第２図は本発明の第２の実施例の半導体集積回
路を示す回路図、第３図は本発明の第３の実施例の半導
体集積回路を示す回路図、第４図は本発明の実施例の効
果を示す特性図、第５図は従来の半導体集積回路を示す
回路図である。 1,2,3,4……入力端子、５……出力端子、6,7,10,15,20,
21,30,31,32,33,40,41,42,51,53,55……抵抗、11,20…
…定電圧源、12……定電流源、8,9,13,14,16,17,18,19,
34,36,43,44,45,46,47,48,60……npnトランジスタ、37,
38,52,54,61,62……pnpトランジスタ。
Claims (2)
- 【請求項１】コレクタに定電流電源が接続された第１の
トランジスタと、この第１のトランジスタとベースが共
通接続されてなる少なくとも第2,第3,第４のトランジス
タとを備えた第１のカレントミラー回路と、前記第２の
トランジスタのコレクタにエミッタが、定電圧源にコレ
クタがそれぞれ接続された第５のトランジスタと、前記
第５のトランジスタのベースに入力側が接続され、前記
第１のトランジスタのコレクタに出力側が接続された第
２のカレントミラー回路と、前記第１のトランジスタの
コレクタ，ベースにベース，エミッタがそれぞれ接続さ
れ前記定電圧源にコレクタが接続された第６のトランジ
スタと、前記第３のトランジスタのコレクタにエミッタ
が共通接続された第７および第８のトランジスタを備え
た第１の電流スイッチと、前記第４のトランジスタのコ
レクタにエミッタが共通接続された第９および第10のト
ランジスタを備えた第２の電流スイッチとを備え、前記
第7,第８のトランジスタのベースおよび前記第9,第10の
トランジスタのベースには、それぞれ互いに反転したデ
ジタル論理値が印加される入力端子が接続され、前記第
7,第９のトランジスタのコレクタと前記定電圧源とに接
続されたはしご形抵抗回路の一端を出力端子となしてい
ることを特徴とするD/A変換器。 - 【請求項２】コレクタに定電流電源が接続された第１の
トランジスタと、この第１のトランジスタとベースが共
通接続されてなる少なくとも第2,第3,第４のトランジス
タとを備えた第１のカレントミラー回路と、前記第２の
トランジスタのコレクタにエミッタが、定電圧源にコレ
クタがそれぞれ接続された第５のトランジスタと、前記
第５のトランジスタのベースに入力側が接続され、かつ
前記第１のトランジスタのコレクタに出力側が接続され
た第２のカレントミラー回路と、前記第１のトランジス
タのコレクタ、ベースにベース、エミッタがそれぞれ接
続された第６のトランジスタと、この第６のトランジス
タのコレクタがエミッタに接続されコレクタが定電圧源
に接続された第７のトランジスタと、この第７のトラン
ジスタのベースに入力側が接続され前記第６のトランジ
スタのベースに出力側が接続されこの第６のトランジス
タのベース電流を補償する第３のカレントミラー回路
と、前記第３のトランジスタのコレクタにエミッタが共
通接続された第８および第９のトランジスタを備えた第
１の電流スイッチと、前記第４のトランジスタのコレク
タにエミッタが共通接続された第10および第11のトラン
ジスタを備えた第２の電流スイッチとを備え、前記第8,
第９のトランジスタのベースおよび前記第10,第11のト
ランジスタのベースには、それぞれ互いに反転したデジ
タル論理値が印加される入力端子が接続され、前記第8,
第10のトランジスタのコレクタと前記定電圧源とに接続
されたはしご形抵抗回路の一端を出力端子となしている
ことを特徴とするD/A変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317954A JPH0771005B2 (ja) | 1988-12-15 | 1988-12-15 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317954A JPH0771005B2 (ja) | 1988-12-15 | 1988-12-15 | Ｄ／ａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02162837A JPH02162837A (ja) | 1990-06-22 |
| JPH0771005B2 true JPH0771005B2 (ja) | 1995-07-31 |
Family
ID=18093860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317954A Expired - Lifetime JPH0771005B2 (ja) | 1988-12-15 | 1988-12-15 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771005B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219294A (ja) * | 2007-03-01 | 2008-09-18 | Fujitsu Ltd | 電圧制御回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7630136B2 (en) * | 2006-07-18 | 2009-12-08 | Asml Holding N.V. | Optical integrators for lithography systems and methods |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130220A (ja) * | 1983-12-17 | 1985-07-11 | Matsushita Electric Ind Co Ltd | Ｄａ変換器 |
| JPS6335004A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | カレントミラ−回路 |
-
1988
- 1988-12-15 JP JP63317954A patent/JPH0771005B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219294A (ja) * | 2007-03-01 | 2008-09-18 | Fujitsu Ltd | 電圧制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02162837A (ja) | 1990-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| US4642551A (en) | Current to voltage converter circuit | |
| US4578633A (en) | Constant current source circuit | |
| EP0181017B1 (en) | Simulated transistor/diode | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4928073A (en) | DC amplifier | |
| CA1208313A (en) | Differential amplifier | |
| EP0156411A1 (en) | Darlington transistor arrangement | |
| US5144169A (en) | Operational amplifier circuit | |
| US4573019A (en) | Current mirror circuit | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP3128361B2 (ja) | 差動増幅回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6323573B2 (ja) | ||
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JP2507081B2 (ja) | 光集積回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP3219653B2 (ja) | 信号保持回路 | |
| JPH0477329B2 (ja) | ||
| JPH0669730A (ja) | 電流増幅率補償回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH05175802A (ja) | 比較器回路 | |
| JPH06236219A (ja) | 定電流回路 |