JPH077103A - １以上の半導体デバイス用実装装置及び方法 - Google Patents

１以上の半導体デバイス用実装装置及び方法

Info

Publication number
JPH077103A
JPH077103A JP6078155A JP7815594A JPH077103A JP H077103 A JPH077103 A JP H077103A JP 6078155 A JP6078155 A JP 6078155A JP 7815594 A JP7815594 A JP 7815594A JP H077103 A JPH077103 A JP H077103A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor devices
copper
conductive
connector member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6078155A
Other languages
English (en)
Inventor
Robert J Dickenson
ジェイムズ ディケンスン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JPH077103A publication Critical patent/JPH077103A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 基板の導電領域への電気接続部を破断し難く
することにある。 【構成】 銅２，３直付け基板１に実装されたデバイス
４，５を外部接続８，９するにあたって疲れ難くする装
置であって、該装置には、デバイス４，５が基板１に実
装される前に、１以上のコネクタチューブ６が基板１の
銅領域２にそれぞれろう付けされる。次いで、チューブ
６内でリードあるいは母線が半田付けされることにより
外部接続が行われる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイス用実装
装置及び方法に関する。特に限定する訳ではないが、本
発明は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）
用実装装置又はパッケージに関係する。
【０００２】
【従来の技術】ＩＧＢＴ用の現存の実装装置は銅を直付
けした（ＤＣＢ）アルミナ基板を使用しており、その基
板は内部絶縁を行うばかりでなくパッケージの基部をも
形成している。別の種類の半導体デバイス及び／又は受
動部品が基板に実装されていてもよく、基板の部品取付
け、すなわち配置面はケース内に挿入され、任意の封止
材により封入される。基板の銅領域に接続ワイヤ又は母
線を取り付けてエンドユーザのためにパッケージ又はモ
ジュールの外側にターミナルを形成する方法が幾つか用
いられている。その方法の１つにワイヤ又は母線を基板
の配置側の銅領域に直接半田付けする方法がある。この
方法を用いた場合には、空間を制限する外部接続がなさ
れる前に、部品が基板に実装され、小組立部品が完成さ
れる。この工程はこの種の構造ではよくあることである
が、空間が制限される場合の基本的なやり方である。
【０００３】
【発明が解決しようとする課題】この半田付けの接合で
は、ＤＣＢサンドイッチの一部を形成する銅層の熱膨張
率がアルミナへの接合で変わり、銅自体の熱膨張率より
も低くなるという問題がある。銅層に半田付けされた銅
導体は通常の率で伸縮する傾向があるので、半田接続部
には疲れが生じ易く最終的に破断に至る。そこで、本発
明の目的は基板の導電領域への電気接続を改良すること
にある。
【０００４】
【課題を解決するための手段】本発明の一態様によれ
ば、その上に半導体デバイスが接続される少なくとも導
電材の一領域を直付けした絶縁材の基板から成り、、該
導電材の領域にはその上に外部接続部材が半田付けされ
る導電コネクタ部材がろう付けされていることを特徴と
する１以上の半導体デバイス用実装装置が提供される。
本発明の別の態様によれば、絶縁材の基板に形成され、
１以上の半導体デバイスが実装される薄層導体に電気接
続部材を接続させる方法において、該方法は前記薄層導
体に導電コネクタ部材をろう付けする工程、１以上の半
導体デバイスを前記基板に実装する工程、及び前記導電
コネクタ部材に電気接続部材を固定する工程から成るこ
とを特徴とする方法が提供される。好ましい状態では、
前記コネクタ部材は長さが短いチューブの形態を取り、
その一端は前記層状導体にろう付けされる。前記コネク
タ部材に半田付けされて固定される導電部材はワイヤ又
は条片導体であってもよい。
【０００５】
【作用及び実施例】デバイスが実装される絶縁基板上の
導電領域又は層を通ってデバイスに電気接続を図る半導
体デバイス用実装装置を以下添付図面の例に従って説明
する。図を参照して説明すると、銅直付け基板は、アル
ミナの薄い板１の上下面にそれぞれ銅層２及び３を接合
したものから成っている。少なくとも層２は基板に実装
される半導体デバイス４，５に必要とされる接続に適し
たパターンが形成されている。デバイス４及び５と外部
接続を図るために、長さの短い銅チューブ６が銅層２で
組立を妨害しないと思われる位置にろう付けされてい
る。チューブ６の一端は、例えば、図に示すようにチュ
ーブ軸が層２に対して直角になるように、あるいは外部
接続を図るに都合のよい角度で、銅層２にろう付けされ
る。
【０００６】デバイス４と５を決まった場所に半田付け
し、そしてワイヤボンドで相互接続するような全ての組
立手順は、ワイヤ接続８又は母線９をチューブ６内で半
田付けすることによって組立空間領域が制限される前
に、完了される。
【０００７】半田付けは層２との接触点で疲労すると思
われるが、銅チューブ６と銅層２との間のろう付けされ
た接合部では疲労しない。そして、接続がチューブ６の
壁と接続線８又は母線９との間の半田付けされた接合点
を通して完璧になされる。
【０００８】銀／銅共晶温度に関連した、約７８０℃の
温度のため、ろう付け接続は半導体デバイス４と５のよ
うな部品を基板に実装する前でのみ行われる。そして、
この使用条件は、組立空間を考える必要のない場所を除
いては、ろう付け接続を直接行おうとする妨げとなる。
本方法は、外部接続の半田付けを、部品を基板に位置決
めして実装するための基板上の空間をもはや必要としな
ような製造段階の後の方で行うことができるので、ろう
付け接合の強さと疲れ難さに結び付けることができる。
【０００９】言うまでもないが、本方法は異なった種類
の半導体デバイスや基板材料にも使用することが可能で
ある。
【図面の簡単な説明】
【図１】実装装置の概略斜視図である。
【図２】図１に示した実装装置の一部を縦断面にした図
である。
【符号の説明】
１ アルミナ基板 ２，３ 銅層（導電領域） ４，５ 半導体デバイス ６ 銅チューブ（導電コネクタ部材） ７ ワイヤボンド ８ 接続線 ９ 母線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年５月２６日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 その上に半導体デバイスが接続される
    少なくとも導電材の一領域を直付けした絶縁材の基板か
    ら成り、該導電材の領域にはその上に外部接続部材が半
    田付けされる導電コネクタ部材がろう付けされているこ
    とを特徴とする１以上の半導体デバイス用実装装置。
  2. 【請求項２】 絶縁材の基板に形成され、１以上の半
    導体デバイスが実装される薄層導体に電気接続部材を接
    続させる方法において、該方法は前記薄層導体に導電コ
    ネクタ部材をろう付けする工程、１以上の半導体デバイ
    スを前記基板に実装する工程、及び前記導電コネクタ部
    材に電気接続部材を固定する工程から成ることを特徴と
    する方法。
  3. 【請求項３】 前記コネクタ部材は長さの短いチュー
    ブの形態でその一端が前記薄層導体にろう付けされるこ
    とを特徴とする前記第２項記載の方法。
  4. 【請求項４】 前記電気接続部材は前記コネクタ部材
    が半田付けによって固定されるワイヤ又は条片導体から
    成ることを特徴とする前記２項又は３項記載の方法。
JP6078155A 1993-04-01 1994-03-24 １以上の半導体デバイス用実装装置及び方法 Pending JPH077103A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9306823A GB2276762B (en) 1993-04-01 1993-04-01 Mounting arrangement for semiconductor devices
GB9306823.7 1993-04-01

Publications (1)

Publication Number Publication Date
JPH077103A true JPH077103A (ja) 1995-01-10

Family

ID=10733162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6078155A Pending JPH077103A (ja) 1993-04-01 1994-03-24 １以上の半導体デバイス用実装装置及び方法

Country Status (4)

Country Link
US (1) US5508476A (ja)
EP (1) EP0618613A1 (ja)
JP (1) JPH077103A (ja)
GB (1) GB2276762B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777849A (en) * 1996-02-06 1998-07-07 Asea Brown Boveri Ag Power semiconductor module having elongate plug contacts
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
JP2002186137A (ja) * 2000-12-14 2002-06-28 Yazaki Corp 電気部品の電気接続箱への接続構造
US6712772B2 (en) * 2001-11-29 2004-03-30 Biocontrol Medical Ltd. Low power consumption implantable pressure sensor
US8380312B2 (en) 2009-12-31 2013-02-19 Ams Research Corporation Multi-zone stimulation implant system and method
US9731112B2 (en) 2011-09-08 2017-08-15 Paul J. Gindele Implantable electrode assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778530A (en) * 1971-04-01 1973-12-11 W Reimann Flatpack lead positioning device
US4634638A (en) * 1981-12-17 1987-01-06 International Business Machines Corporation High melting point copper-gold-tin brazing alloy for chip carriers
US4970570A (en) * 1986-10-28 1990-11-13 International Business Machines Corporation Use of tapered head pin design to improve the stress distribution in the braze joint
JPS62282456A (ja) * 1987-05-19 1987-12-08 Toshiba Corp ハイブリッドｉｃの製造方法
FR2673040B1 (fr) * 1991-02-19 1997-01-31 Thomson Csf Procede d'assemblage et d'interconnexion de cartes electroniques modulaires, cartes et ensemble de cartes electroniques selon ce procede.
JP2927010B2 (ja) * 1991-03-01 1999-07-28 株式会社日立製作所 半導体パッケージ
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5198885A (en) * 1991-05-16 1993-03-30 Cts Corporation Ceramic base power package
EP0544934B1 (de) * 1991-11-30 1996-10-02 Endress U. Hauser Gmbh U. Co. Verfahren zum Stabilisieren der Oberflächeneigenschaften von in Vakuum temperaturzubehandelnden Gegenständen

Also Published As

Publication number Publication date
GB9306823D0 (en) 1993-05-26
GB2276762A (en) 1994-10-05
EP0618613A1 (en) 1994-10-05
GB2276762B (en) 1996-10-30
US5508476A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
JP4567773B2 (ja) 電力用半導体装置
US5902959A (en) Lead frame with waffled front and rear surfaces
CN101533972B (zh) 压配合式连接器
JP4658268B2 (ja) 電力用半導体モジュール
US11972997B2 (en) Semiconductor device
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
CN1110431A (zh) 带有导热支持元件的电子封装件
JP2009141000A (ja) 半導体装置
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
JPH077103A (ja) １以上の半導体デバイス用実装装置及び方法
JP2004319740A (ja) パワー半導体装置およびその製造方法
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
CN210467818U (zh) Igbt模块封装结构
JPS63284831A (ja) 混成集積回路の製造方法
JPH0617317Y2 (ja) 混成集積回路の接続構造
JP2009164511A (ja) 半導体装置およびその製造方法
JPH0546271Y2 (ja)
US6575765B2 (en) Interconnect assembly for an electronic assembly and assembly method therefor
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
JPH07221263A (ja) 半導体装置
JP2777035B2 (ja) プリント配線板への端子の接続方法
JPH0648874Y2 (ja) 半導体装置
JP2975783B2 (ja) リードフレームおよび半導体装置
JPH0741167Y2 (ja) 絶縁物封止型回路装置