JPH0546271Y2 - - Google Patents

Info

Publication number
JPH0546271Y2
JPH0546271Y2 JP1987099366U JP9936687U JPH0546271Y2 JP H0546271 Y2 JPH0546271 Y2 JP H0546271Y2 JP 1987099366 U JP1987099366 U JP 1987099366U JP 9936687 U JP9936687 U JP 9936687U JP H0546271 Y2 JPH0546271 Y2 JP H0546271Y2
Authority
JP
Japan
Prior art keywords
electrode body
chip
lead wire
thin lead
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987099366U
Other languages
English (en)
Other versions
JPS646041U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987099366U priority Critical patent/JPH0546271Y2/ja
Publication of JPS646041U publication Critical patent/JPS646041U/ja
Application granted granted Critical
Publication of JPH0546271Y2 publication Critical patent/JPH0546271Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5366Shapes of wire connectors the bond wires having kinks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/581Auxiliary members, e.g. flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、2つの電極体をリード細線にて接続
した構造を有する絶縁物封止型半導体装置に関連
する。
従来の技術 第4図は、従来の樹脂封止型複合ICの一部を
示す斜視図である。この樹脂封止型複合ICはリ
ードフレームから形成された支持電極体1及び配
線電極体2,3を有し、支持電極体1上にはパワ
ートランジスタチツプ4が半田(図示せず)にて
固着されている。パワートランジスタチツプ4の
上面には複数の電極(ボンデイングパツド)が形
成されているが図示は省略する。ボンデイングパ
ツドには2本のリード細線5が接続されており、
リード細線5は、図示の如く配線電極体3を跨い
で配線電極体2に接続されている。これにより配
線電極体3とリード細線5が多重配線となつてい
る。次に、リード細線の接続方法を第5図につい
て説明する。
まず、第5図Aに示すように、ワイヤボンダの
パイプ状のキヤピラリ50の中心孔51からリー
ド細線52を送り出し、電気スパーク又は水素炎
等でリード細線52の先端部にボール53を形成
する。ボール53の直径は、リード細線52の直
径の2〜3倍程度である。
次に、第5図Bに示すように、第一の電極体5
4にボール53をキヤピラリ50の先端で押し付
け第一のボンデイングを行う。この際、第一の電
極体54は200〜250℃に予め加熱されている。ま
た、キヤピラリ50には、リード細線52の接続
方向と直角な矢印55で示す方向への超音波振動
が加えられている。これにより、第一の電極体5
4にリード細線52が釘頭状に接続された第一の
ボンデイング部52aが形成される。
続いて、第5図Cに示すように、キヤピラリ5
0を上昇して大きく引き回すようにして、リード
細線52を繰り出しながら第二の電極体56に向
かつてキヤピラリ50を移動する。
その後、第5図Dに示すように、第二の電極体
56に第二のボンデイングを行う。即ち、第二の
電極体56は前述と同様に200〜250℃に予め加熱
され、キヤピラリ50には前述と同様の超音波振
動が加えられている。この状態で、第二の電極体
56に対し径方向にリード細線52を押圧するこ
とにより、リード細線52と第二の電極体56と
が接続され、第二のボンデイング部52bが形成
される。なお、第5図B,Dの工程を電極体の加
熱のみによる熱圧着法又は超音波振動による加熱
のみの超音波法等で行つてもよい。
最終的には、第5図Eのように、キヤピラリ5
0を一定の高さまで上昇した後、クランプでリー
ド細線52を押さえつつ更にキヤピラリ50を上
昇させてリード細線52を切断する。狭義には、
第一のボンデイングをネイルヘツドボンデイン
グ、第二のボンデイングをステイツチボンデイン
グと呼称するが、ここではそれら2つを総称して
ネイルヘツドボンデイング法とする。第5図Dに
示すように、第一のボンデイング側では、第一の
電極体に対するリード細線52の角度αはほぼ直
角となり、上を跨るリード細線52と第一の電極
体との距離は長くなる。一方、第二のボンデイン
グ側では、リード細線52の第二の電極体に対す
る角度θは鋭角となり、上を跨るリード細線52
と第二の電極体との距離は短くなる。
考案が解決しようとする問題点 従来ではリード細線の垂下により配線電極体に
リード細線が接触し、短絡不良の原因となつてい
た。即ち、第4図に示すように、配線電極体3を
跨いでリード細線5が接続されている。半導体装
置の高集積化の要求により配線が一層複雑化する
傾向にある。このため配線電極体を跨ぐ接続を行
わなければならないことが多い。
ところで、第一の電極体であるパワートランジ
スタチツプ4上の電極と第二の電極体である配線
電極体2との間に第三の電極体として形成された
配線電極体3は、リード細線5に対しては非接続
配線体となつている。このため、リード細線5は
ワイヤボンデイングの際に大きく孤を描くように
接続して、リード細線5と配線電極体3との間の
距離をできるだけ取るようにしている。リード細
線5は、前述のネイルヘツドボンデイング法によ
り、第一のボンデイング部ではパワートランジス
タチツプ4に接続され、第二のボンデイング部で
は配線電極体2に接続されている。また、第一の
ボンデイング部は第二のボンデイング部よりおよ
そパワートランジスタチツプ4の厚さ分だけ高い
位置となつている。このため、配線電極体3は、
支持電極体1側ではリード細線5との距離が長く
なるが、配線電極体2側ではリード細線5との距
離が短くなる。
通常使用される直径約30μmの金製のリード細
線は細くかつ柔らかいため、十分な強度を期待で
きないのが実情である。例えば、第一の電極体と
第二の電極体とを接続する金製のリード細線は、
トランスフアモールド時の樹脂注入圧力を自重等
により懸垂状に垂下するループタレを発生するこ
とがあつた。通常、直径が25〜30μmの金製のリ
ード細線では、接続距離Lは3mmが限界とされ
る。接続距離Lが3mmを越えると、自重によりル
ープタレが発生する。実際には、トランスフアモ
ールド時の樹脂注入圧力を考慮しなければならな
いから、実用的な接続距離Lの長さは更に短くな
る。接続距離Lを短くするには非接続配線体の幅
を細くすることが考えられる。しかし、リードフ
レームの機械的強度が弱まる等の制約により、あ
まり細くすることはできない。よつて、第4図の
例では接続距離L=3.3mmと長くなり、ループタ
レが問題になり易い状態にある。
また、リード細線5の第二のボンデイング部で
ある配線電極体2が樹脂封止体の側面に位置し、
前記側面に設けられた樹脂注入孔から封止樹脂が
注入される場合、リード細線5は樹脂の注入圧力
の影響を受けて特にループタレが生じ易い。従つ
て、これらの要因が重なつて配線電極体3の配線
電極体2側でリード細線5が接続する事故が発生
し、製造歩留を低下させる一因となつていた。
ループタレによる短絡不良を防止する策として
は、例えば、リード細線の直径を大きくして強度
を増加することによりループタレを防止する方法
も考えられるが、金が高価であること等から、実
用に適さない。また、第一の電極体又は第二の電
極体のうち少なくとも一方を一定の高さだけ高く
する段差加工を行う方法も考えられる。しかし、
段差のあるリードフレームであるがためにリード
フレームの取扱いが煩雑化して生産性が低下し、
特にボンデイング時のリードフレームの支持構造
が非平面構造となつて複雑化する欠点がある。
上記の問題を解決するための手段として、例え
ば第一の電極体と第二の電極体との間隔を短く
し、リード細線の接続距離を短くする方法が考え
られる。しかし、半導体装置の高集積化に伴い配
線は複雑化する傾向にあり、例えば、第一の電極
体と第二の電極体との間に配線電極体等の第三の
電極体を設ける必要があつた。このような場合、
第一の電極体と第二の電極体との間隔を短くする
にも限界があつた。
本考案は、上記欠点を解消し、リード細線の垂
下による電気的短絡を防止した絶縁物封止型半導
体装置を提供することを目的とする。
問題点を解決するための手段 本考案の絶縁物封止型半導体装置は、第一の電
極体と、第二の電極体と、第一の電極体と第二の
電極体との間にリードフレームの一部として配置
された第三の電極体と、第三の電極体を跨いで第
一の電極体と第二の電極体とを接続するリード細
線と、第三の電極体の一方の主面に固着されたチ
ツプ状部材とを備えている。リード細線と第三の
電極体が交差する位置において、チツプ状部材の
主面がリード細線と第三の電極体の間に位置す
る。
チツプ状部材は、シリコン層と、シリコン層に
形成され且つシリコン酸化膜として主面を形成す
る絶縁層と、シリコン層に付着され且つ第三の電
極体に固着された金属層とを有する。
作 用 チツプ状部材はシリコンチツプの酸化及びニツ
ケルメツキ又は半田付けにより形成できかつリー
ドフレームに半導体チツプを固着する工程と同一
の工程と内でリード細線の直下で第三の電極体に
固着することができるので、チツプ状部材が増え
ても既存の工程をそのまま使用できるので、絶縁
物封止型半導体装置の製造は容易である。
実施例 以下、本考案の実施例を第1図〜第3図につい
て説明する。なお、第4図に示す従来例と同様な
部分は同一番号を付し説明を省略する。
まず、第1図から明らかなように、本考案の実
施例が従来例と異なる点は配線電極体3にチツプ
状部材6が載置されていること、及びチツプ状部
材6の上方においてリード細線5がパワートラン
ジスタチツプ4と配線電極体2とを接続している
ことである。この場合、パワートランジスタチツ
プ4のエミツタ電極は第一の電極体であり、配線
電極体2は第二の電極体であり、配線電極体3は
第三の電極体である。第1図に示すチツプ状部材
6は、シリコンチツプであり、このシリコンチツ
プは、シリコン層6aと、シリコン層6aの上面
にシリコン酸化膜として形成された絶縁層6b
と、シリコン層6aの下面に形成された金属層6
c(ニツケル層)とを有する。このニツケル層は
配線電極体3に半田7(第2図)等で固着されて
いる。
絶縁層6bを形成するシリコン酸化膜は他の半
導体チツプのシリコン酸化膜の形成工程を共用し
てシリコンウエハの熱酸化により容易に形成する
ことができる。よつて異種の新たな工程を増加す
ることなく絶縁層6bを形成することができる。
酸化膜は6000Å〜1μmの厚さで十分な絶縁耐圧を
得ることができる。同様に、前記ニツケル層も他
の半導体チツプの電極形成工程を共用してニツケ
ルメツキにより容易に形成することができる。従
つて、パワートランジスタチツプを支持電極体へ
固着する一連のダイボンデイング工程内におい
て、配線電極体にチツプ状部材6を半田(図示せ
ず)にて固着できるので、パワートランジスタチ
ツプ等の半導体チツプと同等に取扱うことができ
る。
本考案による絶縁物封止型半導体装置は種々の
半導体装置に応用可能である。例えば第1図に示
す実施例は第3図に示す樹脂封止型複合ICに適
用できる。この樹脂封止型複合ICはリードフレ
ームから形成された電極体10及び電極体10を
被覆する樹脂封止体14とから成る。電極体10
は、15本の外部リード11と、外部リード11の
各々に続く配線電極体12と、特定の配線電極体
12の大面積部である支持電極体13とを有す
る。電極体10中の支持電極体13の一つには図
示の如くモノリシツクICチツプ15が固着され、
他の支持電極体13にはパワートランジスタチツ
プ4が固着されている。2つの配線電極体12上
にはチツプ状部材6が固着されている。第3図で
は、明確に図示するため、チツプ状部材6に斜線
を付す。チツプ状部材6の上方に懸架されたリー
ド細線5はパワートランジスタチツプ4のエミツ
タ電極と配線電極体12との間を接続している。
この際リード細線5は非接続である配線電極体1
2を1本跨いで接続されている。しかしリード細
線5の直下部分の非接続配線電極体12にはチツ
プ状部材6が固着されており、これにより非接続
配線電極体12とリード細線5との接触を防止で
きると共に、非接続配線電極体12とリード細線
5との多重配線を良好に実現することができる。
2本のリード細線5の各々は上方から見たとき
チツプ状部材6の端部とほぼ直交しかつチツプ状
部材6の上面のほぼ中心線近傍を通つている。実
際の絶縁物封止型複合ICでは、リード細線5は
チツプ状部材6に接触せずこれより上方に浮いて
いる場合もあるが、チツプ状部材6に接触してい
ることもある。以上のように本実施例では、第1
図に示すようにチツプ状部材6を配線電極体3上
に載置することにより、リード細線5と配線電極
体3間の電気的短絡事故を完全に防止することが
できる。換言すれば、リード細線5が自重又は樹
脂注入圧力によつて大きく垂下しても、チツプ状
部材6がリード細線5を支持し、配線電極体との
接触を防止する。特に第3図のように第2のボン
デイング部が樹脂注入孔16の近傍に位置すると
き有効である。また、チツプ状部材6の絶縁層6
bは、十分な絶縁耐圧を有するシリコン酸化膜で
形成されるため、絶縁層6bの上面と配線電極体
3間は完全な絶縁状態にある。従つて、リード細
線5が何等かの原因で大きく垂下してチツプ状部
材6の絶縁層6bと接触しても、リード細線5と
配線電極体3間は絶縁状態に維持されるため、電
気的短絡事故を回避することができる。また、チ
ツプ状部材6は塗布して形成された絶縁物とは異
なり配線電極体との接触を防止するのに十分な高
さを有するので、リード細線5の配線電極体3へ
の接触を有効に防止できると共に、支持電極体1
との接触防止効果も同時に得ることができる。
チツプ状部材6はパワートランジスタチツプ4
及びモノリシツクICチツプ15と同一のダイボ
ンデイング工程にて配線電極体12に固着するこ
とができるから、チツプ状部材6をリードフレー
ム上に固定するために新たな異種の工程を増加す
る必要はない。なお、第3図ではチツプ状部材
6、パワートランジスタチツプ4及びモノリシツ
クICチツプ15を固着する部分の配線電極体1
2及び支持電極体13には、予めクリーム半田
(ペースト状の半田)を印刷によつて形成してお
き、チツプ状部材6、パワートランジスタチツプ
4及びモノリシツクICチツプ15をクリーム半
田の粘着力で仮固定し、後に加熱して半田を溶融
させる工程(リフロー工程)を通してこれらを固
定する。因に、チツプ状部材6の大きさの一例
は、縦2.3mm×横1.5mm×厚さ0.3〜0.5mmであり、
パワートランジスタチツプ4は、縦1.6mm×横1.6
mm×厚さ0.3mmであるから、チツプ状部材6を半
導体チツプと同等に取扱えることが理解されよ
う。
ここでチツプの側面をガラス膜で被覆してもよ
い。これにより、より完全な絶縁を得ることがで
きる。
本考案の上記実施例は種々の変更が可能であ
る。例えば、上記実施例ではシリコンウエハとし
てチツプ状部材6の構造を例示したが、本考案の
チツプ状部材6はこの構造に限定されない。しか
し、前記実施例のようにシリコンウエハを使用す
ると、別工程を増加することなくチツプ状部材を
形成できるので、生産効率の点で有利である。
また、リード細線がパワートランジスタチツプ
等の半導体チツプと配線電極体とを接続している
場合に限られない。即ち、第一の電極体と第二の
電極体は、リードフレーム、リードフレームに固
着された回路基板上に形成された電極、リードフ
レームやプリント基板上に固着された半導体チツ
プ等の電子素子の電極等、種々の電極が対象とな
る。更に、チツプ状部材6を固着する位置は配線
電極体に限られない。
考案の効果 本考案の絶縁物封止型半導体装置では、リード
細線直下の第三の電極体にチツプ状部材が載置さ
れているため、リード細線が大幅に垂下してもチ
ツプ状部材がリード細線を支持するので、リード
細線と第三の電極体との接触による電気的短絡事
故を完全に回避することができる。また、チツプ
状部材は半導体チツプの固着と同一の工程にて第
三の電極体上に載置することも可能であり、この
場合生産効率を実質的に低下することなく、電気
的短絡事故を防止することができる。
【図面の簡単な説明】
第1図は本考案による絶縁物封止型半導体装置
の実施例を示す斜視図、第2図はチツプ状部材の
拡大断面図、第3図は第1図の実施例を応用した
樹脂封止型複合ICを示す平面図、第4図は従来
例を示す斜視図、第5図はネイルヘツドボンデイ
ング法によるリード細線の接続方法を示す工程図
であり、第5図Aはリード細線の先端部にボール
を形成する状態、第5図Bは第一の電極体に第一
のボンデイング部を形成する状態、第5図Cはキ
ヤピラリを移動する状態、第5図Dは第二の電極
体に第二のボンデイング部を形成する状態、第5
図Eはリード細線を切断する状態を示す。 1……支持電極体、2……配線電極体(第一の
電極体)、3……配線電極体(第三の電極体)、4
……パワートランジスタチツプ(エミツタ電極は
第一の電極体)、6……チツプ状部材、6a……
シリコン層、6b……絶縁層、6c……金属層。

Claims (1)

  1. 【実用新案登録請求の範囲】 第一の電極体と、第二の電極体と、前記第一の
    電極体と第二の電極体との間にリードフレームの
    一部として配置された第三の電極体と、該第三の
    電極体を跨いで前記第一の電極体と第二の電極体
    とを接続するリード細線と、前記第三の電極体の
    一方の主面に固着されたチツプ状部材とを備え、 前記リード細線と前記第三の電極体が交差する
    位置において、前記チツプ状部材の前記主面が前
    記リード細線と前記第三の電極体の間に位置する
    絶縁物封止型半導体装置において、 前記チツプ状部材は、シリコン層と、前記シリ
    コン層に形成され且つシリコン酸化膜として主面
    を形成する絶縁層と、前記シリコン層に付着され
    且つ前記第三の電極体に固着された金属層とを有
    することを特徴とする絶縁物封止型半導体装置。
JP1987099366U 1987-06-30 1987-06-30 Expired - Lifetime JPH0546271Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987099366U JPH0546271Y2 (ja) 1987-06-30 1987-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987099366U JPH0546271Y2 (ja) 1987-06-30 1987-06-30

Publications (2)

Publication Number Publication Date
JPS646041U JPS646041U (ja) 1989-01-13
JPH0546271Y2 true JPH0546271Y2 (ja) 1993-12-03

Family

ID=31326458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987099366U Expired - Lifetime JPH0546271Y2 (ja) 1987-06-30 1987-06-30

Country Status (1)

Country Link
JP (1) JPH0546271Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618941B2 (ja) * 2001-07-24 2011-01-26 三洋電機株式会社 半導体装置
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210845A (ja) * 1984-04-05 1985-10-23 Toshiba Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPS646041U (ja) 1989-01-13

Similar Documents

Publication Publication Date Title
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH06302653A (ja) 半導体装置
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP3638750B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP3508478B2 (ja) 半導体装置の製造方法
JPH0525236Y2 (ja)
JPH0817870A (ja) 半導体装置
JPH0525237Y2 (ja)
JPH077103A (ja) 1以上の半導体デバイス用実装装置及び方法
JP3234614B2 (ja) 半導体装置及びその製造方法
JPH03278451A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0786328A (ja) 半導体集積回路装置及びその製造方法
JPS63215058A (ja) 絶縁物封止型半導体装置
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
JP2636808B2 (ja) 半導体装置
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JPS60160134A (ja) Hic
KR200169976Y1 (ko) 반도체 패키지
JPS6153738A (ja) 半導体装置
JPH0561778B2 (ja)