JPH0771063B2 - 入力信号周波数異常検出回路 - Google Patents

入力信号周波数異常検出回路

Info

Publication number
JPH0771063B2
JPH0771063B2 JP33043489A JP33043489A JPH0771063B2 JP H0771063 B2 JPH0771063 B2 JP H0771063B2 JP 33043489 A JP33043489 A JP 33043489A JP 33043489 A JP33043489 A JP 33043489A JP H0771063 B2 JPH0771063 B2 JP H0771063B2
Authority
JP
Japan
Prior art keywords
circuit
input signal
frequency
stuff
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33043489A
Other languages
English (en)
Other versions
JPH03190437A (ja
Inventor
秀昭 ▲柳▼澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33043489A priority Critical patent/JPH0771063B2/ja
Publication of JPH03190437A publication Critical patent/JPH03190437A/ja
Publication of JPH0771063B2 publication Critical patent/JPH0771063B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 〔概要〕 複数の非同期の端末夫々よりの入力信号の周波数を、夫
々のスタッフ回路にて同期し、多重化回路にて多重化す
る多重変換装置の、各端末より入力する信号の周波数の
異常を検出する入力信号周波数異常検出回路に関し、 安価で実装面積を小さく出来る入力信号周波数異常検出
回路の提供を目的とし、 該多重化回路のフレームを示す信号を入力して所定数カ
ウントするとパルスを発する第1のカウント手段と、 該スタッフ回路のスラッフビット挿入信号を入力してカ
ウントする第2のカウント手段と、 該第1のカウント手段のパルス、及び該第2のカウント
手段にてカイントしたカウント数を入力し、該パルスが
入力した時、該第2のカウント手段のカウント数が所定
の値の範囲外でればアラーム信号を出力する判定手段よ
り構成する。
〔産業上の利用分野〕
本発明は、複数の非同期の端末夫々よりの入力信号の周
波数を、夫々のスタッフ回路にて同期し、多重化回路に
て多重化する多重変換装置の、各端末より入力する信号
の周波数の異常を検出する入力信号周波数異常検出回路
に関する。
〔従来の技術〕
第3図は1例のスタッフ同期システムのブロック図、第
4図は1例のスタッフ回路のブロック図である。
多重変換装置を用いるスタッフ同期システムにつき第3
図を用いて説明する。
第3図において、非同期の端末10〜1nより多重変換装置
5への入力信号の周波数は、スタッフ回路30〜3nにて同
じ周波数に同期化され、多重化回路7にて多重化され、
多重変換装置6に送られる。
多重変換装置6では分離回路8にて分離し、分離された
信号はデスタッフ回路40〜4nにて夫々デスタッフされ、
送信側の端末と同じ周波数の信号となり端末20〜2nに送
られる。
次にスタッフ回路につき第4図を用いて説明する。
端末よりの入力データは、入力信号のクロックを書込み
クロックとしてバッファメモリ50に書き込む。
一方該書込みクロックより速度の速いクロックを発生す
る読み出しクロック発生回路53よりのクロックは、スタ
ッフ制御回路52を介して、バッフアメモリ50の読出クロ
ックとしてバッフアメモリ50に入力し、書き込んだデー
タを読み出す。
この書込みクロックと読み出しクロックとは位相比較器
51にて位相が比較され、位相差が読み出しクロックの1
ビット分となると、スタッフ要求信号が出力され、スタ
ッフ制御回路52に入力する。
するとスタッフ制御回路52は、読み出しているデータの
予め定められているスタッフ挿入位置にスタッフビット
を挿入するスタッフ挿入信号を出力し、読み出している
データにスタッフビットを挿入し同期化信号として、第
3図の多重化回路7に送る。
即ち、スタッフ回路は、入力信号の周波数と、読み出し
クロックの周波数の差分に応じてスタッフを挿入するの
で、入力信号の周波数が低くなるとスタッフ数を増加
し、入力信号の周波数が高くなるとスタッフ数を減少し
て同期信号を作成する。
従って、送信側の端末10〜1nよりの入力信号の周波数
が、正常範囲を外れ異常になっても、スタッフ同期を行
うので、多重変換装置5,6では判明せず、異常が判るの
は受信側の端末20〜2nである。
受信端末20〜2nにて周波数異常が判ったのでは、周波数
異常となった部位が、送信側の端末か,多重変換装置5
か,多重変換装置6かを判定するのが困難である。
そこで従来は、第3図の端末10〜1nより入力する信号
の、多重変換装置5への入口夫々に周波数測定器を取り
つけ、端末10〜1nよりの入力信号の周波数を測定し、入
力信号の周波数の異常を検出し、端末20〜2nにて周波数
異常を検出した時、周波数異常となった部位が判明し易
いようにしていた。
〔発明が解決しようとする課題〕
しかしながら、従来の周波数測定器を用いる入力信号周
波数異常検出方法では、周波数測定器は高価であり、大
きいので、高価となり且つ実装面積が大きくなる問題点
がある。
本発明は、安価で実装面積を小さく出来る入力信号周波
数異常検出回路の提供を目的としている。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図である。
複数の非同期の端末の夫々よりの入力信号の周波数を、
夫々のスタッフ回路にて同期し多重化回路にて多重化す
る多重変換装置において、 第1図に示す如く、該多重化回路のフレームを示す信号
を入力して所定数カウントするとパルスを発する第1の
カウント手段1と、 該スタッフ回路のスタッフビット挿入信号を入力してカ
ウントする第2のカウント手段2と、 該第1のカウント手段1のパルス、及び該第2のカウン
ト手段2にてカウントしたカウント数を入力し、該パル
スが入力した時、該第2のカウント手段2のカウント数
が所定の値の範囲外でればアラーム信号を出力する判定
手段3より構成する。
〔作用〕
本発明によれば、第1,第2のカウント手段1,2より入力
するパルス及びカウント数より、判定手段3にて、所定
のフレームの間のスタッフビットの数が、所定の値の範
囲外であればアラーム信号を出力することで、端末より
の入力信号の周波数異常を検出するようにしており、第
1,第2のカウント手段1,2及び判定手段3を合わせて
も、周波数測定器よりはるかに安価で小さく、入力信号
周波数異常検出回路は安価で実相面積は小さくなる。
〔実施例〕
第2図は本発明の実施例の入力信号周波数異常検出回路
のブロック図である。
例えば10フレーム内のスタッフビット数は通常は8個
で、4〜12個の範囲を外れると、端末よりの入力信号の
周波数は異常であると判定出来る場合を例にとり、第2
図を用いて説明する。
カウンタ1は、第3図の多重化回路7よりのフレームの
先頭を示す信号を入力カウントし、10になれば、キャリ
アウト信号のパルスを判定回路3及びカウンタ2に送り
カウンタ2をリセットする。
カウンタ2は第4図のスタッフ制御回路52よりのスタッ
フ挿入信号を入力してカウントしカウント数を判定回路
3に入力する。
判定回路3では、カウンタ1よりのパルス及びカウンタ
2よりのカウント数により、10フレーム間のカウント数
を、予め設定している4と12の範囲と比較し、範囲外で
あれば、端末よりの入力信号の周波数が異常となったと
しアラーム信号を出力し、4と12の範囲内であればアラ
ーム信号を出力しない。
即ち、入力信号周波数異常検出回路としては、10程度を
カウントするカウンタ1と12程度をカウントするカウン
タ2と、カウント数を4と12の範囲と比較する判定回路
3にて構成出来るので、安価で実装面積を小さくするこ
とが出来る。
この入力信号周波数異常検出回路を、第3図の多重変換
装置5にて、端末10〜1nの入力信号毎に設ければ、端末
10〜1nの入力信号の周波数の異常を検出出来、端末20〜
2nにて周波数異常を検出した時、周波数異常となった部
位が判明し易いようになる。
〔発明の効果〕
以上詳細に説明せる如く本発明によれば、安価で実装面
積の小さい入力信号周波数異常検出回路が得られる効果
がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は本発明の実
施例の入力信号周波数異常検出回路のブロック図、第3
図は1例のスタッフ同期システムのブロック図、第4図
は1例のスタッフ回路のブロック図である。 図において、 1,2はカウント手段、カウンタ、3は判定手段,判定回
路、5,6は多重変換装置、7は多重化回路、8は分離回
路、10〜1n,20〜2nは端末、30〜3nはスタッフ回路、40
〜4nはデスタッフ回路、50はバッフアメモリ、51は位相
比較器、52はスタッフ制御回路、53は読み出しクロック
発生回路を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数の非同期の端末夫々よりの入力信号の
    周波数を、夫々のスタッフ回路にて同期し多重化回路に
    て多重化する多重変換装置において、 該多重化回路のフレームを示す信号を入力して所定数カ
    ウントするとパルスを発する第1のカウント手段(1)
    と、 該スタッフ回路のスタッフビット挿入信号を入力してカ
    ウントする第2のカウント手段(2)と、該第1のカウ
    ント手段(1)のパルス、及び該第2のカウント手段
    (2)にてカウントしたカウント数を入力し、該パルス
    が入力した時、該第2のカウント手段(2)のカウント
    数が所定の値の範囲外であればアラーム信号を出力する
    判定手段(3)よりなることを特徴とする入力信号周波
    数異常検出回路。
JP33043489A 1989-12-20 1989-12-20 入力信号周波数異常検出回路 Expired - Lifetime JPH0771063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33043489A JPH0771063B2 (ja) 1989-12-20 1989-12-20 入力信号周波数異常検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33043489A JPH0771063B2 (ja) 1989-12-20 1989-12-20 入力信号周波数異常検出回路

Publications (2)

Publication Number Publication Date
JPH03190437A JPH03190437A (ja) 1991-08-20
JPH0771063B2 true JPH0771063B2 (ja) 1995-07-31

Family

ID=18232570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33043489A Expired - Lifetime JPH0771063B2 (ja) 1989-12-20 1989-12-20 入力信号周波数異常検出回路

Country Status (1)

Country Link
JP (1) JPH0771063B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560833B2 (ja) * 2010-03-29 2014-07-30 富士通株式会社 光インターフェイス装置および入力周波数偏差の異常監視方法
WO2013001631A1 (ja) * 2011-06-29 2013-01-03 富士通株式会社 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法

Also Published As

Publication number Publication date
JPH03190437A (ja) 1991-08-20

Similar Documents

Publication Publication Date Title
JPH02153643A (ja) 同期多重伝送装置
US5068879A (en) Monitoring of digital transmission systems
JPH0771063B2 (ja) 入力信号周波数異常検出回路
JPS6347299B2 (ja)
JP3769375B2 (ja) 装置内データパリティ監視回路
EP0488050A2 (en) Data sensing system
JP2776391B2 (ja) ポインタ処理装置
JPH07170240A (ja) Sdh障害検出方式及び障害検出装置
JP2959090B2 (ja) 同期状態監視パルス作成回路
JPH0467381B2 (ja)
JPH0223103B2 (ja)
JP2531720B2 (ja) デジタル多重変換装置の同期回路方式
JP2590888B2 (ja) 中間中継装置
JPH0319537A (ja) 異常信号出力保護方法
JPH08307404A (ja) フレーム同期方法及びフレーム同期装置
JPH0588851A (ja) デジタル加算回路の試験装置
JPS6177438A (ja) バツフア回路の動作監視方式
JPH02222235A (ja) スタッフ多重変換装置の監視装置
JPH03158031A (ja) 多重伝送システム
JP2000183706A (ja) クロックの分配方法及び回路
JPH0431128B2 (ja)
JPS63227300A (ja) デ−タ伝送システム
JPH02118800A (ja) 警報検出回路
JPS63292823A (ja) 複数信号線上の特定ビット計数回路
KR960006404A (ko) 프레임 동기 신호의 에러 검출 및 표시회로