JPH02228855A - データ通信方法およびデータ通信システム - Google Patents

データ通信方法およびデータ通信システム

Info

Publication number
JPH02228855A
JPH02228855A JP2006055A JP605590A JPH02228855A JP H02228855 A JPH02228855 A JP H02228855A JP 2006055 A JP2006055 A JP 2006055A JP 605590 A JP605590 A JP 605590A JP H02228855 A JPH02228855 A JP H02228855A
Authority
JP
Japan
Prior art keywords
data
buffer
buffers
receiver
transmitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006055A
Other languages
English (en)
Other versions
JPH0771125B2 (ja
Inventor
Jr Richard G Fogg
リチヤード・ジイー・フオグ、ジユニア
Joseph R Mathis
ジヨセフ・リチヤード・マーチス
Jr Carl Zeitler
カール・ザイタラー、ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02228855A publication Critical patent/JPH02228855A/ja
Publication of JPH0771125B2 publication Critical patent/JPH0771125B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、コンピュータ・システム間で使用するための
直列通信技術に関するものである。
B、従来の技術及びその課題 直列データ・リンクを介したコンピュータ・システム間
のデータ通信はきわめて一般的なものとなっている。多
数のプロトコルと標準データ交換書式が開発されている
。一般に高いデータ伝送速度を有する同期式通信プロト
コルを用いると、データが同期的にまたは非同期的に通
信できる。
同期式通信側システムは、データを離散ブロックとして
通信する。このような離散ブロックは、フレームまたは
パケットとも呼ばれる。データ・フレームは典型的には
、データ自体の他に、ブロックの始めと終わりを表す標
識、巡回冗長検査文字(cRC) 、及びその他の制御
情報を含んでいる。
通信は同期式に行なわれるので、送信側と受信側が、同
じタイム・ベースを有するクロックを使用する必要があ
る。これは一般に、受信データからのクロックを送信側
に再生させることによって実現される。
このようなフレーム・ベースの同期式通信側システムで
は、データの歩調合せの点で問題が生じる可能性がある
。受信データは通常、バッファに置かれ、そこから受信
側が抽出する。なんらかの理由で、受信リンクを介して
データが送信されるのと同じ速度で受信側がバッファか
らデータを除去することができない場合には、結果的に
データのオーバランが発生する。このような場合、デー
タは失われ4か、あるいは何らかの回復プロトコルによ
って、どのデータが失われたかを判定し、それを再伝送
するよう要求しなければならない。
このような状況は、受信側システムが複数の入出カシス
テムを含んでいたり、あるいは考慮中のデータ交換以外
のタスクによる負荷がかかりすぎた場合などによく発生
する。受信側システムは、単一の入出力サブシステムに
は容易についていくことができるが、複数のサブシステ
ムが存在すると、受信側システム全体が特定の入出力チ
ャネルについていけなくなる可能性がある。
現在、システムは、典型的には、受信側システムが常に
その入出力サブシステムのすべてを取り扱うのに十分な
能力を持ち、データ・オーバランの可能性がないように
設計されている。入出力チャネルのすべてが同時に能カ
ー杯で動作することはほとんどないので、受信側システ
ムは大部分の時間、能力を遊ばせている。このような過
剰設計要件のため、システムが必要以上に高価なものに
なっている。さらに、全チャネルの総入出力帯域幅が、
システムが取り扱える帯域幅よりも小さ(なければなら
ないので、このようなシステムは、拡張能力が限られて
いる。
したがって、受信側システムの応答時間とは無関係に、
データ・オーバランの可能性をなくすような、通信シス
テム及び通信方法を実現することが望ましい。さらに、
受信側システムがそのようなデータ伝送速度を取り扱う
ことができる時に、そのようなシステムが最大能力でり
ンクを介してデータを伝送できるなら、−層望ましい。
C0課題を解決するための手段 本発明の目的は、通信リンクを介したデータ伝送速度を
、受信側システムが十分に取り扱えるような伝送速度に
動的に調整する、直列データ通信のためのシステム及び
方法を提供することにある。
したがって、本発明によれば、データ転送の開始前に、
送信側システムが受信側システムの動作環境を決定する
。送信側システムからの照会に応じて、受信側システム
は、受信側システムで利用可能なデータ・バッフTのサ
イズと数を示す情報を送る。次に送信側システムがデー
タ・フレームの送信を開始する。このデータ・フレーム
は、受信側システムのバッファに置かれる。受信側シス
テムは、バッフTからすべてのデータを除去して、他の
データが受入れできるように解放し、そのことを示すメ
ツセージを送信側システムに送信する。
送信側システムはこのようなメツセージをカウントして
、送信データ・フレームの数が、受信側のバッファから
除去されたフレームの数を、受信側が存するバッファの
数置上に超えてはいないことを確認する。
D、実施例 第1図は、2つのコンピュータ・システム1と2の間で
のデータ通信用のシステムを示す。以下の考察では、シ
ステム1は送信側と呼び、システム2にデータを送信す
る。システム2は受信側と呼ぶ。両システムはともに送
信機としても受信機としても動作できることが望ましい
システム1には、システム拳バス14を介して主システ
ム・メモリ12に結合されているプロセッサ10がある
。システム・バス14には、それぞれ単一の入出力チャ
ネルをサポートする2つの入出力制御装置1θと18も
接続されている。
システム2には主システム・メモリ22に結合されてい
るプロセッサ20がある。プロセッサには、4個の入出
力制御装置24.26.28.30も接続されており、
これらは入出力バス32を介してプロセッサ20と通信
を行なう。
システム1は、入出力装置16及び18と同じバス14
を介してプロセッサ10に接続されている主システム・
メモリ12を有するものとして示されている。システム
2は、その入出力バス32とは無関係に、プロセッサ2
0に接続されている主システム・メモリ22を有する。
これらは、2つの典型的なコンピューターシステムの構
成であるにすぎず、このようなシステム構成の詳細は、
本発明にとって重要ではない。
2つのシステム1及び2は、データ・リンク34によっ
て接続されている。このリンク34は単純な直接接続で
もよく、またコンピュータ・ネットワーク制御装置、電
話交換システム、衛星通信データ・リンクを含むもので
もよい。通信リンク34の詳細な性質は、本発明にとっ
て重要ではないが、好ましい実施例は、少な(とも下記
に説明するようなリンクを介して限られた形式の全二重
通信を含んでいる。
入出力装置18は4個の送信/受信バッファ36.38
.40.42を含む。これらのバッファは、当技術分野
で周知のピンポン式バッファとして使用できるように構
成されている。入出力装置30は、4個のバッファ44
.46.48.50も含んでいる。
入出力装置18中のバッファはすべて同じサイズである
ことが望ましい。典型的サイズは256もしくは512
バイトである。入出力装置30中のバッファ44.4B
、48.50もすべて同じサイズであることが望ましい
が、入出力装置18の各バッファとはサイズが異なって
いてもよい。
各入出力装置18と30中の正確なバッファの数は異な
っていてもよいが、ピンポン・バッファ配置には少なく
とも2個のバッファが必要である。
本発明を利用するシステムは、以下に説明するように、
送信側システムと受信側システムで同じ数のバッファを
有しないことがしばしば生じるものと予想される。
第2図は、本発明で典型的に使用されるようなデータ・
フレームを示す。各フレームは、開始シーケンス60で
始まる。この開始シーケンスは、受信側システムによっ
て新しいフレームの始めとして認識される一義的に識別
可能なビット・シーケンスである。その後にヘッダ62
が続く。ヘッダは、ネットワークを介したコンピュータ
・システムの送受信アドレスなどの制御情報を含む。そ
の次にはデータ64、さらに巡回冗長検査(cRC)情
報66が続く。データ・フレームの最後の項目は、停止
マーカ68である。開始60、ヘッダ62、CRCe8
及び停止68の各フィールドは、送信回路によって加え
られ、受信側によって除去される。データ64だけは、
受信端でバッファに置かれる。さらに、データ・フィー
ルド64はそれ自体、0挿入/削除などの技法を用いて
符号化され、データ84は、バッファに置く前に受信側
によって復号される。データの符号化が行なわれる場合
、それがどんな性質のものであるかは本発明には含まれ
ない。符号化されないデータ・フィールド84のサイズ
は、受信バッファ44.48.48及び50のサイズよ
り小さいか、またはそれに等しくなければならない。
第3図は、データが送信側1から受信側2に送信される
ときの送信側入出力装置18の動作を表す流れ図である
。この処理は、送信側装置18が通信リンク34を介し
て受信側装置30に、メッセ」ジを送るようにとの要求
(RQ  5END)を送信する(100)ことにより
開始する。受信側袋!130はRQ  5ENDを受信
すると、メツセージR85ENDを送信側装置18に送
り戻す(102)−。メツセージR85ENDは、受信
バッファ30の能力に関する情報を含んでいる。
好ましい実施例では、このような情報にはバッファ44
.46.48.50のサイズ及び利用可能なバッファの
数が含まれる。第1図に示した例では、4個の利用可能
なバッファが示されており、R85ENDはそこにある
バッファの数を知らせる。
ステップ104で、送信側装置18は、いま説明したフ
レーム・サイズとバッファの数を決定し、これらの値を
保持する。データ・フィールド84の符号化されないサ
イズは、受信バッファ44.4B、48.50のフレー
ム・サイズ、または送信バッフy3E3.3g、40.
42のバッファ・サイズのどちらか小さいほうに設定さ
れる。このように、送信側装置18は、受信側装置30
に、単一の受信バッファに適合しないデータ・ブロック
を送信しない。またステップ104で、値Nが、受信側
装置30に含まれるバッファの数に設定される。
バッフトサイズは、2ビツト・フィールドなど事前に配
置されたコードを用いて送信することができる。このフ
ィールドの値は、既知のバッファ・サイズに一致しても
よい。たとえば、次のコーディング方式を用いて、バッ
ファ・サイズを通信することができる。00−25θバ
イト;01−512バイ ト;  10−1024バイ
ト; 11−特殊値を、整数として別々に通信すること
ができる。また2個の追加ビットを使って、バッファの
数を通信することができる。たとえば、次のようなコー
ディング方式が使用できる。OO−バッファ2個;01
−バッファ4個;10−バッファ6個;11−バッファ
8個。
ステップ106で、カウンタUが0に設定される。この
カウンタは、送信側装置18から受信側装置30に、下
記に説明するようなまだ肯定応答されていないデータ・
フレームがいくつ送られたかを示すのに使用される・ 次に送信側装置i!18は、ループに入り、伝送が完了
するまでそこに留まる。始めに1個のフレームカ送信さ
れる(108)。このフレームが送信されるとき、カウ
ンタUが増分され(110)、UがNより小さいか否か
調べるため検査が行なわれる(112)。小さい場合、
受信側30はデータ・フレームを受信するのに利用でき
る少なくとも1個のバッファを有し、ステップ108に
戻る。
UがNに等しい場合は、受信側30のバッファがすべて
が満杯であり、それ以上データは送信できない。
受信側袋[30が人出力バッファ44.48.48.5
0のどれか1つの内容を主メモリ22またはそれ以外の
場所に転送してそのバッファを空にすると、そのバッフ
ァは新しいデータを受は入れることができるようになる
。バッファが空になると、そのことを示すメツセージが
受信側装置30から送信側装置118に送信される。こ
のメツセージは、受信側装置30のバッフTがクリアさ
れたことを示す肯定応答信号としての役割を果す。受信
側装置18でこのメツセージを受は取ると、割込み信号
が生成され(114)、この割込み信号によってUが減
分される(l16)。Uの減分後、送信側装置18は割
込みから復帰する(118)。
したがって、第3図かられかるように、Uはフレームが
送信されると増分され(110)、受信側装置30のバ
ッファが空になると減分される(118)。この機構に
より、全送信済みフレーム数が、肯定応答された(すな
わち、受信側装置30によってバッファから除去された
)フレームの数を超えないことが保証される。
第3図は、送信側装置18内のマイクロ制御装置で使用
するのに適した処理を示す。すなわち、肯定応答メツセ
ージの受信時に、割込み機構を用いてUを減分すること
を示している。PALなどのハードワイヤ式ランダム論
理制御機構をマイクロ制御装置の代わりに使用する場合
は、割込み機構は使用しない。ただし、肯定応答メツセ
ージの受信時にカウンタを減分するための同等の機能が
やはり実行される。第3図に関して説明したものと同等
の機能を実行するどんな制御機構でも、本発明で使用で
きる。
第4図は、受信側装置30の動作を示す流れ図である。
RQ  5ENDメツセージ′か受信されると(120
)、R85ENDメツセージが送信側に送り戻される(
122)。この時点で、2つの並行処理が開始する。ス
テップ124で、新しいデータ・フレームが絶えず次の
利用可能バッファに受は取られる。受信側装置30はシ
ステム2の残りの部分とは無関係にこれを行なう。これ
と並行して、システム2は、バッファ44.48148
.50からデータをアンロードし、そのデータを主メモ
リ22またはシステムのその他の部分ヘコピーする(ス
テップ126)。バッファが完全にクリアされたとき、
メツセージR8ACKが送信側に送り戻される(128
)。RS  ACKは、送信側18が割込みを生成する
(114)のに使用する肯定応答メツセージである。こ
れら2つの処理は、データ伝送が完了し、最後に受信さ
れたフレームが肯定応答されるまで、並行して続けられ
る。
プロセッサ20または入出力バス32に対する追加要求
により、システム2は、必ずしもデータがリンク34を
介して通信されるのと同じ速度で受信側装置30からバ
ッファをアンロードすることができないことがある。同
様に、プロセッサ10は、リンク34の最大チャネル容
量を十分に利用できるだけの速度で送信側装置18のバ
ッファをロードすることができないことがある。バス1
4と32上のトラフィックにより、両端のバッファが十
分な速度でロードまたはアンロードできるときには、デ
ータはリンク34を介して最大チャネル容量で伝送され
る。いずれかのシステムが十分な速度でそのバッファを
ロードまたはアンロードできない場合には、連続したデ
ータ・フレーム間の時間が増大し、全体的にデータ伝送
速度が低下する。ただし、初期接続信号R8ACKを使
用し、かつ受信側装置30にどれだけのバッファが存在
するかを送信側装置18が知っているので、データは失
われない。
第5図は、これらの機能が通信側システムの動作にどの
ように影響するかを示すタイミング図である。第5図に
示した信号のタイミングは、通信の例のほんの一部にす
ぎず、各種事象のタイミングは、システムの各種機能を
示すように選択しである。第5図で、低い値は、特定の
メツセージが伝送されていないことを示し、高い値は、
特定のメツセージが送信または受信されている時間を示
している。第5図は、メツセージが送信され、受信され
ることを送信側装置18が知る時間を示したものである
。伝送の遅延により、受信側袋rIt30の同様のタイ
ミング図では、同じ事象が、信号が送信されるのとわず
かに異なった時間に発生する。
時刻t1で、RQ  5ENDが送信側装置18から送
信される。次に時刻t2に、受信側装置30が、R85
ENDメツセージで応答する。このメツセージは、受信
バッファのサイズとバッファの数を含んでいる。時刻t
3で、送信側装置18がデータ・フレームの送信を開始
する。時刻t4で、最初のフレームの伝送が完了し、時
刻t5で2番目のフレームの伝送が始まる。通信システ
ムは連続フレーム間で特定の最小遅延時間(t5−1+
)をもつのが通常であるが、必ずしもその必要はない。
2番目のフレームの伝送中に、最初のデータ・フレーム
がバッファからクリアされたことを示すR8ACKメツ
セージが受信側装置30から送信される。時刻t7に、
3番目のフレームが送信される。
t8の直前に、3つのフレームが送信され、1つのR8
ACK信号が受信された。すなわち、第3図の流れ図に
よれば、Uの値は2となる。2は受信側装置30のバッ
ファの数より小さいので、送信側装置18はデータの送
信を続けることができる。したがって、さらに2つのフ
レームが時刻t8及びt、に送信される。時刻t8に始
まるフレームの送信前の遅延は、システム1上のシステ
ム・ローディングによって生じる遅延が好ましくない影
響を与えないことを示している。送信側装置18は、次
のフレームが送信可能となるまで待つだけである。
時刻tloに、R3ACKが再度送信される。
したがって、時刻tllに、U=3となり、別のデータ
・フレームが送信できることを示す。送信すべき次のフ
レームがあるとすると、これは、余分な遅延なしに行な
われる。
時刻を目に始まるフレームが送信された後、6個のフレ
ームが送信され、2つのR8ACKメツセージが受信さ
れた。したがってU=4となり、この時それ以上フレー
ムは送信できない。送信側装置18は、次のR8ACK
メツセージを受信するまで遅延する。次のR3ACKメ
ツセージの受信は時刻t12に行なわれる。これに応じ
て、時刻t13に次のフレームが送信される。時刻t1
4、tts及びt17に、受信側プロセッサ20が高速
で送信側装置30からバッファをアンロードできるよう
になっていることを示すい(つかの追加R8ACKメ、
セージが送信される。これにより、データが、時刻t 
16、L +e及びttsに最小のシステム遅延で送信
される。
第5図に示した処理は、伝送が完了するまで継続される
。伝送の完了は、当技術分野で周知の特殊な伝送終了メ
ツセージの送信によって示すことができる。
送信側装置18が送信するデータを含むバッファを有し
、受信側装置30が利用可能なバッファを有するとき、
データがシステムによって許される最高速度でリンク3
4を介して伝送されることを理解されたい。・受信側装
置30がついていけない場合、そのバッファ44.4B
、48.50がすべて満杯となり、それ以上データは送
信されない。
受信側装置30が、この伏態を示す特殊なメツセージを
送信する必要はない。送信側装置t18は、どれだけの
データを安全に送信できるかを知っている。送信側装置
18がついていけない場合でも、システムに問題は生じ
ない。
このような通信の段取りは、送信側装置18と受信側装
置30の間に大きな伝送遅延がある場合に特に有効であ
る。この遅延は、衛星通信リンクの場合に見られるよう
な長距離にわたるデータの送信や、リンク34に沿った
各種電子スイッチによって生じる可能性がある。大きな
伝送遅延のある通信リンクは、しばしばデータのオーバ
ランを防止するため、適時にデータの送信を停止するた
めのメツセージを通信できなくなることがよくある。上
記で説明したシステムでは、送信側装置18は、あらか
じめ、受信側装置30がどれくらいのデータを処理でき
るかを知っているので、このようなメツセージは必要で
はない。
前記に説明したシステムのもう1つの機能は、R8AC
Kメツセージによって示される、受信済みデータ・フレ
ームの数についての検査である。
送信側装置18が受信したR8  ACKメツセージの
数は、送信されたデータ・フレームの数と同じでなけれ
ばならない。同じでない場合は、1っまたは2つのフレ
ームが失われていることになる。
送信側装置18は、最終フレームの送信後、所定のある
長さの時間だけ待ち、R8ACKメツセージの数に誤り
のある場合には、伝送エラーがあったことを知らせなけ
ればならない。この時、データが再送信され、または他
の適切な処置が開始される。
前記に説明したシステムには、大型ネットワーク内の各
プロセッサが、可能なあらゆる受信側の構成を知る必要
がないという別の利点がある。データ転送が行なわれる
とき、受信環境(すなわちバッファのサイズ及びバッフ
ァの数)が決定されるので、1つのシステムを再構成し
たり、新しいシステムをネットワークに追加する際に、
システム全体に及ぶパラメータの更新を試みる必要はな
い。
前記に説明したシステム及び方法が、直列技術のみなら
ず並行技術を使用してデータ伝送を行なう通信システム
でも利用できることは、当業者にとって自明のはずであ
る。
前記に説明したシステムの変形によると、受信側装置3
0は、送信側装置18に「受信要求」メツセージを送る
ことにより通信を開始することができる。このメツセー
ジには、R85ENDに通常台まれるバッファのサイズ
と数の情報が含まれるる。このメツセージを受信すると
、送信側装置は1.前述の方法でデータを送信する。唯
一の相違は、転送開始装置の識別である。
【図面の簡単な説明】
第1図は、2つのコンピュータ・システムとそれらの間
の通信リンクの構成図である。 第2図は、データ・フレームの構造を示す図である。 第3図は、送信側装置の動作を示す流れ図である。 第4図は、受信側装置の動作を示す流れ図である。 第5図は、システムの動作を示すタイミング図である。 1・・・・送信側コンピュータ・システム、2・・・・
受ti ([1コンピユータ・システム、10.20・
・・・プロセッサ、12.22・・・・主システム・メ
モリ、14・・・・システム・バス、16.18・・・
・送4f (lu11入出力制御装置、24.26.2
8.3o・・・・受信側入出力制御装置、32・・・・
入出力バス、34・・・・データ・リンク、36.38
.40,42・・・・送信バッファ、44.46.48
.5o・・・・受信バッファ。 出願人  インターナシロナル・ビジネス・マシーンズ
・コーボレーシeン 代理人  弁理士  頓  宮  孝 (外1名) 第8図

Claims (4)

    【特許請求の範囲】
  1. (1)(a)受信側から送信側に受信バッファの数を示
    すメッセージを送信するステップ、 (b)受信されたデータ・ブロックを含む受信バッファ
    が、別のデータ・ブロックの受信に利用できるようにな
    るたびに、受信側から送信側に肯定応答メッセージを送
    信するステップ、及び (c)送信されたデータ・ブロック数と受信された肯定
    応答メッセージの数の差が受信バッファの数より小さい
    時にのみ次のデータ・ブロックの伝送が行なわれるとい
    う、送信側から受信側に複数のデータ・ブロックを送信
    するステップ、 を含む、送信側から受信側にデータを伝送する方法。
  2. (2)(a)送信側から受信側にメッセージ送信要求を
    送信するステップ、 (b)受信側から送信側に、受信側でいくつのバッファ
    が利用できるか(B)、及びバッファのサイズを示すメ
    ッセージを送信するステップ、 (c)ブロックのサイズが受信側のバッファのサイズよ
    り小さいかまたはそれに等しく、送信されるブロックの
    総数がTであるという、送信側から受信側にデータ・ブ
    ロックを送信するステップ、(d)データ・ブロックの
    送信時に、受信側のバッファにそれらのデータ・ブロッ
    クを記憶するステップ、 (e)受信側のバッファからデータ・ブロックを読み取
    るステップ、及び (f)送信された標識メッセージの総数がIであり、T
    −I<Bの時だけ送信側がデータ・ブロックを送信する
    という、データ・ブロックがバッファから読み出された
    とき、受信側から送信側に標識メッセージを送信するス
    テップ、 を含む、送信側から受信側にデータを伝送する方法。
  3. (3)データ・ブロックを送信し、肯定応答メッセージ
    を受信するための送信機、 データ及びメッセージを通信するように前記送信機に結
    合された伝送リンク、及び 少なくとも2個のバッファを含み、受信済みデータがバ
    ッファからクリアされ、そのバッファがデータ受信可能
    となったときに肯定応答メッセージを送信する、前記伝
    送リンクに結合された受信機を含み、 前記送信機は、肯定応答メッセージをカウントすること
    によって、前記受信機が少なくとも1つのデータ受信可
    能バッファを有すると判断した時だけデータ・ブロック
    を送信するという、 データ通信システム。
  4. (4)通信回線に接続された少なくとも2個のデータ・
    バッファ、及び 前記データ・バッファに結合された入出力制御装置を含
    み、 前記制御装置は2つの動作モードを有し、 第1のモードでは、前記制御装置は、通信回線を介して
    受信したメッセージ送信要求に応じて、データ・バッフ
    ァの数を示す情報を通信回線を介して送信し、その際に
    、前記制御装置は、通信回線を介して送信されてきたデ
    ータをデータ・バッファから除去し、このデータをコン
    ピュータ・システムに送信し、データ・バッファを解放
    して新しいデータを受信できるようにし、かつ前記制御
    装置は、データ・バッファが解放されて新しいデータを
    受信できるようになるたびに、通信回線を介して肯定応
    答メッセージを送信し、 第2のモードでは、前記制御装置は、通信回線を介して
    メッセージ送信要求を送信し、遠隔受信側システムのデ
    ータ・バッファの数を示す情報を通信回線から受信し、
    その際に、前記制御装置は、通信回線を介して肯定応答
    メッセージを受信し、かつ前記制御装置は、コンピュー
    タ・システムからデータを受信してそれをデータ・バッ
    ファに置き、かつ前記制御装置は、通信回線を介して前
    記データ・バッファからのデータをフレーム中で送信し
    、その際に肯定応答されないデータの数が、遠隔受信側
    システムのデータ・バッファの数より大きくはないとい
    う、 コンピュータ・システム用の通信サブシステム。
JP2006055A 1989-01-13 1990-01-13 データ通信方法およびデータ通信システム Expired - Lifetime JPH0771125B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US297776 1989-01-13
US07/297,776 US4995056A (en) 1989-01-13 1989-01-13 System and method for data communications

Publications (2)

Publication Number Publication Date
JPH02228855A true JPH02228855A (ja) 1990-09-11
JPH0771125B2 JPH0771125B2 (ja) 1995-07-31

Family

ID=23147694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055A Expired - Lifetime JPH0771125B2 (ja) 1989-01-13 1990-01-13 データ通信方法およびデータ通信システム

Country Status (3)

Country Link
US (1) US4995056A (ja)
EP (1) EP0378401A3 (ja)
JP (1) JPH0771125B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014010519A (ja) * 2012-06-28 2014-01-20 Fujitsu Ltd 制御装置、ストレージ装置、制御方法及び制御プログラム

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
JP2787599B2 (ja) * 1989-11-06 1998-08-20 富士通株式会社 画像信号符号化制御方式
CA2050507C (en) * 1990-10-26 1999-07-13 Lane Jordon Abrams Message-oriented bank controller interface
US5309562A (en) * 1991-08-19 1994-05-03 Multi-Tech Systems, Inc. Method and apparatus for establishing protocol spoofing from a modem
US5440690A (en) * 1991-12-27 1995-08-08 Digital Equipment Corporation Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states
US5473755A (en) * 1992-06-01 1995-12-05 Intel Corporation System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
US5504929A (en) * 1993-11-17 1996-04-02 Adobe Systems Incorporated Method and apparatus for encoding byte sequence for self-clocked high speed data transfer from a parallel port
US5581705A (en) * 1993-12-13 1996-12-03 Cray Research, Inc. Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system
IES950209A2 (en) * 1995-03-24 1995-10-18 Lake Res Ltd Communication apparatus for communicating two microprocessors
US5754866A (en) * 1995-05-08 1998-05-19 Nvidia Corporation Delayed interrupts with a FIFO in an improved input/output architecture
US5768622A (en) * 1995-08-18 1998-06-16 Dell U.S.A., L.P. System for preemptive bus master termination by determining termination data for each target device and periodically terminating burst transfer to device according to termination data
US5991296A (en) * 1996-02-22 1999-11-23 Fujitsu, Ltd. Crossbar switch and method with reduced voltage swing and no internal blocking data path
US6003064A (en) * 1996-02-22 1999-12-14 Fujitsu Limited System and method for controlling data transmission between network elements
US5892766A (en) * 1996-02-22 1999-04-06 Fujitsu, Ltd. Method and apparatus for coordinating access to an output of a routing device in a packet switching network
US5864738A (en) * 1996-03-13 1999-01-26 Cray Research, Inc. Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller
US5841973A (en) * 1996-03-13 1998-11-24 Cray Research, Inc. Messaging in distributed memory multiprocessing system having shell circuitry for atomic control of message storage queue's tail pointer structure in local memory
JP2870538B2 (ja) * 1997-05-14 1999-03-17 株式会社セガ・エンタープライゼス データ伝送方法及びこれを用いたゲームシステム
TW375529B (en) 1997-05-14 1999-12-01 Sega Corp Data transmission method and game system using the same
US6035335A (en) * 1997-08-26 2000-03-07 International Business Machines Corporation Optimistic, eager rendezvous transmission system and combined rendezvous system for message processing, and related data structures
US6178174B1 (en) * 1997-08-26 2001-01-23 International Business Machines Corporation Optimistic, eager rendezvous transmission mode and combined rendezvous modes for message processing systems
US6070189A (en) * 1997-08-26 2000-05-30 International Business Machines Corporation Signaling communication events in a computer network
US6108736A (en) * 1997-09-22 2000-08-22 Intel Corporation System and method of flow control for a high speed bus
US6256677B1 (en) * 1997-12-16 2001-07-03 Silicon Graphics, Inc. Message buffering for a computer-based network
US6216174B1 (en) 1998-09-29 2001-04-10 Silicon Graphics, Inc. System and method for fast barrier synchronization
US6791989B1 (en) * 1999-12-30 2004-09-14 Agilent Technologies, Inc. Fibre channel interface controller that performs non-blocking output and input of fibre channel data frames and acknowledgement frames to and from a fibre channel
JP2001290700A (ja) * 2000-04-07 2001-10-19 Mitsubishi Electric Corp 出力fifoデータ転送制御装置
US6735620B1 (en) 2000-07-18 2004-05-11 International Business Machines Corporation Efficient protocol for retransmit logic in reliable zero copy message transport
US6799200B1 (en) 2000-07-18 2004-09-28 International Business Machines Corporaiton Mechanisms for efficient message passing with copy avoidance in a distributed system
US7089289B1 (en) 2000-07-18 2006-08-08 International Business Machines Corporation Mechanisms for efficient message passing with copy avoidance in a distributed system using advanced network devices
US6501396B1 (en) 2001-03-30 2002-12-31 Xilinx, Inc. Scalable physical coding sublayer (PCS) and 8B/10B encoder
US6765882B2 (en) * 2001-07-02 2004-07-20 Motorola, Inc. Method and system for data packet collision avoidance in a wireless communication system
US7124110B1 (en) 2002-07-15 2006-10-17 Trading Technologies International Inc. Method and apparatus for message flow and transaction queue management
GB0227871D0 (en) 2002-11-29 2003-01-08 Ibm DATA processing systems
EP1653758A4 (en) * 2003-08-08 2010-04-28 Mitsubishi Electric Corp COMMUNICATION TERMINAL AND COMMUNICATION SYSTEM
US7746778B2 (en) * 2006-12-12 2010-06-29 Intel Corporation Resource based data rate control
US10664548B2 (en) 2013-07-12 2020-05-26 Trading Technologies International, Inc. Tailored messaging
JP6833364B2 (ja) * 2016-07-01 2021-02-24 株式会社東芝 Icカード、および、icカード処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072614A2 (en) * 1981-08-17 1983-02-23 Unisys Corporation Buffered handshake bus
JPS6429146A (en) * 1987-07-24 1989-01-31 Nec Corp Transmission control method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551834A (en) * 1983-10-25 1985-11-05 U.S. Philips Corporation Method and system for communicating over an open communication network
US4689785A (en) * 1984-09-14 1987-08-25 Sanyo Electric Co., Ltd. Data transmission system
EP0178287A3 (de) * 1984-10-09 1988-12-28 VOEST-ALPINE Aktiengesellschaft Schaltungsanordnung zur Kontrolle der Datenfernübertragung
CA1220830A (en) * 1984-12-28 1987-04-21 David S. Drynan Transmitting sequence numbers of information in a packet data transmission system
US4677616A (en) * 1985-09-11 1987-06-30 At&T Company Flow control scheme for a switching network
GB8528891D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Data transmission system
US4727537A (en) * 1985-12-24 1988-02-23 American Telephone And Telegraph Company Flow control arrangement for the transmission of data packets to a communication network
US4744079A (en) * 1986-10-01 1988-05-10 Gte Communication Systems Corporation Data packet multiplexer/demultiplexer
US4839891A (en) * 1987-07-24 1989-06-13 Nec Corporation Method for controlling data flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072614A2 (en) * 1981-08-17 1983-02-23 Unisys Corporation Buffered handshake bus
JPS6429146A (en) * 1987-07-24 1989-01-31 Nec Corp Transmission control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014010519A (ja) * 2012-06-28 2014-01-20 Fujitsu Ltd 制御装置、ストレージ装置、制御方法及び制御プログラム

Also Published As

Publication number Publication date
JPH0771125B2 (ja) 1995-07-31
US4995056A (en) 1991-02-19
EP0378401A3 (en) 1991-06-05
EP0378401A2 (en) 1990-07-18

Similar Documents

Publication Publication Date Title
JPH02228855A (ja) データ通信方法およびデータ通信システム
EP0525985B1 (en) High speed duplex data link interface
EP0076880B1 (en) A local area contention network data communication system
JP4199439B2 (ja) 網通信システムにおいてデータパケットを伝送するための誤り訂正通信方法
US5933435A (en) Optimized method of data communication and system employing same
EP0145318B1 (en) Communications method
JP4560213B2 (ja) データネットワーク内の多重受信確認管理システム
US4750165A (en) Method of duplex data transmission using a send-and-wait protocol
EP0129581B1 (en) Method and apparatus for graceful preemption on a digital communications link
US4368512A (en) Advanced data link controller having a plurality of multi-bit status registers
GB2250897A (en) Error recovery in data communication systems.
JPH06252917A (ja) 衛星通信システム
JPH0656994B2 (ja) チェックポイント・フレーム数低減方法
US6404753B1 (en) Method and apparatus for controlling access to a communication channel
JPH04263545A (ja) データ通信装置
JP3148733B2 (ja) 信号処理装置及び信号処理システム
EP0494036A2 (en) Data frames transmission with erroneous frames retransmission in HDLC protocol
JPH0556084A (ja) 通信制御装置のデータ送信方法
JPH06112973A (ja) パケット再送方式
JPH11234347A (ja) データ通信におけるバッファ管理方法および方式
JP2000244530A (ja) データ通信装置
KR930004100B1 (ko) 비동기 방식의 전이중 통신 프로토콜 구현방법
JPH01177737A (ja) 輻輳制御方式
JPH0646060A (ja) データ通信システム
JPH0264838A (ja) 通信制御装置