JPH077152A - ガリウムアンチモナイド電界効果トランジスタ - Google Patents
ガリウムアンチモナイド電界効果トランジスタInfo
- Publication number
- JPH077152A JPH077152A JP4105086A JP10508692A JPH077152A JP H077152 A JPH077152 A JP H077152A JP 4105086 A JP4105086 A JP 4105086A JP 10508692 A JP10508692 A JP 10508692A JP H077152 A JPH077152 A JP H077152A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium antimonide
- type
- antimonide
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 低電流、低しきい値、高速の動作が可能なＭ
ＩＳＦＥＴを提供する。 【構成】 相補型ＭＩＳＦＥＴであって、ゲート界面で
の境界面状態を避けるため、ゲート絶縁層が意図的にド
ーピングをしないチャネル領域にの部分の超格子により
形成されたエピタキシャル混合層である。混合層はアル
ミニウムアンチモナイドとアルミニウムアーセナイド、
またはアルミニウムアンチモナイドとガリウムアーセナ
イドとを交互に形成した層からなっている。
ＩＳＦＥＴを提供する。 【構成】 相補型ＭＩＳＦＥＴであって、ゲート界面で
の境界面状態を避けるため、ゲート絶縁層が意図的にド
ーピングをしないチャネル領域にの部分の超格子により
形成されたエピタキシャル混合層である。混合層はアル
ミニウムアンチモナイドとアルミニウムアーセナイド、
またはアルミニウムアンチモナイドとガリウムアーセナ
イドとを交互に形成した層からなっている。
Description
【０００１】
【産業上の利用分野】本発明はＭＩＳＦＥＴを用いた集
積回路に関する。
積回路に関する。
【０００２】
【従来の技術】半導体集積回路における大きな問題の一
つは回路中において発生する熱によるオーバーヒートが
ある。このような熱の発生を抑えるため、相補型ＭＩＳ
ＦＥＴを用いることが行われてきた。これにより電流が
低く抑えられ、熱の拡散も抑えられる。このような相補
型回路はＰ型とＮ型のＭＩＳＦＥＴを含み、集積回路と
して同じチップ上に２つのタイプが必要になる。さらに
デプレションモード型に比べエンハンスメント型の電界
効果型トランジスタが望ましい。これは回路中の電流量
を抑えるためには静的状態で本質的にオフであるトラン
ジスタが有利だからである。オーバーヒートを避ける他
の手段は集積回路を冷やすことである。低温での動作は
チャージキャリアー、ホール、電子の熱生成を抑えられ
る利点があり、これにより集積回路の低ノイズ化、低電
流動作が可能になり熱拡散も抑えられる。
つは回路中において発生する熱によるオーバーヒートが
ある。このような熱の発生を抑えるため、相補型ＭＩＳ
ＦＥＴを用いることが行われてきた。これにより電流が
低く抑えられ、熱の拡散も抑えられる。このような相補
型回路はＰ型とＮ型のＭＩＳＦＥＴを含み、集積回路と
して同じチップ上に２つのタイプが必要になる。さらに
デプレションモード型に比べエンハンスメント型の電界
効果型トランジスタが望ましい。これは回路中の電流量
を抑えるためには静的状態で本質的にオフであるトラン
ジスタが有利だからである。オーバーヒートを避ける他
の手段は集積回路を冷やすことである。低温での動作は
チャージキャリアー、ホール、電子の熱生成を抑えられ
る利点があり、これにより集積回路の低ノイズ化、低電
流動作が可能になり熱拡散も抑えられる。
【０００３】集積回路にとって他のの重要な問題はトラ
ンジスタのスイッチング時間によるデイ レイを短縮する
ことである。一般的にこの時間はアクテイ ブチャージキ
ャリアー（Ｎ型ＭＩＳＦＥＴにおける電子、Ｐ型ＭＩＳ
ＦＥＴにおけるホール）がチャネル領域を横切る時間に
より決定される。この時間はチャネル長だけでなくアク
テイ ブチャージキャリアーのモビリテイ にも依存する。
したがって、相補型回路では電子とホールの両方のモビ
リテイ がデイ レイを短縮しスピードをあげるのに重要で
ある。
ンジスタのスイッチング時間によるデイ レイを短縮する
ことである。一般的にこの時間はアクテイ ブチャージキ
ャリアー（Ｎ型ＭＩＳＦＥＴにおける電子、Ｐ型ＭＩＳ
ＦＥＴにおけるホール）がチャネル領域を横切る時間に
より決定される。この時間はチャネル長だけでなくアク
テイ ブチャージキャリアーのモビリテイ にも依存する。
したがって、相補型回路では電子とホールの両方のモビ
リテイ がデイ レイを短縮しスピードをあげるのに重要で
ある。
【０００４】相補型回路に用いるときガリウムアーセナ
イドの欠点となるのはホールの低いモビリテイ である。
これはＰ型ＭＩＳＦＥＴのスイッチ速度を制限する。こ
れによりガリウムアーセナイド素子をもちいる相補型回
路のスピードを抑えてしまう。
イドの欠点となるのはホールの低いモビリテイ である。
これはＰ型ＭＩＳＦＥＴのスイッチ速度を制限する。こ
れによりガリウムアーセナイド素子をもちいる相補型回
路のスピードを抑えてしまう。
【０００５】ホールと電子の両方のモビリテイ が比較的
高い（たとえば７７Ｋのような低温で特にそうである）
ガリウムアンチモナイドではこのような欠点はない。上
述のように、室温より低い温度での動作は熱雑音が抑え
られ、信号にたいして低レベルでの動作が可能となる。
高い（たとえば７７Ｋのような低温で特にそうである）
ガリウムアンチモナイドではこのような欠点はない。上
述のように、室温より低い温度での動作は熱雑音が抑え
られ、信号にたいして低レベルでの動作が可能となる。
【０００６】
【発明が解決すべき課題】従来、ＭＩＳＦＥＴにおいて
アクテイ ブな半導体としてガリウムアンチモナイドを用
いる場合の問題点はチャネル領域へのゲート接続のため
の良い絶縁層を作ることが困難なことであった。よく知
られているように、ＭＩＳＦＥＴでは比較的境界状態の
ないチャネル領域へのゲート接続のための絶縁層を形成
することが重要である。これらの境界面状態は動作中ゲ
ート電圧によるコントロールのために供給される電場の
浸透を妨げ、チャネルをシールドしてしまう。シリコン
ＭＩＳＦＥＴ（とくにエンハンスメントモード型）での
成功の要因は比較的境界面層のないゲート接続のための
絶縁層となる酸化物層に依る。たとえば数百分の一ボル
ト程度の低信号レベルをサポートするのに必要な低しき
い値レベルでの動作のためには境界面状態が立方センチ
当たり１０1 1 り少ないことが必要で、望ましくは１０
1 0 より少ないこと必要である。しかしガリウムアンチ
モナイドはこのような性質を持っておらず、別のアプロ
ーチが必要である。
アクテイ ブな半導体としてガリウムアンチモナイドを用
いる場合の問題点はチャネル領域へのゲート接続のため
の良い絶縁層を作ることが困難なことであった。よく知
られているように、ＭＩＳＦＥＴでは比較的境界状態の
ないチャネル領域へのゲート接続のための絶縁層を形成
することが重要である。これらの境界面状態は動作中ゲ
ート電圧によるコントロールのために供給される電場の
浸透を妨げ、チャネルをシールドしてしまう。シリコン
ＭＩＳＦＥＴ（とくにエンハンスメントモード型）での
成功の要因は比較的境界面層のないゲート接続のための
絶縁層となる酸化物層に依る。たとえば数百分の一ボル
ト程度の低信号レベルをサポートするのに必要な低しき
い値レベルでの動作のためには境界面状態が立方センチ
当たり１０1 1 り少ないことが必要で、望ましくは１０
1 0 より少ないこと必要である。しかしガリウムアンチ
モナイドはこのような性質を持っておらず、別のアプロ
ーチが必要である。
【０００７】半導体の固有抵抗はそのバンドギャップに
関係している。従って、比較的ワイドバンドギャップの
半導体は比較的ナロウバンドギャップの半導体に関して
絶縁体として振る舞い得る。従っていままでにＭＩＳＦ
ＥＴのゲート絶縁層として用いるためにチャネルの半導
体よりワイドバンドギャップの半導体が提案されてき
た。しかし実際にはガリウムアンチモナイドのチャネル
の場合境界面状態を増加させないのは困難であった。な
ぜなら、半導体層は格子マッチングを容易にするため
に、また所定の機能をもたせるためには異質の原子を含
ませねばならず、このためのドーピングは境界面状態を
増加させるからである。
関係している。従って、比較的ワイドバンドギャップの
半導体は比較的ナロウバンドギャップの半導体に関して
絶縁体として振る舞い得る。従っていままでにＭＩＳＦ
ＥＴのゲート絶縁層として用いるためにチャネルの半導
体よりワイドバンドギャップの半導体が提案されてき
た。しかし実際にはガリウムアンチモナイドのチャネル
の場合境界面状態を増加させないのは困難であった。な
ぜなら、半導体層は格子マッチングを容易にするため
に、また所定の機能をもたせるためには異質の原子を含
ませねばならず、このためのドーピングは境界面状態を
増加させるからである。
【０００８】
【課題を解決するための手段】本発明はアクテイ ブなチ
ャネル材料としてガリウムアンチモナイドを用いたＭＩ
ＳＦＥＴに関する。本発明のＭＩＳＦＥＴは比較的境界
面状態のない混合ゲート絶縁層を形成するためたとえば
アルミニウムアンチモナイドとアルミニウムアーセナイ
ドまたはアルミニウムアンチモナイドとガリウムアーセ
ナイドをそれぞれ交互に形成した超格子層を持つ。組み
合わされる２層の厚み比は境界面状態をおさえるための
ガリウムアンチモナイドへの格子マッチングに重要であ
る。最適比は弾性歪のエネルギーを極小化する条件で得
られる。２つの化合物の混合層は境界面での化学的デイ
スオーダーを避けるのに役立つ。超格子層混合層はガリ
ウムアンチモナイド基板上にＭＢＥ法により形成され
る。そして基板に一番近い部分が意図的なドーピングな
しで成長する。これによりその部分は比較的境界面状態
をなくすることができる。ＭＩＳＦＥＴは優先的にエン
ハンスメントモード型望ましくは意図的なドーピングの
ないチャネル層を用いる。そのような層は高いモビリテ
イ であり十分高い抵抗を持つ。これは適当なソース、ゲ
ート、ドレイン材料の選択によりＮ型でもＰ型でも使用
される。
ャネル材料としてガリウムアンチモナイドを用いたＭＩ
ＳＦＥＴに関する。本発明のＭＩＳＦＥＴは比較的境界
面状態のない混合ゲート絶縁層を形成するためたとえば
アルミニウムアンチモナイドとアルミニウムアーセナイ
ドまたはアルミニウムアンチモナイドとガリウムアーセ
ナイドをそれぞれ交互に形成した超格子層を持つ。組み
合わされる２層の厚み比は境界面状態をおさえるための
ガリウムアンチモナイドへの格子マッチングに重要であ
る。最適比は弾性歪のエネルギーを極小化する条件で得
られる。２つの化合物の混合層は境界面での化学的デイ
スオーダーを避けるのに役立つ。超格子層混合層はガリ
ウムアンチモナイド基板上にＭＢＥ法により形成され
る。そして基板に一番近い部分が意図的なドーピングな
しで成長する。これによりその部分は比較的境界面状態
をなくすることができる。ＭＩＳＦＥＴは優先的にエン
ハンスメントモード型望ましくは意図的なドーピングの
ないチャネル層を用いる。そのような層は高いモビリテ
イ であり十分高い抵抗を持つ。これは適当なソース、ゲ
ート、ドレイン材料の選択によりＮ型でもＰ型でも使用
される。
【０００９】低信号レベルでの動作のためにはＭＩＳＦ
ＥＴはたとえば数百分の一ボルトぐらいの低しきい値電
圧を持つことが望ましい。このためにはチャネルゲート
電極間のオフセット電圧が適当に低く、意図する動作の
タイプに依存する適当なポラリテイ をもつことが重要で
ある。具体的には望ましいオフセット電圧はゲート電極
に一番近くチャネルから遠い部分にドーピングすること
によって得られる。このような限定的なドーピングは少
ししか境界面状態を増やさない。また一方、望ましいオ
フセット電圧はチャネル領域への適当なドーピングでも
得られる。このドーピングは荷電担体のモビリテイ を減
らすことになるが、ドーピングが軽く行われるならば許
され得る。さらにオフセット電圧はゲート電極の材料の
選択によっても影響される。
ＥＴはたとえば数百分の一ボルトぐらいの低しきい値電
圧を持つことが望ましい。このためにはチャネルゲート
電極間のオフセット電圧が適当に低く、意図する動作の
タイプに依存する適当なポラリテイ をもつことが重要で
ある。具体的には望ましいオフセット電圧はゲート電極
に一番近くチャネルから遠い部分にドーピングすること
によって得られる。このような限定的なドーピングは少
ししか境界面状態を増やさない。また一方、望ましいオ
フセット電圧はチャネル領域への適当なドーピングでも
得られる。このドーピングは荷電担体のモビリテイ を減
らすことになるが、ドーピングが軽く行われるならば許
され得る。さらにオフセット電圧はゲート電極の材料の
選択によっても影響される。
【００１０】とにかく、条件はゲート電極への電圧の印
加のない状態でオフセットがゼロから少しずれたチャネ
ル−ゲート間の電圧条件となる。そのオフセットは望ま
しいエンハンスメントモードの動作をなすためにはゲー
トに対してチャネルがＰ型ＭＩＳＦＥＴは少し負であ
り、Ｎ型ＭＩＳＦＥＴは少し正である。
加のない状態でオフセットがゼロから少しずれたチャネ
ル−ゲート間の電圧条件となる。そのオフセットは望ま
しいエンハンスメントモードの動作をなすためにはゲー
トに対してチャネルがＰ型ＭＩＳＦＥＴは少し負であ
り、Ｎ型ＭＩＳＦＥＴは少し正である。
【００１１】また通常の方法ではゲートチャネルの反対
側にソースとドレイン領域がある。Ｐ型ＭＩＳＦＥＴで
はこれらの領域はソースからドレインに移動するホール
を導入するため十分にＰ型にドープされ、Ｎ型ＭＩＳＦ
ＥＴでは十分な電子を導入するため十分Ｎ型にドープさ
れる。
側にソースとドレイン領域がある。Ｐ型ＭＩＳＦＥＴで
はこれらの領域はソースからドレインに移動するホール
を導入するため十分にＰ型にドープされ、Ｎ型ＭＩＳＦ
ＥＴでは十分な電子を導入するため十分Ｎ型にドープさ
れる。
【００１２】
【実施例】図１はＰ型エンハンスメントモードＭＩＳＦ
ＥＴ２０とＮ型エンハンスメントモードＭＩＳＦＥＴ３
０を含む半導体チップ１０の一例の断面図である。図は
縮尺どうりではない、チップはそれぞれのタイプのトラ
ンジスタを組み合わせたものである。
ＥＴ２０とＮ型エンハンスメントモードＭＩＳＦＥＴ３
０を含む半導体チップ１０の一例の断面図である。図は
縮尺どうりではない、チップはそれぞれのタイプのトラ
ンジスタを組み合わせたものである。
【００１３】チップ１０はＭＩＳＦＥＴ２０、３０の主
要な信号電流伝達路を含むガリウムアンチモナイド単結
晶層を備えている。Ｐ型ＭＩＳＦＥＴ２０はＰ型のソー
ス領域２１とドレイン領域２２を持ち、これらの間には
意図的にはドープされていない半絶縁性ガリウムアンチ
モナイドのチャネル領域２３がある。
要な信号電流伝達路を含むガリウムアンチモナイド単結
晶層を備えている。Ｐ型ＭＩＳＦＥＴ２０はＰ型のソー
ス領域２１とドレイン領域２２を持ち、これらの間には
意図的にはドープされていない半絶縁性ガリウムアンチ
モナイドのチャネル領域２３がある。
【００１４】電極２４、２５はソース領域２１とドレイ
ン領域２２にそれぞれ低抵抗のコンタクトを持つ。ゲー
ト電極２６は混合ゲート絶縁層２８を介してチャネル２
３と容量接続している。混合ゲート絶縁層２８は超格子
層であり、アルミニウムアンチモナイド層２８Ａとガリ
ウムアーセナイド層２８Ｂの交互に形成した層である。
ン領域２２にそれぞれ低抵抗のコンタクトを持つ。ゲー
ト電極２６は混合ゲート絶縁層２８を介してチャネル２
３と容量接続している。混合ゲート絶縁層２８は超格子
層であり、アルミニウムアンチモナイド層２８Ａとガリ
ウムアーセナイド層２８Ｂの交互に形成した層である。
【００１５】Ｎ型ＭＩＳＦＥＴ３０はＮ型のソース領域
３１とドレイン領域３２を持ち、これらの間には意図的
にはドープされていない半絶縁性ガリウムアンチモナイ
ドのチャネル領域３３がある。電極３４、３５はソース
領域３１とドレイン領域３２にそれぞれ低抵抗のコンタ
クトを持つ。ゲート電極３６は混合ゲート絶縁層３８を
介してチャネル３３と容量接続している。混合ゲート絶
縁層３８は超格子層であり、アルミニウムアンチモナイ
ド層３８Ａとガリウムアーセナイド層３８Ｂの交互に形
成した層である。混合層２８、３８は最初は連続層とし
て形成されたものを分離して形成できる。
３１とドレイン領域３２を持ち、これらの間には意図的
にはドープされていない半絶縁性ガリウムアンチモナイ
ドのチャネル領域３３がある。電極３４、３５はソース
領域３１とドレイン領域３２にそれぞれ低抵抗のコンタ
クトを持つ。ゲート電極３６は混合ゲート絶縁層３８を
介してチャネル３３と容量接続している。混合ゲート絶
縁層３８は超格子層であり、アルミニウムアンチモナイ
ド層３８Ａとガリウムアーセナイド層３８Ｂの交互に形
成した層である。混合層２８、３８は最初は連続層とし
て形成されたものを分離して形成できる。
【００１６】チップ１０は高純度（１００）ガリウムア
ーセナイド（図示せず）のような適当な基板上に公知の
ＭＢＥ法によりガリウムアンチモナイド層を形成させて
作られる。成長層の品質を改善するため、最初にバッフ
ァ層を形成することが望ましい。バッファ層はガリウム
アーセナイドとガリウムアンチモナイドとの格子マッチ
ングをとるために、アーセナイドのパーセントが徐々に
低下するようなガリウムアーセナイド−アンチモナイド
３元化合物層などがある。ガリウムアンチモナイドの最
初に成長する部分はＭＩＳＦＥＴの動作には比較的アク
テイ ブでないので、この領域の格子欠陥は後で成長する
ガリウムアンチモナイド層のアクテイ ブな部分へ伝ぱん
しない限り注意しなくともよい。ガリウムアンチモナイ
ドは層ハドープなしで成長し、通常数百オングストロー
ム（これより薄いものも、厚いものも可能だが）の厚さ
である。
ーセナイド（図示せず）のような適当な基板上に公知の
ＭＢＥ法によりガリウムアンチモナイド層を形成させて
作られる。成長層の品質を改善するため、最初にバッフ
ァ層を形成することが望ましい。バッファ層はガリウム
アーセナイドとガリウムアンチモナイドとの格子マッチ
ングをとるために、アーセナイドのパーセントが徐々に
低下するようなガリウムアーセナイド−アンチモナイド
３元化合物層などがある。ガリウムアンチモナイドの最
初に成長する部分はＭＩＳＦＥＴの動作には比較的アク
テイ ブでないので、この領域の格子欠陥は後で成長する
ガリウムアンチモナイド層のアクテイ ブな部分へ伝ぱん
しない限り注意しなくともよい。ガリウムアンチモナイ
ドは層ハドープなしで成長し、通常数百オングストロー
ム（これより薄いものも、厚いものも可能だが）の厚さ
である。
【００１７】つぎに、ゲート絶縁領域２８、３８を形成
する混合超格子層がエピタキシャル成長される。よい格
子マッチングが得られるように交互層の相対厚が選ばれ
る。具体的にはアルミニウムアンチモナイド層が最初に
形成され、厚さは（００１）軸に沿って３１原子層の整
数倍である。次にアルミニウムアーセナイド層が同じ軸
に沿って２原子層の整数倍の厚さで形成される。これら
の整数倍とは少なくとも１０倍である。２原子層の厚さ
が十分可能なら、この厚さが用いられる。一般にはそれ
ぞれの層が数層ずつあり、層２８、３８としては数百オ
ングストロームになる。この厚さはゲート電極からガリ
ウムアンチモナイドへのトンネリングを最小化するのに
十分であり、十分に低いしきい値電圧をとりうる。
する混合超格子層がエピタキシャル成長される。よい格
子マッチングが得られるように交互層の相対厚が選ばれ
る。具体的にはアルミニウムアンチモナイド層が最初に
形成され、厚さは（００１）軸に沿って３１原子層の整
数倍である。次にアルミニウムアーセナイド層が同じ軸
に沿って２原子層の整数倍の厚さで形成される。これら
の整数倍とは少なくとも１０倍である。２原子層の厚さ
が十分可能なら、この厚さが用いられる。一般にはそれ
ぞれの層が数層ずつあり、層２８、３８としては数百オ
ングストロームになる。この厚さはゲート電極からガリ
ウムアンチモナイドへのトンネリングを最小化するのに
十分であり、十分に低いしきい値電圧をとりうる。
【００１８】材料と交互層の相対厚は散乱を引き起こす
小さな化学的デイ スオーダーと小さな格子ミスマッチを
もつ超格子層２８、３８とガリウムアンチモナイド基板
層１６とのインタフェースを与えるように選ばれ、また
ガリウムアンチモナイドより十分広い実効バンドギャッ
プをもつ超格子を与えるように選ばれる。
小さな化学的デイ スオーダーと小さな格子ミスマッチを
もつ超格子層２８、３８とガリウムアンチモナイド基板
層１６とのインタフェースを与えるように選ばれ、また
ガリウムアンチモナイドより十分広い実効バンドギャッ
プをもつ超格子を与えるように選ばれる。
【００１９】アルミニウムアンチモナイドののバンドギ
ャップは１．６電子ボルトと１．７電子ボルトの間であ
り、アルミニウムアーセナイドは２．２電子ボルトと
２．３電子ボルトの間であり、両方ともガリウムアンチ
モナイドの０．７〜０．８電子ボルトより高い。さら
に、アルミニウムアンチモナイドとアルミニウムアーセ
ナイドは共通の陽イオンとしてアルミニウムをもち、ア
ルミニウムアンチモナイドとガリウムアンチモナイドは
共通の陰イオンとしてアンチモンをもつので、この組み
合わせは化学的にみて有利である。
ャップは１．６電子ボルトと１．７電子ボルトの間であ
り、アルミニウムアーセナイドは２．２電子ボルトと
２．３電子ボルトの間であり、両方ともガリウムアンチ
モナイドの０．７〜０．８電子ボルトより高い。さら
に、アルミニウムアンチモナイドとアルミニウムアーセ
ナイドは共通の陽イオンとしてアルミニウムをもち、ア
ルミニウムアンチモナイドとガリウムアンチモナイドは
共通の陰イオンとしてアンチモンをもつので、この組み
合わせは化学的にみて有利である。
【００２０】アルミニウムアンチモナイド１５原子層の
整数倍とガリウムアーセナイド１原子層の整数倍の組み
合わせが利用できる。おそらく他のの組み合わせも可能
である。
整数倍とガリウムアーセナイド１原子層の整数倍の組み
合わせが利用できる。おそらく他のの組み合わせも可能
である。
【００２１】ゲート絶縁層がガリウムアンチモナイド上
に一様に形成された後、公知のプロセス（フォトリソグ
ラフィ、エッチング、熱処理、イオン注入、マスキング
など）により処理される。以下には基本工程のみを記載
する。
に一様に形成された後、公知のプロセス（フォトリソグ
ラフィ、エッチング、熱処理、イオン注入、マスキング
など）により処理される。以下には基本工程のみを記載
する。
【００２２】一般に相補型集積回路では、同じチップに
Ｐ型とＮ型のＭＩＳＦＥＴを形成するときは、２つのタ
イプは分離して処理される。一方が形成されているとき
は、他方の領域はマスキングされている。露光のため、
Ｐ型デバイスが先に作られ、Ｎ型デバイス形成領域はマ
スクされている。この例では、得られたＭＩＳＦＥＴは
混合層のドーピングにより部分的に調整される。ドーピ
ングは混合層のＭＢＥ成長時により早く行われるが、通
常この段階でおこなわれる。後からのドーピングは通常
イオン注入によりおこなわれる。ここで注意することは
ガリウムアンチモナイドチャネル領域と混合層との界面
に非常に近い混合層中に導入イオンにより望ましくない
境界面状態ができないようにイオン注入をコントロール
することである。
Ｐ型とＮ型のＭＩＳＦＥＴを形成するときは、２つのタ
イプは分離して処理される。一方が形成されているとき
は、他方の領域はマスキングされている。露光のため、
Ｐ型デバイスが先に作られ、Ｎ型デバイス形成領域はマ
スクされている。この例では、得られたＭＩＳＦＥＴは
混合層のドーピングにより部分的に調整される。ドーピ
ングは混合層のＭＢＥ成長時により早く行われるが、通
常この段階でおこなわれる。後からのドーピングは通常
イオン注入によりおこなわれる。ここで注意することは
ガリウムアンチモナイドチャネル領域と混合層との界面
に非常に近い混合層中に導入イオンにより望ましくない
境界面状態ができないようにイオン注入をコントロール
することである。
【００２３】さらに相補型シリコンＭＯＳＦＥＴの製造
で行われているセルフアライン・ゲートプロセスの利用
が望ましい。混合層上にはタングステンのようなゲート
電極層を形成する。ゲート電極層はフォトリソグラフィ
ックによりパターン化され、ゲート電極２６となる。こ
のゲート電極２６はソース領域２１とドレイン領域２２
が形成される混合層の部分をエッチングするときのマス
クとなる。
で行われているセルフアライン・ゲートプロセスの利用
が望ましい。混合層上にはタングステンのようなゲート
電極層を形成する。ゲート電極層はフォトリソグラフィ
ックによりパターン化され、ゲート電極２６となる。こ
のゲート電極２６はソース領域２１とドレイン領域２２
が形成される混合層の部分をエッチングするときのマス
クとなる。
【００２４】次にＰ型のソース領域２１とドレイン領域
２２が混合層が取り除かれたガリウムアンチモナイド上
に形成される。これらの領域はアクセプターとして働く
ベリリウム、カーボン、亜鉛のようなイオンのイオン注
入により形成される。これにより熱処理後イオン注入領
域をＰ型に変えることができる。
２２が混合層が取り除かれたガリウムアンチモナイド上
に形成される。これらの領域はアクセプターとして働く
ベリリウム、カーボン、亜鉛のようなイオンのイオン注
入により形成される。これにより熱処理後イオン注入領
域をＰ型に変えることができる。
【００２５】別の例ではイオン注入する表面に保護層を
形成し、表面のダメージを最小にすることもできる。イ
オン注入の注入量と加速電圧はドープしたいアクセプタ
ーの濃度（通常立方センチ当たり１０1 8 ぐらい）と深
さ（通常少なくとも２００オングストローム）により選
ばれる。次にＰ型領域２１、２２上にソースとドレイン
のオーミックコンタクト２４、２５が形成される。亜鉛
−金合金のような金属が蒸着により形成されその後コン
タクト２４、２５を残すようにパターンニングされる。
ソースとドレインのコンタクトはＮ型とＰ型の両方のＭ
ＩＳＦＥＴについて共通工程で形成するため、工程の後
の方になることもある。
形成し、表面のダメージを最小にすることもできる。イ
オン注入の注入量と加速電圧はドープしたいアクセプタ
ーの濃度（通常立方センチ当たり１０1 8 ぐらい）と深
さ（通常少なくとも２００オングストローム）により選
ばれる。次にＰ型領域２１、２２上にソースとドレイン
のオーミックコンタクト２４、２５が形成される。亜鉛
−金合金のような金属が蒸着により形成されその後コン
タクト２４、２５を残すようにパターンニングされる。
ソースとドレインのコンタクトはＮ型とＰ型の両方のＭ
ＩＳＦＥＴについて共通工程で形成するため、工程の後
の方になることもある。
【００２６】Ｐ型ＭＩＳＦＥＴの形成の後、これらの領
域はマスクされ、Ｎ型を形成すべき領域のマスクが除か
れる。Ｎ型ＭＩＳＦＥＴもＰ型と同様の方法で形成され
るが、Ｎ型のため必要な材料が選ばれる。この場合、ソ
ースとドレインをドープするドナーとしてはセレニウム
（Ｓｅ）とサルファー（Ｓ）がある。Ｎ型ＭＩＳＦＥＴ
の場合もゲートのコントロールは混合ゲート絶縁層への
イオン注入によりおこなわれ、アクセプタータイプのイ
オンが用いられる。
域はマスクされ、Ｎ型を形成すべき領域のマスクが除か
れる。Ｎ型ＭＩＳＦＥＴもＰ型と同様の方法で形成され
るが、Ｎ型のため必要な材料が選ばれる。この場合、ソ
ースとドレインをドープするドナーとしてはセレニウム
（Ｓｅ）とサルファー（Ｓ）がある。Ｎ型ＭＩＳＦＥＴ
の場合もゲートのコントロールは混合ゲート絶縁層への
イオン注入によりおこなわれ、アクセプタータイプのイ
オンが用いられる。
【００２７】Ｐ型もＮ型もオフセット電圧はゲート電極
材料に影響される。材料の選択は混合層とチャネル領域
にの特性にも依存するので経験的に最もよいものが選ば
れる。適当にドープされたアルミニウムアンチモナイ
ド、アルミニウムアーセナイド、ガリウムアーセナイド
などの層が適しており、亜鉛−金合金はあまり影響なく
使われる。
材料に影響される。材料の選択は混合層とチャネル領域
にの特性にも依存するので経験的に最もよいものが選ば
れる。適当にドープされたアルミニウムアンチモナイ
ド、アルミニウムアーセナイド、ガリウムアーセナイド
などの層が適しており、亜鉛−金合金はあまり影響なく
使われる。
【００２８】さらに別の例ではガリウムアンチモナイド
のチャネルをドープしないことよりむしろ適当なドープ
をすることによりオフセット電圧をコントロールするこ
ともある。この場合、個々のの領域のドーピングは混合
ゲート絶縁層の成長前になされるのがよい。さらに本発
明を実現するためには他のいろいろなプロセスが可能で
ある。ＭＩＳＦＥＴへのゲート接続用の絶縁層として用
いられる格子整合混合層の超格子を用いる方法は他の種
類の半導体を用いたＭＩＳＦＥＴに適用できることは明
きらかである。
のチャネルをドープしないことよりむしろ適当なドープ
をすることによりオフセット電圧をコントロールするこ
ともある。この場合、個々のの領域のドーピングは混合
ゲート絶縁層の成長前になされるのがよい。さらに本発
明を実現するためには他のいろいろなプロセスが可能で
ある。ＭＩＳＦＥＴへのゲート接続用の絶縁層として用
いられる格子整合混合層の超格子を用いる方法は他の種
類の半導体を用いたＭＩＳＦＥＴに適用できることは明
きらかである。
【００２９】
【発明の効果】以上述べたように、本発明のガリウムア
ンチモナイドを用いたＭＩＳＦＥＴにより低電流、低し
きい値のの動作が可能で雑音の少ないＭＩＳＦＥＴが得
られる。
ンチモナイドを用いたＭＩＳＦＥＴにより低電流、低し
きい値のの動作が可能で雑音の少ないＭＩＳＦＥＴが得
られる。
【図１】図１は本発明の実施例を示す模式的断面図であ
る。
る。
１０ 集積回路素子 ２０ Ｐ型ＭＩＳＦＥＴ ３０ Ｎ型ＭＩＳＦＥＴ ２３、３３ チャネル領域 ２６、３６ ゲート電極 ２４、２５、３４、３５ 電極 ２８、３８ ゲート絶縁層 ２１、３１ ソース領域 ２２、３２ ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/43 27/095 7376−4Ｍ Ｈ０１Ｌ 29/62 Ｇ 7376−4Ｍ 29/80 Ｅ
Claims (8)
- 【請求項１】 比較的高抵抗のチャネル領域によって隔
てられた一導電性の比較的低抵抗のソースとドレインを
一表面上に備えたガリウムアンチモナイド単結晶部材
と、チャネル領域に形成された超格子層からなり絶縁層
となるエピタキシャル混合層とを備え、チャネル領域に
隣接する前記複合層の一部には望ましくない界面状態を
避けるためドーピングがなく、ソース、ドレイン、ゲー
トの各電極はそれぞれ前記ソース、ドレイン領域と前記
混合層に形成されていることを特徴とするガリウムアン
チモナイド電界効果トランジスタ。 - 【請求項２】 混合層はアルミニウムアンチモナイドと
アルミニウムアーセナイドが交互に形成された層になっ
ている請求項１に記載のガリウムアンチモナイド電界効
果トランジスタ。 - 【請求項３】 混合層はアルミニウムアンチモナイドと
ガリウムアーセナイドが交互に形成された層になってい
る請求項２に記載のガリウムアンチモナイド電界効果ト
ランジスタ。 - 【請求項４】 トランジスタのしきい値電圧はガリウム
アンチモナイド層との境界面から離れた前記混合層中の
ドーパントの濃度により決まる請求項１に記載のガリウ
ムアンチモナイド電界効果トランジスタ。 - 【請求項５】 ソースおよびドレイン領域はＰ型である
請求項１に記載のガリウムアンチモナイド電界効果トラ
ンジスタ。 - 【請求項６】 ソースおよびドレイン領域はＮ型である
請求項１に記載のガリウムアンチモナイド電界効果トラ
ンジスタ。 - 【請求項７】 チャネル領域は意図的なドーピングがな
く、Ｐ型またはＮ型のエンハンスメントモードトランジ
スタのチャネル領域として用いられるような十分高い抵
抗ではない請求項１に記載のガリウムアンチモナイド電
界効果トランジスタ - 【請求項８】 分離したＮ型とＰ型のエンハンスメント
モードトランジスタを備えた相補型ＭＩＳＦＥＴであっ
て、いずれのトランジスタも半導体のチャネルによって
分離されたソースおよびドレイン領域と前記チャネルへ
のゲート接続とチャネルトゲート接続間の混合層を備
え、この混合層は本質的に界面状態がなくチャネルより
大きい実効的バンドギャップ幅を持つエピタキシャル超
格子を形成する多数の層からなり、これによってこの混
合層は絶縁層となり、チャネルとゲート接続間に小さな
オフセット電圧を生じることを特徴とする相補型ＭＩＳ
ＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105086A JPH07109886B2 (ja) | 1992-04-24 | 1992-04-24 | ガリウムアンチモナイド電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105086A JPH07109886B2 (ja) | 1992-04-24 | 1992-04-24 | ガリウムアンチモナイド電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077152A true JPH077152A (ja) | 1995-01-10 |
| JPH07109886B2 JPH07109886B2 (ja) | 1995-11-22 |
Family
ID=14398113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105086A Expired - Lifetime JPH07109886B2 (ja) | 1992-04-24 | 1992-04-24 | ガリウムアンチモナイド電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109886B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054729A (en) * | 1996-10-11 | 2000-04-25 | Trw Inc. | Gallium antimonide complementary HFET |
| JP2013207020A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
-
1992
- 1992-04-24 JP JP4105086A patent/JPH07109886B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054729A (en) * | 1996-10-11 | 2000-04-25 | Trw Inc. | Gallium antimonide complementary HFET |
| JP2013207020A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07109886B2 (ja) | 1995-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10141437B2 (en) | Extreme high mobility CMOS logic | |
| EP0067721B1 (en) | Heterojunction semiconductor device | |
| EP0256363B1 (en) | Algaas/gaas complementary ic structure | |
| EP0206274B1 (en) | High transconductance complementary ic structure | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
| US5780922A (en) | Ultra-low phase noise GE MOSFETs | |
| US5798555A (en) | Enhancement-depletion logic based on Ge mosfets | |
| KR920003799B1 (ko) | 반도체 장치 | |
| US5872031A (en) | Enhancement-depletion logic based on gaas mosfets | |
| US5349214A (en) | Complementary heterojunction device | |
| JPH0324782B2 (ja) | ||
| EP0165433A2 (en) | High-speed field-effect transistor | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| US5747838A (en) | Ultra-low phase noise GaAs MOSFETs | |
| US5187111A (en) | Method of manufacturing Schottky barrier gate FET | |
| JP2000101081A (ja) | ＧａＡｓに基づく半導体上に酸化物層を有する素子の製作方法 | |
| JPH07109886B2 (ja) | ガリウムアンチモナイド電界効果トランジスタ | |
| KR910006698B1 (ko) | 반도체 장치 | |
| EP0283878A1 (en) | Field effect transistor | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ | |
| JPH01155665A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |