JPH0322710B2 - - Google Patents
Info
- Publication number
- JPH0322710B2 JPH0322710B2 JP60082514A JP8251485A JPH0322710B2 JP H0322710 B2 JPH0322710 B2 JP H0322710B2 JP 60082514 A JP60082514 A JP 60082514A JP 8251485 A JP8251485 A JP 8251485A JP H0322710 B2 JPH0322710 B2 JP H0322710B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- superconductor
- superconductor layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジヨセフソン集積回路に関し、特に高
密度に集積化された回路の形成に適する配線の構
造に関するものである。
密度に集積化された回路の形成に適する配線の構
造に関するものである。
（従来技術とその問題点）
トンネル型ジヨセフソン接合を用いた回路の代
表的なスイツチング動作をラツチ型論理回路を例
に説明する。この型の論理回路では、ジヨセフソ
ン接合に流れる超伝導電流がゲート電流またはゲ
ート電流の作る磁界により切替えられて負荷RL
に流れることで論理動作が行なわれる。この動作
に要するスイツチング時間とは、 τ＝CJRL＋（Ｌ＋LG）／RL ……(1) で表わされる。ここでCJは接合の静電容量、Ｌは
配線のインダクタンス、LGは次段ゲート部分の
インダクタンスである。第１項は接合両端の電圧
の立ち上がり時間であり、第２項はさらにその後
次段のゲートに電流が流れ出すのに必要な時間で
ある。CJはεOを真空中の誘電率、ε*をトンネルバ
リヤ層の比誘電率、ｄをトンネルバリヤ層の膜
厚、Ｓを接合面積として、 CJ＝εOε*Ｓ／ｄ ……(2) であり、ＬはμOを空気中誘磁率、ｌを配線の長
さ、Ｗを配線幅、ｔを層間絶縁体層の膜厚、λ1お
よびλ2をそれぞれ第１、第２の超伝導体層の磁界
の侵入深さとして、 Ｌ＝μOｌ／Ｗ（ｔ＋λ1＋λ2） ……(3) である。LGはＩをジヨセフソン電流、φOを磁束
量子とすると、 LGφO／Ｉ ……(4) の関係を満たすように決定される。回路が高密度
化し、回路構成要素の微細化が進むと、次の現象
を生じる。接合面積Ｓが減少するため接合の静電
容量CJは減少するが、一方では、配線の長さｌに
比べて配線幅Ｗの減少が大きいために配線のイン
ダクタンスＬが増加する。その結果、高集積化回
路におけるスイツチング時間との大幅は短縮が難
かしい。(3)式において、比較的容易に可変できる
量は層間絶縁体層の膜厚ｔであり、このｔの減少
が高速動作には欠かせない。
表的なスイツチング動作をラツチ型論理回路を例
に説明する。この型の論理回路では、ジヨセフソ
ン接合に流れる超伝導電流がゲート電流またはゲ
ート電流の作る磁界により切替えられて負荷RL
に流れることで論理動作が行なわれる。この動作
に要するスイツチング時間とは、 τ＝CJRL＋（Ｌ＋LG）／RL ……(1) で表わされる。ここでCJは接合の静電容量、Ｌは
配線のインダクタンス、LGは次段ゲート部分の
インダクタンスである。第１項は接合両端の電圧
の立ち上がり時間であり、第２項はさらにその後
次段のゲートに電流が流れ出すのに必要な時間で
ある。CJはεOを真空中の誘電率、ε*をトンネルバ
リヤ層の比誘電率、ｄをトンネルバリヤ層の膜
厚、Ｓを接合面積として、 CJ＝εOε*Ｓ／ｄ ……(2) であり、ＬはμOを空気中誘磁率、ｌを配線の長
さ、Ｗを配線幅、ｔを層間絶縁体層の膜厚、λ1お
よびλ2をそれぞれ第１、第２の超伝導体層の磁界
の侵入深さとして、 Ｌ＝μOｌ／Ｗ（ｔ＋λ1＋λ2） ……(3) である。LGはＩをジヨセフソン電流、φOを磁束
量子とすると、 LGφO／Ｉ ……(4) の関係を満たすように決定される。回路が高密度
化し、回路構成要素の微細化が進むと、次の現象
を生じる。接合面積Ｓが減少するため接合の静電
容量CJは減少するが、一方では、配線の長さｌに
比べて配線幅Ｗの減少が大きいために配線のイン
ダクタンスＬが増加する。その結果、高集積化回
路におけるスイツチング時間との大幅は短縮が難
かしい。(3)式において、比較的容易に可変できる
量は層間絶縁体層の膜厚ｔであり、このｔの減少
が高速動作には欠かせない。
従来例として、ジエー・エイチ・グレイナー
（J.H.Greiner）等によつて1980年３月に発表され
たアイ・ビー・エム・ジヤーナル・オブ・リサー
チ・アンド・デイベロープメント（IBM J.Res.
Develop.）の第２巻第２号195〜205頁の論文が
ある。この論理回路及び記憶回路用インターフエ
ロメターの配線部の断面構造を第５図に示す。基
板５１の表面上にグランドプレーンとなる第１の
超伝導体層５２が形成されており、この上に絶縁
層５３介して配線となる第２の超伝導体層５４が
配置されている。絶縁体層５３は第１の超伝導体
層５２と第２の超伝導体層５４との間の絶縁を目
的とした25〜35mmニオブ陽極酸化膜（Nb2O5膜）
と145〜275mmの一酸化ケイ素（SiO）膜で構成さ
れている。第５図には示していないが、ゲート部
ではゲート動作に必要な超伝導体層や抵抗体層相
互間の絶縁のために、さらに厚いSiO膜が第１の
超伝導体層５２と第２の超伝導体層５４との間に
形成されいる。しかしながら、ゲート部以外の配
線箇所では配線のインダクタンスＬを減らすため
にゲート境界部で段差を設け、第１の超伝導体層
５２と第２の超伝導体層５４との間の絶縁体層５
３の膜厚ｔを極力薄くしている。しかし、高密度
化が進み、回路の各構成要素が微細化されると、
そのプロセスに必要な加工技術やリソグラフイ技
術が高制度化され、これらの処理前に試料表面を
平坦化することが重要となる。その結果、絶縁体
層５３の膜厚ｔが増加し、配線のインダクタンス
Ｌが増加して、これが論理、記憶回路の高速動作
を妨げる。
（J.H.Greiner）等によつて1980年３月に発表され
たアイ・ビー・エム・ジヤーナル・オブ・リサー
チ・アンド・デイベロープメント（IBM J.Res.
Develop.）の第２巻第２号195〜205頁の論文が
ある。この論理回路及び記憶回路用インターフエ
ロメターの配線部の断面構造を第５図に示す。基
板５１の表面上にグランドプレーンとなる第１の
超伝導体層５２が形成されており、この上に絶縁
層５３介して配線となる第２の超伝導体層５４が
配置されている。絶縁体層５３は第１の超伝導体
層５２と第２の超伝導体層５４との間の絶縁を目
的とした25〜35mmニオブ陽極酸化膜（Nb2O5膜）
と145〜275mmの一酸化ケイ素（SiO）膜で構成さ
れている。第５図には示していないが、ゲート部
ではゲート動作に必要な超伝導体層や抵抗体層相
互間の絶縁のために、さらに厚いSiO膜が第１の
超伝導体層５２と第２の超伝導体層５４との間に
形成されいる。しかしながら、ゲート部以外の配
線箇所では配線のインダクタンスＬを減らすため
にゲート境界部で段差を設け、第１の超伝導体層
５２と第２の超伝導体層５４との間の絶縁体層５
３の膜厚ｔを極力薄くしている。しかし、高密度
化が進み、回路の各構成要素が微細化されると、
そのプロセスに必要な加工技術やリソグラフイ技
術が高制度化され、これらの処理前に試料表面を
平坦化することが重要となる。その結果、絶縁体
層５３の膜厚ｔが増加し、配線のインダクタンス
Ｌが増加して、これが論理、記憶回路の高速動作
を妨げる。
（発明の目的）
本発明は、このような従来の欠点を取り除いた
ジヨセフソン集積回路用配線を提供することにす
る。
ジヨセフソン集積回路用配線を提供することにす
る。
（発明の構成）
本発明によれば、第１の超伝導体層上にスペー
ザ層を介して形成された第２の超伝導体層からな
るジヨセフソン集積回路用配線において、前記ス
ペーサ層が少なくとも前記第２の超伝導体層の直
下に薄い絶縁層を介して第３の超伝導体層を含む
絶縁体複合膜でなることを特徴とするジヨセフソ
ン集積回路用配線が得られる。
ザ層を介して形成された第２の超伝導体層からな
るジヨセフソン集積回路用配線において、前記ス
ペーサ層が少なくとも前記第２の超伝導体層の直
下に薄い絶縁層を介して第３の超伝導体層を含む
絶縁体複合膜でなることを特徴とするジヨセフソ
ン集積回路用配線が得られる。
（構成の詳細な説明）
前記発明によれば、配線となる第２の超伝導体
層とその下部の第３の超伝導体層との間の絶縁体
層の膜厚を、全スペーサ層の膜厚とは関係なく、
配線のインダクタンスを小さくなるように充分薄
く選ぶことができるため、回路が高密度化しても
高速動作を維持できる。
層とその下部の第３の超伝導体層との間の絶縁体
層の膜厚を、全スペーサ層の膜厚とは関係なく、
配線のインダクタンスを小さくなるように充分薄
く選ぶことができるため、回路が高密度化しても
高速動作を維持できる。
（実施例）
以下、この発明について、図面を用いて詳細に
説明する。
説明する。
第１図はこの発明の一実施例を示す図面であ
る。同図において、基板１１表面に第１の超伝導
体層１２が形成されており、この上に部分的広が
りをもつ第３の超伝導体層１３と第１の絶縁体層
１４が同一平面で形成されており、さらにこの上
に設けられた第２の絶縁体層１５を介して、第３
の超伝導体電極層１３の上部に配線となる第２の
超伝導電極１６が配置されている。その構造で
は、配線のインダクタンスを表す(3)式の層間絶縁
体層の膜厚ｔは第２の絶縁体層１５のみで決ま
り、しかもこの膜厚は第１、第２の絶縁体層１
４，１５からなるスペーサ層の膜厚とは独立に第
２、第３の超伝導体層１６，１３間の電気絶縁を
保持する範囲内で充分薄くなることができる。こ
のため、回路の高密度化により素子の各構成層の
平坦化が進み、第１の絶縁体層１４の膜厚が増加
しても、配線インダクタンスＬの増加を抑えるこ
とができる。
る。同図において、基板１１表面に第１の超伝導
体層１２が形成されており、この上に部分的広が
りをもつ第３の超伝導体層１３と第１の絶縁体層
１４が同一平面で形成されており、さらにこの上
に設けられた第２の絶縁体層１５を介して、第３
の超伝導体電極層１３の上部に配線となる第２の
超伝導電極１６が配置されている。その構造で
は、配線のインダクタンスを表す(3)式の層間絶縁
体層の膜厚ｔは第２の絶縁体層１５のみで決ま
り、しかもこの膜厚は第１、第２の絶縁体層１
４，１５からなるスペーサ層の膜厚とは独立に第
２、第３の超伝導体層１６，１３間の電気絶縁を
保持する範囲内で充分薄くなることができる。こ
のため、回路の高密度化により素子の各構成層の
平坦化が進み、第１の絶縁体層１４の膜厚が増加
しても、配線インダクタンスＬの増加を抑えるこ
とができる。
また、もう１つの実施例として第２図に示すよ
うな構造がある。この図において各構成要素を表
わす番号は第１図と共通に用いている。第２図の
構造は、第２の絶縁体層１５が第３の超伝導体層
１３の上部にのみ形成されていることを除けば、
第１図と同様である。この構造では、第１図の構
造で得られる効果に加えて、第２の絶縁体層１５
として第３の超伝導体層１３自体から形成される
陽極酸化膜などの絶縁体層膜を用いることができ
るため、薄くてピンホールの少ない緻密な膜が得
られる。
うな構造がある。この図において各構成要素を表
わす番号は第１図と共通に用いている。第２図の
構造は、第２の絶縁体層１５が第３の超伝導体層
１３の上部にのみ形成されていることを除けば、
第１図と同様である。この構造では、第１図の構
造で得られる効果に加えて、第２の絶縁体層１５
として第３の超伝導体層１３自体から形成される
陽極酸化膜などの絶縁体層膜を用いることができ
るため、薄くてピンホールの少ない緻密な膜が得
られる。
さらに他の実施例として第３図に示すような構
造がある。この図においても各構成要素を示す番
号は第１、第２図と共通に用いている。第３図の
構造では、第２、第３の超伝導体層１６，１３間
に、第２図、第１図で示された第２の絶縁体層が
それぞれ第２、第３の絶縁体層１５，１５′とし
て２層構成で配置されている。素子の高速動作に
は、配線のインダクタンス以外に、配線と負荷と
のインピーダンスマツチングが重要であるが、こ
の構造では第２、第３の絶縁体層１５，１５′の
種類および各膜厚を適切に選択することによつ
て、両者の条件を共に満足することができる。
造がある。この図においても各構成要素を示す番
号は第１、第２図と共通に用いている。第３図の
構造では、第２、第３の超伝導体層１６，１３間
に、第２図、第１図で示された第２の絶縁体層が
それぞれ第２、第３の絶縁体層１５，１５′とし
て２層構成で配置されている。素子の高速動作に
は、配線のインダクタンス以外に、配線と負荷と
のインピーダンスマツチングが重要であるが、こ
の構造では第２、第３の絶縁体層１５，１５′の
種類および各膜厚を適切に選択することによつ
て、両者の条件を共に満足することができる。
次に、上記の実施例に示したジヨセフソン集積
回路用配線の一製造方法について第４図を用いて
説明する。
回路用配線の一製造方法について第４図を用いて
説明する。
まず、基板４１上にニオブ（Nb）などからな
る第１の超伝導体層４２を形成する。この第１の
超伝導体層４２は、一般にはグランドプレーンと
しての機能をもつ。第４図ａには示されていない
が、第１の超伝導体層４２の上には絶縁体層を介
してジヨセフソン接合を含むゲート部が形成され
るため、これに必要な超伝導体層や抵抗体層相互
間の絶縁体層や平坦化のための絶縁体層からなる
第１の絶縁体層４３が形成されている（第４図
ａ）。この上に、通常のリソグラフイ技術を用い
てエツチングマスク４４を形成し、反応性スパツ
タエツチングなどの異方性エツチングにより下地
の第１の超伝導体層４３を加工する（第４図ｂ）。
次に、露出した第１の超伝導体層４２表面をスパ
ツタクリーニングした後、蒸着などの指向性の優
れた成膜法でNbなどからなる第３の超伝導体層
４５を被着し、引き続きリフトオフする（第４図
ｃ）。試料表面を一酸化ケイ素（SiO）や二酸化
ケイ素（SiO2）などの第２の絶縁体層４６で被
覆した後、第３の超伝導体層４５の上部に配線と
なる第２の超伝導体層４７を形成する。この第２
の超伝導体層４７パターニングは、通常のリソグ
ラフイ技術を用いたエツチング法やリフトオフ法
で行う（第４図ｄ）。
る第１の超伝導体層４２を形成する。この第１の
超伝導体層４２は、一般にはグランドプレーンと
しての機能をもつ。第４図ａには示されていない
が、第１の超伝導体層４２の上には絶縁体層を介
してジヨセフソン接合を含むゲート部が形成され
るため、これに必要な超伝導体層や抵抗体層相互
間の絶縁体層や平坦化のための絶縁体層からなる
第１の絶縁体層４３が形成されている（第４図
ａ）。この上に、通常のリソグラフイ技術を用い
てエツチングマスク４４を形成し、反応性スパツ
タエツチングなどの異方性エツチングにより下地
の第１の超伝導体層４３を加工する（第４図ｂ）。
次に、露出した第１の超伝導体層４２表面をスパ
ツタクリーニングした後、蒸着などの指向性の優
れた成膜法でNbなどからなる第３の超伝導体層
４５を被着し、引き続きリフトオフする（第４図
ｃ）。試料表面を一酸化ケイ素（SiO）や二酸化
ケイ素（SiO2）などの第２の絶縁体層４６で被
覆した後、第３の超伝導体層４５の上部に配線と
なる第２の超伝導体層４７を形成する。この第２
の超伝導体層４７パターニングは、通常のリソグ
ラフイ技術を用いたエツチング法やリフトオフ法
で行う（第４図ｄ）。
配線を形成するもう１つの方法として、第４図
ｃの構成の後、第３の超伝導体層４５表面を陽極
酸化やプラズマ酸化して、第３の超伝導体層４５
上のみ第２の絶縁体層４６を形成し、その上に配
線となる第２の超伝導体層４７を形成する方法が
ある（第４図ｅ）。また、他の方法として、第４
図ｃの工程の後、第４図ｅと同様な方法で第３の
超伝導体層４５表面に第２の絶縁体層４６を形成
し、引き続き第４図ｄと同様な方法で第３の絶縁
体層４６′を形成した後、その上に超伝導体層４
７を形成する方法がある（第４図ｆ）。
ｃの構成の後、第３の超伝導体層４５表面を陽極
酸化やプラズマ酸化して、第３の超伝導体層４５
上のみ第２の絶縁体層４６を形成し、その上に配
線となる第２の超伝導体層４７を形成する方法が
ある（第４図ｅ）。また、他の方法として、第４
図ｃの工程の後、第４図ｅと同様な方法で第３の
超伝導体層４５表面に第２の絶縁体層４６を形成
し、引き続き第４図ｄと同様な方法で第３の絶縁
体層４６′を形成した後、その上に超伝導体層４
７を形成する方法がある（第４図ｆ）。
上記実施例では、第３の超伝導体層が第１の超
伝導体層と接触している場合について説明した
が、第３の超伝導体層が絶縁体層を介して第１の
超伝導体層と絶縁層されている場合も含まれる。
伝導体層と接触している場合について説明した
が、第３の超伝導体層が絶縁体層を介して第１の
超伝導体層と絶縁層されている場合も含まれる。
（発明の効果）
以上説明したように本発明によれば、配線下の
絶縁体層の膜厚を全スペーサ層の膜厚とは関係な
く充分薄く選ぶことができるため、回路の高密度
化により各構成層に平坦化が施されても配線のイ
ンダクタンスを小さく維持することができる。尚
上記の実施例の説明において例示した、第３の超
伝導体層の広がり幅、および超伝導体層材料、絶
縁体層材料の選択はこの発明にいて何ら限定を加
えるものではない。
絶縁体層の膜厚を全スペーサ層の膜厚とは関係な
く充分薄く選ぶことができるため、回路の高密度
化により各構成層に平坦化が施されても配線のイ
ンダクタンスを小さく維持することができる。尚
上記の実施例の説明において例示した、第３の超
伝導体層の広がり幅、および超伝導体層材料、絶
縁体層材料の選択はこの発明にいて何ら限定を加
えるものではない。
第１図、第２図、第３図はそれぞれ本発明のジ
ヨセフソン集積回路用配線の第１、第２、第３の
実施例を示す断面図、第４図ａ〜ｆは本発明の第
１、第２、第３の実施例の一製造方法を説明する
ための主要工程における配線の断面図、第５図は
従来のジヨセフソン集積回路に用いられた配線構
造を示す断面図である。 図において、１１，４１，５１は基板、１２，
４２，５２は第１の超伝導体層、１３，４５は第
３の超伝導体層、１４，４３，５３は第１の絶縁
体層または絶縁体層、１５，４６は第２の絶縁体
層、１５′，４６′は第３の絶縁体層、１６，４
７，５４は第２の超伝導体層、４４はエツチング
マスクである。
ヨセフソン集積回路用配線の第１、第２、第３の
実施例を示す断面図、第４図ａ〜ｆは本発明の第
１、第２、第３の実施例の一製造方法を説明する
ための主要工程における配線の断面図、第５図は
従来のジヨセフソン集積回路に用いられた配線構
造を示す断面図である。 図において、１１，４１，５１は基板、１２，
４２，５２は第１の超伝導体層、１３，４５は第
３の超伝導体層、１４，４３，５３は第１の絶縁
体層または絶縁体層、１５，４６は第２の絶縁体
層、１５′，４６′は第３の絶縁体層、１６，４
７，５４は第２の超伝導体層、４４はエツチング
マスクである。
Claims (1)
- １ 第１の超伝導体層上にスペーサ層を介して形
成された第２の超伝導体層からなるジヨセフソン
集積回路用配線において、前記スペーサ層が、少
なくとも前記第２の超伝導体層の直下に薄い絶縁
体層を介して第３の超伝導体層を含む絶縁体複合
膜でなることを特徴とするジヨセフソン集積回路
用配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082514A JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082514A JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241987A JPS61241987A (ja) | 1986-10-28 |
| JPH0322710B2 true JPH0322710B2 (ja) | 1991-03-27 |
Family
ID=13776630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082514A Granted JPS61241987A (ja) | 1985-04-19 | 1985-04-19 | ジヨセフソン集積回路用配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61241987A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978585A (ja) * | 1982-10-27 | 1984-05-07 | Hitachi Ltd | ジヨセフソン集積回路 |
-
1985
- 1985-04-19 JP JP60082514A patent/JPS61241987A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61241987A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430662A (en) | Superconductive tunnel junction integrated circuit | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| JPH07114236B2 (ja) | 配線構造の製造方法 | |
| JPH0766462A (ja) | 超伝導回路 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0322710B2 (ja) | ||
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPH054828B2 (ja) | ||
| JP2002043640A (ja) | 超伝導接合素子及びその製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JP2981855B2 (ja) | 超伝導回路構造とその作製方法 | |
| JPH077189A (ja) | ジョセフソン接合素子 | |
| JPS58145177A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH053754B2 (ja) | ||
| JPS63200578A (ja) | 超伝導回路装置 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS61174783A (ja) | 超伝導回路装置の製造方法 | |
| JPH0234195B2 (ja) | ||
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPS6060786A (ja) | 超伝導回路装置の製造方法 | |
| JPH0260230B2 (ja) | ||
| JPH11145524A (ja) | ジョセフソン接合素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |