JPH077217U - 二重平衡差動増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】温度変化があっても増幅度が変動せず、また入
力信号の幅を広げることができて扱い易い二重平衡差動
増幅回路を提供することを目的とする。 【構成】上段の二つの差動対を構成する二対のトランジ
スタＱ１〜Ｑ４の各対のエミッタどうしを接続して、そ
れを下段の差動対を構成する一対のトランジスタＱ５，
Ｑ６のコレクタに片方ずつ接続した二重平衡差動増幅回
路において、上記上段の各対のエミッタ間に二つの抵抗
器を直列に接続して、その二つの抵抗器の中点と上記下
段のトランジスタＱ５，Ｑ６のコレクタとを接続するよ
うにした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、電圧制御増幅回路などとしてＩＣなどに使われる二重平衡差動増 幅回路に関する。

【０００２】

【従来の技術】

図４は従来の二重平衡差動増幅回路を示しており、下段の差動対を構成する一 対のトランジスタのコレクタに、上段の二つの差動対を構成する二対のトランジ スタのうちのあい異なる一対のトランジスタのエミッタが接続されている。

【０００３】

【考案が解決しようとする課題】

図４に示される二重平衡差動増幅回路の上段の二つの差動対のうちの一つを図 ５に示す。

【０００４】 この図５に示される回路において、直流の入力信号１（Ｖ₁）と一対のトラン ジスタＱ１，Ｑ２のコレクタ電流Ｉ_C1，Ｉ_C2との関係は、図６に示されるように なる。

【０００５】 即ち、Ｖ₁＝０のときはＩ_C1＝Ｉ_C2＝０．５Ｉであり、Ｖ₁が増加するにつれて 一方のトランジスタＱ１のコレクタ電流Ｉ_C1が増加して、他方のトランジスタＱ ２のコレクタ電流Ｉ_C2が減少し、Ｉ_C1＋Ｉ_C2＝Ｉの関係が保たれる。

【０００６】 同様にして、図４に示される上段のもう一対の差動対では、Ｉ′_C3＋Ｉ′_C4＝ Ｉ′の関係が保たれ、これらＩとＩ′は、下段の差動対によって、Ｉ＋Ｉ′が一 定になるように、入力信号２（Ｖ₂）の変化にしたがって、トランジスタＱ５に Ｉ、Ｑ６にＩ′の電流が流れる。

【０００７】 ここで、入力信号１（Ｖ₁）が図６中に示されるＶ₁＝Ｖａの場合について考え てみると、Ｉ_C1＝０．７５Ｉ、Ｉ_C2＝０．２５Ｉであり、Ｉは３対１に分割され て、二重平衡差動増幅回路の増幅度はこの電流比によって決まる。

【０００８】 このように増幅度を決定する電圧Ｖａを、トランジスタのベース電圧とコレク タ電流の特性（Ｖ_BE−Ｉ_C特性）線図で示したのが図７である。図７上において は、Ｐ１及びＰ２が二つのトランジスタＱ１，Ｑ２のＶ_BE−Ｉ_Cの動作点になり 、両トランジスタＱ１，Ｑ２のＶ_BEの差電圧がＶａになる。

【０００９】 図８は、トランジスタのＶ_BE−Ｉ_C特性の温度変化による変化を示している。 この線図からわかるように、温度が変化すると特性線の傾きが変わるので、Ｖ_BE の電位差Ｖａが一定でも、温度変化によって二つのトランジスタのＶ_BE電圧が同 じように変化しないために、コレクタ電流が変わって、上述のコレクタ電流比率 が確保されなくなってしまう。その結果、特性が完全に一致した対のトランジス タを用いても、温度変化によって二重平衡差動増幅回路の増幅度が変動してしま うことになる。

【００１０】 また一般のトランジスタでは、使用可能な入力信号１（Ｖ₁）の幅が±１００m V程度しかなくて、Ｖ₁に対する感度が高いので、非常に扱い難いという問題があ る。

【００１１】 そこで本考案は、温度変化があっても増幅度が変動せず、また入力信号の幅を 広げることができて扱い易い二重平衡差動増幅回路を提供することを目的とする 。

【００１２】

【課題を解決するための手段】

上記の目的を達成するため、本考案の二重平衡差動増幅回路は、上段の二つの 差動対を構成する二対のトランジスタの各対のエミッタどうしを接続して、それ を下段の差動対を構成する一対のトランジスタのコレクタに片方ずつ接続した二 重平衡差動増幅回路において、上記上段の各対のエミッタ間に二つの抵抗器を直 列に接続して、その二つの抵抗器の中点と上記下段のトランジスタのコレクタと を接続するようにしたことを特徴とする。

【００１３】 そして、上記各抵抗器と並列にコンデンサを接続することにより、出力信号の 波形歪みが軽減される。

【００１４】

【実施例】

図面を参照して実施例を説明する。 図１は二重平衡差動増幅回路の回路構成を示しており、下段の差動対を構成す る一対のトランジスタＱ５，Ｑ６の各コレクタに、上段の二つの差動対を構成す る二対のトランジスタＱ１，Ｑ２及びＱ３，Ｑ４のうちの一対のトランジスタの エミッタ、即ちＱ５のコレクタにＱ１とＱ２のエミッタ、Ｑ６のコレクタにＱ３ とＱ４のエミッタが各々接続されている。

【００１５】 入力信号は、上段の差動対の両端のトランジスタＱ１，Ｑ４のベースと内側の トランジスタＱ２，Ｑ３のベース間に直流の入力信号１（Ｖ₁）が入力され、下 段の差動対の両トランジスタＱ５，Ｑ６のベース間に交流の入力信号２（Ｖ₂） が入力される。

【００１６】 下段の差動対の両トランジスタＱ５，Ｑ６としては、同特性のトランジスタが 用いられており、その両エミッタ間に、同抵抗値の第３と第４の抵抗器Ｒ３，Ｒ ４が直列に接続され、その中点が、常に同じ電流値が流される定電流源Ｉ１を介 して接地されている。

【００１７】 上段の差動対の４つのトランジスタＱ１〜Ｑ４にも同特性のものが用いられて いて、各差動対の一方（左側）のトランジスタＱ１，Ｑ３のコレクタは、第１の 抵抗器Ｒ１を介して定電圧源Ｖ_CCに接続され、他方（右側）のトランジスタＱ２ ，Ｑ４のコレクタは、第２の抵抗器Ｒ２を介して定電圧源Ｖ_CCに接続されると共 に、出力信号Ｖ_Oがとり出される出力端になっている。

【００１８】 上段の左側の差動対の二つのトランジスタＱ１，Ｑ２のエミッタ間には、同抵 抗値の二つの抵抗器Ｒ５，Ｒ６が直列に接続され、その中点が下段の差動対の左 側のトランジスタＱ５のコレクタに接続されている。

【００１９】 また同様にして、上段の右側の差動対の二つのトランジスタＱ３，Ｑ４のエミ ッタ間には、各々Ｒ５及びＲ６と同抵抗値の二つの抵抗器Ｒ７，Ｒ８が直列に接 続され、その中点が下段の差動対の右側のトランジスタＱ６のコレクタに接続さ れている。また、それら４つの各抵抗器Ｒ５，Ｒ６，Ｒ７，Ｒ８と並列に、同特 性のコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４が接続されている。

【００２０】 このように構成された二重平衡差動増幅回路は、上段の差動対の各トランジス タＱ１〜Ｑ４のエミッタに抵抗器Ｒ５〜Ｒ８とコンデンサＣ１〜Ｃ４とが接続さ れている以外は、普通の標準的な二重平衡差動増幅回路と同じである。

【００２１】 即ち、下段の差動対の二つのトランジスタＱ５，Ｑ６のコレクタ電流Ｉ_C5とＩ _C6 は常にＩ_C5＋Ｉ_C6＝Ｉ（一定）であって、その分割比が入力信号２（Ｖ₂）に よって変えられ、上段の二つの差動対においては、各トランジスタＱ１〜Ｑ４の 各々のコレクタ電流Ｉ_C1〜Ｉ_C4の関係が、常にＩ_C1＋Ｉ_C2＝Ｉ_C5、Ｉ_C3＋Ｉ_C4＝ Ｉ_C6であって、各分割比が入力信号１（Ｖ₁）によって変えられる。その結果、 直流の入力信号１（Ｖ₁）を変えることによって、交流の入力信号２（Ｖ₂）の増 幅度を変えて出力信号Ｖ_Oをとり出すことができる。

【００２２】 そこで、上段の差動対におけるエミッタに接続された抵抗器Ｒ５〜Ｒ８の作用 について図２及び図３を参照して説明をする。 図２は、上段の一方（左側）の差動対からコンデンサＣ１，Ｃ２を省略した回 路を示している。

【００２３】 入力信号１（Ｖ₁）とコレクタ電流Ｉ_C1，Ｉ_C2との関係は、Ｒ５及びＲ６の抵 抗値を各々Ｒｅとすると、図３に示されるようにＶ₁の入力範囲が０〜（Ｉ・Ｒ ｅ＋０．１）Ｖとなり、トランジスタのエミッタに抵抗器が接続されていない図 ６に示される場合に比べて、Ｉ・Ｒｅ［Ｖ］だけ入力信号１（Ｖ₁）の範囲を広 く設定して、Ｖ₁に対する感度を低くすることができる。

【００２４】 このことは、温度変化による二つのトランジスタのＶ_BE電圧のずれ量ΔＶ_BEを １／（Ｉ・Ｒｅ）にすることになり、Ｉ・Ｒｅの値が大きければ大きい程ΔＶ_BE の影響が小さくなることになる。

【００２５】 その結果、温度変化によるコレクタ電流の変動の割り合いが小さくなるので、 、温度変化に対する増幅比の変動が小さくなる。 ただし、図２に示される定電流源Ｉの値は、第２の入力信号（Ｖ₂）に応じて 変化するので、二つの抵抗器Ｒ５及びＲ６で発生する電圧降下量も変化する。

【００２６】 その結果、二つの抵抗器Ｒ５及びＲ６の中点の電位も第２の入力信号（Ｖ₂） に応じて変化してしまい、相対的にみると、第１の入力信号（Ｖ₁）が変化する のと同じことになってしまう。このために増幅度が第２の入力信号（Ｖ₂）に応 じて変動し、出力信号波形に歪みを生じてしまう。

【００２７】 しかし、図１に示されるように、各抵抗器Ｒ５，Ｒ６，Ｒ７，Ｒ８と並列にコ ンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を接続することにより、各抵抗器Ｒ５，Ｒ６， Ｒ７，Ｒ８は交流的に低いインピーダンスになるので、交流の第２の入力信号（ Ｖ₂）が加わっても二つの抵抗器Ｒ５とＲ６及びＲ７とＲ８の各中点の電位は変 化しなくなる。このようにすることで、信号波形の歪みが軽減される。

【００２８】

【考案の効果】

本考案の二重平衡差動増幅回路によれば、上段の各対のエミッタ間に二つの抵 抗器を直列に接続して、その二つの抵抗器の中点と下段のトランジスタのコレク タとを接続するようにしたことにより、上段の差動対に対する入力信号の範囲を 広く設定することができるので、扱い易く、また、温度変化による出力信号の変 動を大幅に軽減することが可能となる。

【００２９】 そして、さらに各抵抗器と並列にコンデンサを接続することによって、その部 分の電位変動が小さくなり、出力信号の波形歪みを大幅に小さくすることができ る。

【図面の簡単な説明】

【図１】実施例の二重平衡差動増幅回路の回路図であ
る。

【図２】実施例の動作を説明するための回路図である。

【図３】実施例の動作を説明するための特性線図であ
る。

【図４】従来例の二重平衡差動増幅回路の回路図であ
る。

【図５】従来例の動作を説明するための回路図である。

【図６】従来例の動作を説明するための特性線図であ
る。

【図７】従来例の動作を説明するための特性線図であ
る。

【図８】トランジスタのＶ_BE−Ｉ_C特性線図である。

【符号の説明】

Ｑ１〜Ｑ４ 上段の二つの差動対を構成する二対のトラ
ンジスタ Ｑ５，Ｑ６ 下段の差動対を構成する一対のトランジス
タ Ｒ５〜Ｒ８ 抵抗器

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】上段の二つの差動対を構成する二対のトラ
   ンジスタの各対のエミッタどうしを接続して、それを下
   段の差動対を構成する一対のトランジスタのコレクタに
   片方ずつ接続した二重平衡差動増幅回路において、 上記上段の各対のエミッタ間に二つの抵抗器を直列に接
   続して、その二つの抵抗器の中点と上記下段のトランジ
   スタのコレクタとを接続するようにしたことを特徴とす
   る二重平衡差動増幅回路。
2. 【請求項２】上記各抵抗器と並列にコンデンサが接続さ
   れている請求項１記載の二重平衡差動増幅回路。