JPH04150604A - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JPH04150604A JPH04150604A JP2277056A JP27705690A JPH04150604A JP H04150604 A JPH04150604 A JP H04150604A JP 2277056 A JP2277056 A JP 2277056A JP 27705690 A JP27705690 A JP 27705690A JP H04150604 A JPH04150604 A JP H04150604A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- load resistor
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45558—Indexing scheme relating to differential amplifiers the IC being coupled at the sources of the source coupled pair
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は広帯域増幅回路に係わり、特に、増幅可能な帯
域幅が広く、しかもゲインを可変出来る広帯域増幅回路
に用いて好適なものである。
域幅が広く、しかもゲインを可変出来る広帯域増幅回路
に用いて好適なものである。
〈発明の概要〉
本発明の広帯域増幅回路は、ゲインを可変することが出
来、しかも例えば１００ＭＨｚ以上の広帯域にわたって
増幅可能な増幅回路において、負荷抵抗に付加している
コレクタ容量の数を減らすことにより、上記負荷抵抗の
値と上記コレクタ容量の値とで一義的に決定される周波
数特性を広げ、広帯域な周波数特性が得られるようにし
た広帯域増幅回路である。
来、しかも例えば１００ＭＨｚ以上の広帯域にわたって
増幅可能な増幅回路において、負荷抵抗に付加している
コレクタ容量の数を減らすことにより、上記負荷抵抗の
値と上記コレクタ容量の値とで一義的に決定される周波
数特性を広げ、広帯域な周波数特性が得られるようにし
た広帯域増幅回路である。
〈従来の技術〉
広帯域増幅回路で、しかもゲインを可変出来るようにし
た増幅回路としては、第２図に示すような回路が知られ
ている。この広帯域増幅回路には４つのトランジスタＱ
１〜Ｑ４が設けられ、トランジスタＱ１と第２、および
トランジスタＱ３と第４がそれぞれ差動接続されている
。
た増幅回路としては、第２図に示すような回路が知られ
ている。この広帯域増幅回路には４つのトランジスタＱ
１〜Ｑ４が設けられ、トランジスタＱ１と第２、および
トランジスタＱ３と第４がそれぞれ差動接続されている
。
また、トランジスタＱ１および第３のコレクタが負荷抵
抗器ＲＬを介して電源ＶＣＣに接続されている。一方、
トランジスタＱ２のコレクタがトランジスタＱ３のコレ
クタに接続されるとともに、トランジスタＱ４のコレク
タがトランジスタＱ１のコレクタに接続されている。ま
た、共通に接続されたトランジスタＱ１と第２のエミッ
タが定電流ｆ１．１に接続されるとともに、同しく共通
に接続されたトランジスタＱ３と第４のエミッタが定電
流′ａ２に接続されている。更に、トランジスタＱ２の
ベースとトランジスタＱ４のベースとがバイアス用電源
３にそれぞれ接続されるとともに、この増幅回路のゲイ
ンを決定する電圧Δ■がトランジスタＱ１．Ｑ３のベー
スにそれぞれ供給される。
抗器ＲＬを介して電源ＶＣＣに接続されている。一方、
トランジスタＱ２のコレクタがトランジスタＱ３のコレ
クタに接続されるとともに、トランジスタＱ４のコレク
タがトランジスタＱ１のコレクタに接続されている。ま
た、共通に接続されたトランジスタＱ１と第２のエミッ
タが定電流ｆ１．１に接続されるとともに、同しく共通
に接続されたトランジスタＱ３と第４のエミッタが定電
流′ａ２に接続されている。更に、トランジスタＱ２の
ベースとトランジスタＱ４のベースとがバイアス用電源
３にそれぞれ接続されるとともに、この増幅回路のゲイ
ンを決定する電圧Δ■がトランジスタＱ１．Ｑ３のベー
スにそれぞれ供給される。
したがって、上記電圧Δ■の値を変えることにより、上
記増幅回路のゲインを可変することが出来る。なお、以
後の説明は、上記電圧Δ■に代えて定数Ｋを用いて説明
する。
記増幅回路のゲインを可変することが出来る。なお、以
後の説明は、上記電圧Δ■に代えて定数Ｋを用いて説明
する。
信号電圧ＶＩＮは、第１の抵抗器Ｒ１ｕ１１を介してト
ランジスタＱ３．Ｑ４のエミッタにそれぞれ与えられる
とともに、第２の抵抗器ＲＩＮＫを介してトランジスタ
Ｑｌ、Ｑ２のエミッタに与えられる。
ランジスタＱ３．Ｑ４のエミッタにそれぞれ与えられる
とともに、第２の抵抗器ＲＩＮＫを介してトランジスタ
Ｑｌ、Ｑ２のエミッタに与えられる。
また、増幅出力■。、１は、トランジスタＱ１のコレク
タから取り出される。更に、トランジスタＱ１のコレク
タと基板との間にコレクタ容量Ｃ６，１が付加されると
ともに、トランジスタＱ４のコレクタと基板との闇にコ
レクタ容量ＣＣ３４が付加されている。
タから取り出される。更に、トランジスタＱ１のコレク
タと基板との間にコレクタ容量Ｃ６，１が付加されると
ともに、トランジスタＱ４のコレクタと基板との闇にコ
レクタ容量ＣＣ３４が付加されている。
次に、上記のように構成された広帯域増幅回路の動作を
説明する。
説明する。
信号電圧ＶＩＮが加えられることにより、第１の抵抗器
Ｒ１８１に電流１１が流れるとともに、第２の抵抗器Ｒ
ＩＮＫに電流１２が流れる。定電流１１！１．２に流れ
る電流をそれぞれＩｏとすると、トランジスタＱ１のエ
ミッタには、Ｋ（Ｉｏ １２）の電流が流れ、トラ
ンジスタＱ４のコレクタには、（ｉＫ） ・ （Ｉｏ
ｉ□）の電流が流れる。このようにしで動作して
いる回路のゲインを求めてみると、増幅出力■。Ｖ□は
、 ＶＯＩＩＴ ＝ Ｖｃｃ ＲＬ （（Ｉ Ｋ） ’
（Ｉｏ ｉｔ）＋Ｋ（Ｉｏ ｉ２） １ ＝Ｖｃｃ＋ＲＬ （Ｉｏ＋（１−Ｋ）ｉｔＭｉｚ ｌ
・・・・・・（１）交流ゲイ
ンＣを求めでみると、 Ｇ ＝ Ｖ ｏｕｔ ／ Ｖ ＝ＲＬ ｉＫ／Ｒ＋ｓ□＋（１−Ｋ）／ＲＩＮＩ ｌ・
・・（２）となり、Ｋ＝Ｏのときに、 最小ゲインＭ；、Ｃ＝ＲＬ／ ＲＩＮ となる。
Ｒ１８１に電流１１が流れるとともに、第２の抵抗器Ｒ
ＩＮＫに電流１２が流れる。定電流１１！１．２に流れ
る電流をそれぞれＩｏとすると、トランジスタＱ１のエ
ミッタには、Ｋ（Ｉｏ １２）の電流が流れ、トラ
ンジスタＱ４のコレクタには、（ｉＫ） ・ （Ｉｏ
ｉ□）の電流が流れる。このようにしで動作して
いる回路のゲインを求めてみると、増幅出力■。Ｖ□は
、 ＶＯＩＩＴ ＝ Ｖｃｃ ＲＬ （（Ｉ Ｋ） ’
（Ｉｏ ｉｔ）＋Ｋ（Ｉｏ ｉ２） １ ＝Ｖｃｃ＋ＲＬ （Ｉｏ＋（１−Ｋ）ｉｔＭｉｚ ｌ
・・・・・・（１）交流ゲイ
ンＣを求めでみると、 Ｇ ＝ Ｖ ｏｕｔ ／ Ｖ ＝ＲＬ ｉＫ／Ｒ＋ｓ□＋（１−Ｋ）／ＲＩＮＩ ｌ・
・・（２）となり、Ｋ＝Ｏのときに、 最小ゲインＭ；、Ｃ＝ＲＬ／ ＲＩＮ となる。
また、Ｋ＝０のときに、
最大ゲインＭＡ、Ｇ ＝ＲＬ／Ｒ、、。
となる。ただし、ＲＩＭ□＜ＲＩＮ＋。
そして、Ｋの値がＯ＜Ｋ＜１のときに、第３図の特性図
において実線の特性曲線Ａで示すようなゲイン特性とな
る。なお、第２図の回路において抵抗器ＲＩＮ＋ は必
ずしも設けなくてもよいが、上記抵抗器Ｒ１８１をＲＬ
として設けることにより、れる（ただしトランジスタＱ
４の内部抵抗ｒ８を無視した場合）。
において実線の特性曲線Ａで示すようなゲイン特性とな
る。なお、第２図の回路において抵抗器ＲＩＮ＋ は必
ずしも設けなくてもよいが、上記抵抗器Ｒ１８１をＲＬ
として設けることにより、れる（ただしトランジスタＱ
４の内部抵抗ｒ８を無視した場合）。
〈発明が解決しようとする課題〉
しかし、第２図に示した広帯域増幅回路の場合には、そ
の周波数特性が出力負荷抵抗ＲＬと、トランジスタＱ１
．Ｑ４の各コレクタに付加した容量Ｃｃｓ＋、 ＣＣ３
４によって決定してしまう。
の周波数特性が出力負荷抵抗ＲＬと、トランジスタＱ１
．Ｑ４の各コレクタに付加した容量Ｃｃｓ＋、 ＣＣ３
４によって決定してしまう。
すなわち、第２図の回路の周波数特性ｆ、は、ｆ−＝１
／２π（２・Ｃｃｓ） ＲＬ −（３）となり、
広帯域特性が損なわれてしまう不都合があった。
／２π（２・Ｃｃｓ） ＲＬ −（３）となり、
広帯域特性が損なわれてしまう不都合があった。
上記のような不都合のない広帯域増幅回路としては、第
４図の回路図に示すような増幅回路が知られている。第
４図の回路の場合には、出力負荷抵抗ＲＬとトランジス
タＱ１のコレクタ容量ＣＣ３を１個にしており、この回
路の場合には第３図の特性臼ＩＢのゲイン特性を示して
いる。このように構成することにより、第４図の回路に
おいては周波数特性を伸ばすことが可能であるが、しか
しこの場合には、ゲインを決定するための電圧Δ■によ
り出力ＤＣレベルが変動してしまい、出力のダイナミッ
クレンジがとれなくなってしまう不都合があった。
４図の回路図に示すような増幅回路が知られている。第
４図の回路の場合には、出力負荷抵抗ＲＬとトランジス
タＱ１のコレクタ容量ＣＣ３を１個にしており、この回
路の場合には第３図の特性臼ＩＢのゲイン特性を示して
いる。このように構成することにより、第４図の回路に
おいては周波数特性を伸ばすことが可能であるが、しか
しこの場合には、ゲインを決定するための電圧Δ■によ
り出力ＤＣレベルが変動してしまい、出力のダイナミッ
クレンジがとれなくなってしまう不都合があった。
本発明は上述の問題点に鑑み、広帯域にわたって増幅可
能であり、しかもゲインを可変することが出来る広帯域
増幅回路における周波数特性を向上させることを目的と
する。
能であり、しかもゲインを可変することが出来る広帯域
増幅回路における周波数特性を向上させることを目的と
する。
〈課題を解決するための手段〉
本発明の広帯域増幅回路は、第１および第２のトランジ
スタを差動接続してなる第１の差動接続回路と、第３お
よび第４のトランジスタを差動接続してなる第２の差動
接続回路と、上記第１のトランジスタのコレクタに接続
されている負荷抵抗器と電源との間に設けられたレベル
シフト回路とを具備し、上記第１および第３のトランジ
スタのベースにゲイン決定用の電圧を供給するとともに
、上記第１および第３のトランジスタのベースに所定の
動作電圧を供給し、かつ上記レベルシフト回路の電圧を
上記第４のトランジスタのコレクタに供給し、上記第４
のトランジスタに流れる電流の大きさに応じて上記第１
のトランジスタのコレクタに接続されている負荷抵抗器
に印加される電圧の大きさが変化するようにしている。
スタを差動接続してなる第１の差動接続回路と、第３お
よび第４のトランジスタを差動接続してなる第２の差動
接続回路と、上記第１のトランジスタのコレクタに接続
されている負荷抵抗器と電源との間に設けられたレベル
シフト回路とを具備し、上記第１および第３のトランジ
スタのベースにゲイン決定用の電圧を供給するとともに
、上記第１および第３のトランジスタのベースに所定の
動作電圧を供給し、かつ上記レベルシフト回路の電圧を
上記第４のトランジスタのコレクタに供給し、上記第４
のトランジスタに流れる電流の大きさに応じて上記第１
のトランジスタのコレクタに接続されている負荷抵抗器
に印加される電圧の大きさが変化するようにしている。
〈作用〉
第１のトランジスタのコレクタに接続されている負荷抵
抗器と電源との間に設けられた第５のトランジスタのベ
ース電圧を第４のトランジスタのコレクタに供給し、上
記第４のトランジスタに流れる電流が増加すれば、上記
負荷抵抗器に印加される電圧値が減少し、反対に上記第
４のトランジスタに流れる電流が減少すれば、上記負荷
抵抗器に印加される電圧値を増加させるようにする。こ
れにより、ゲインを可変した際に、上記第４のトランジ
スタに流れる電流を変化させて直流電流を補正するのを
、信号の出力段で行うようにして、負荷抵抗に付加して
いるコレクタ容量を１個にする。
抗器と電源との間に設けられた第５のトランジスタのベ
ース電圧を第４のトランジスタのコレクタに供給し、上
記第４のトランジスタに流れる電流が増加すれば、上記
負荷抵抗器に印加される電圧値が減少し、反対に上記第
４のトランジスタに流れる電流が減少すれば、上記負荷
抵抗器に印加される電圧値を増加させるようにする。こ
れにより、ゲインを可変した際に、上記第４のトランジ
スタに流れる電流を変化させて直流電流を補正するのを
、信号の出力段で行うようにして、負荷抵抗に付加して
いるコレクタ容量を１個にする。
〈実施例〉
第１図は、本発明の一実施例を示す広帯域増幅回路の回
路構成図である。
路構成図である。
第１図から明らかなように、実施例の広帯域増幅回路は
、第１および第２のトランジスタＱＩＱ２を差動接続し
てなる第１０差動接続回路５と、第３および第４のトラ
ンジスタＱ３．Ｑ４を差動接続してなる第２の差動接続
回路６とを具備している。また、上記第１のトランジス
タＱ１のコレクタに接続されている負荷抵抗器ＲＬと＄
１ａＶｃＣとの間に設けられた第５のトランジスタＱ５
、および上記第５のトランジスタＱ５のベースと上記電
源Ｖｃｃとの間に設けられた抵抗器ＲＬ’よりなるレベ
ルシフト回路７が設けられている。すなわち、第２図に
示した回路と異なるところは、第２図の回路において、
第３のトランジスタＱ３のコレクタに接続されていた負
荷抵抗ＲＬをなくすとともに、第４のトランジスタＱ４
のコレクタに付加されていたコレクタ容量Ｃｃｓａをな
くしている。また、第２および第３のトランジスタＱ２
Ｑ３の各コレクタを１ｉｆｉＶｃｃに直接接続している
。更に、第１のトランジスタＱ１のコレクタに接続され
ている負荷抵抗ＲＲＬと電源Ｖｃｃとの間に第５のトラ
ンジスタＱ５を設け、このトランジスタＱ５のベースと
ｔ源Ｖｃｃとの間に抵抗器ＲＬ’を接続していることで
ある。この抵抗器ＲＬ゛は、その抵抗値が第１のトラン
ジスタＱ１のコレクタに接続されている負荷抵抗器ＲＬ
と同じ値になるようになされている。また、第２図に示
した従来の回路においては、第１のトランジスタＱ１の
コレクタ電圧を第４のコレクタに供給していたが、実施
例の回路では第５のトランジスタＱ５のベースに与えら
れる電圧を第４のトランジスタＱ４のコレクタに供給し
ている。このように、第４のコレクタに供給する電圧を
第５のトランジスタＱ５のベースから取り出すことによ
り、トランジスタＱ４に流れる電流が増加すれば負荷抵
抗ＲＬに印加される電圧の大きさが低下する。これは、
電源Ｖｃｃの電圧値を下げたのと実質的に同じであり、
これによりＤＣ電圧補正が行われることになる。
、第１および第２のトランジスタＱＩＱ２を差動接続し
てなる第１０差動接続回路５と、第３および第４のトラ
ンジスタＱ３．Ｑ４を差動接続してなる第２の差動接続
回路６とを具備している。また、上記第１のトランジス
タＱ１のコレクタに接続されている負荷抵抗器ＲＬと＄
１ａＶｃＣとの間に設けられた第５のトランジスタＱ５
、および上記第５のトランジスタＱ５のベースと上記電
源Ｖｃｃとの間に設けられた抵抗器ＲＬ’よりなるレベ
ルシフト回路７が設けられている。すなわち、第２図に
示した回路と異なるところは、第２図の回路において、
第３のトランジスタＱ３のコレクタに接続されていた負
荷抵抗ＲＬをなくすとともに、第４のトランジスタＱ４
のコレクタに付加されていたコレクタ容量Ｃｃｓａをな
くしている。また、第２および第３のトランジスタＱ２
Ｑ３の各コレクタを１ｉｆｉＶｃｃに直接接続している
。更に、第１のトランジスタＱ１のコレクタに接続され
ている負荷抵抗ＲＲＬと電源Ｖｃｃとの間に第５のトラ
ンジスタＱ５を設け、このトランジスタＱ５のベースと
ｔ源Ｖｃｃとの間に抵抗器ＲＬ’を接続していることで
ある。この抵抗器ＲＬ゛は、その抵抗値が第１のトラン
ジスタＱ１のコレクタに接続されている負荷抵抗器ＲＬ
と同じ値になるようになされている。また、第２図に示
した従来の回路においては、第１のトランジスタＱ１の
コレクタ電圧を第４のコレクタに供給していたが、実施
例の回路では第５のトランジスタＱ５のベースに与えら
れる電圧を第４のトランジスタＱ４のコレクタに供給し
ている。このように、第４のコレクタに供給する電圧を
第５のトランジスタＱ５のベースから取り出すことによ
り、トランジスタＱ４に流れる電流が増加すれば負荷抵
抗ＲＬに印加される電圧の大きさが低下する。これは、
電源Ｖｃｃの電圧値を下げたのと実質的に同じであり、
これによりＤＣ電圧補正が行われることになる。
また、ゲイン決定用電圧ΔＶが大きくなることにより、
トランジスタＱ４に流れる電流が減少した場合には、負
荷抵抗ＲＬに印加される電圧が大きくなるので、この場
合もＤＣ電圧補正を良好に行うことが出来る。すなわち
、実施例の回路は第３および第４のトランジスタＱ３．
Ｑ４により、出力負荷抵抗ＲＬから直流電流を補正する
のではなく、上記負荷抵抗ＲＬと同じ抵抗器ＲＬ’を介
して直流電流補正を行うようにしたものであり、第５の
トランジスタＱ５を設けることにより、出力段で直流電
流補正を行うようにしている。
トランジスタＱ４に流れる電流が減少した場合には、負
荷抵抗ＲＬに印加される電圧が大きくなるので、この場
合もＤＣ電圧補正を良好に行うことが出来る。すなわち
、実施例の回路は第３および第４のトランジスタＱ３．
Ｑ４により、出力負荷抵抗ＲＬから直流電流を補正する
のではなく、上記負荷抵抗ＲＬと同じ抵抗器ＲＬ’を介
して直流電流補正を行うようにしたものであり、第５の
トランジスタＱ５を設けることにより、出力段で直流電
流補正を行うようにしている。
このように構成したので、実施例の場合の周波数特性は
、第１のトランジスタＱ１のコレクタにそれぞれ１個接
続されている負荷抵抗器ＲＬとコレクタ容量ＣＣ３Ｉ
とによって定まることになる。
、第１のトランジスタＱ１のコレクタにそれぞれ１個接
続されている負荷抵抗器ＲＬとコレクタ容量ＣＣ３Ｉ
とによって定まることになる。
すなわち、実施例の回路の周波数特性ｆｃ’は、ｆｃ’
夕１／２π・ＣＣ５・ＲＬ ”？２ｆｃ ・・・・・・（４）
となり、周波数特性を伸ばすことが出来る。
夕１／２π・ＣＣ５・ＲＬ ”？２ｆｃ ・・・・・・（４）
となり、周波数特性を伸ばすことが出来る。
〈発明の効果〉
本発明は上述したように、第１のトランジスタのコレク
タに接続されている負荷抵抗器と電源との間に設けられ
たレベルシフト回路の電圧を第４のトランジスタのコレ
クタに供給し、上記第４のトランジスタに流れる電流が
増加したときに、上記負荷抵抗器に印加される電圧値を
減少させ、反対に上記第４のトランジスタに流れる電流
が減少したときには、上記負荷抵抗器に印加される電圧
値を増加させるようにしたので、ゲインを可変した際に
、上記第４のトランジスタに流れる電流を変化させて直
流電流を補正するのを、信号の出力段で行うようにする
ことが出来、負荷抵抗に付加しているコレクタ容量を１
個にすることが出来る。
タに接続されている負荷抵抗器と電源との間に設けられ
たレベルシフト回路の電圧を第４のトランジスタのコレ
クタに供給し、上記第４のトランジスタに流れる電流が
増加したときに、上記負荷抵抗器に印加される電圧値を
減少させ、反対に上記第４のトランジスタに流れる電流
が減少したときには、上記負荷抵抗器に印加される電圧
値を増加させるようにしたので、ゲインを可変した際に
、上記第４のトランジスタに流れる電流を変化させて直
流電流を補正するのを、信号の出力段で行うようにする
ことが出来、負荷抵抗に付加しているコレクタ容量を１
個にすることが出来る。
これにより、ゲインを変えることが出来る広帯域増幅回
路の周波数特性を、負荷抵抗と第１のトランジスタのコ
レクタに付加しているコレクタ容量のみによって決定さ
れるようにすることが出来、ゲインを可変することが出
来る広帯域増幅回路の周波数特性を大幅に伸ばすことが
出来る。
路の周波数特性を、負荷抵抗と第１のトランジスタのコ
レクタに付加しているコレクタ容量のみによって決定さ
れるようにすることが出来、ゲインを可変することが出
来る広帯域増幅回路の周波数特性を大幅に伸ばすことが
出来る。
第１図は、本発明の一実施例を示す広帯域増幅回路の回
路図、 第２図は、従来の広帯域増幅回路の回路図、第３図は、
ゲイン特性図、 第４図は、第２図と異なる従来例を示す回路図である。 ５・・・第１の差動接続回路。 ６−・・第２の差動接続回路。 ７・・・レベルシフト回路。 Ｑｌ・・・第１のトランジスタ。 Ｑ２・・・第２のトランジスタ Ｑ３・・・第３のトランジスタ。 Ｑ４・・・第４のトランジスタ ＲＬ・・・負荷抵抗。
路図、 第２図は、従来の広帯域増幅回路の回路図、第３図は、
ゲイン特性図、 第４図は、第２図と異なる従来例を示す回路図である。 ５・・・第１の差動接続回路。 ６−・・第２の差動接続回路。 ７・・・レベルシフト回路。 Ｑｌ・・・第１のトランジスタ。 Ｑ２・・・第２のトランジスタ Ｑ３・・・第３のトランジスタ。 Ｑ４・・・第４のトランジスタ ＲＬ・・・負荷抵抗。
Claims (1)
- 【特許請求の範囲】 第１および第２のトランジスタを差動接続してなる第１
の差動接続回路と、 第３および第４のトランジスタを差動接続してなる第２
の差動接続回路と、 上記第１のトランジスタのコレクタに接続されている負
荷抵抗器と電源との間に設けられたレベルシフト回路と
を具備し、 上記第１および第３のトランジスタのベースにゲイン決
定用の電圧を供給するとともに、上記第１および第３の
トランジスタのベースに所定の動作電圧を供給し、かつ
上記レベルシフト回路の電圧を上記第４のトランジスタ
のコレクタに供給し、上記第４のトランジスタに流れる
電流の大きさに応じて上記第１のトランジスタのコレク
タに接続されている負荷抵抗器に印加される電圧の大き
さが変化するようにしたことを特徴とする広帯域増幅回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27705690A JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
| KR1019910018005A KR100209473B1 (ko) | 1990-10-15 | 1991-10-14 | 광대역 증폭 회로 |
| US07/775,838 US5256983A (en) | 1990-10-15 | 1991-10-15 | Wide band amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27705690A JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150604A true JPH04150604A (ja) | 1992-05-25 |
| JP3158423B2 JP3158423B2 (ja) | 2001-04-23 |
Family
ID=17578173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27705690A Expired - Lifetime JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5256983A (ja) |
| JP (1) | JP3158423B2 (ja) |
| KR (1) | KR100209473B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432477A (en) * | 1992-07-31 | 1995-07-11 | Sony Corporation | Wide frequency range amplifier apparatus |
| FR2798235B1 (fr) * | 1999-09-03 | 2002-05-17 | St Microelectronics Sa | Dispositif amplificateur de puissance a gain controle, en particulier pour des circuits radiofrequence appliques a la telephonie mobile cellulaire |
| US7053657B1 (en) | 2003-06-26 | 2006-05-30 | Cypress Semiconductor Corporation | Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512096A (en) * | 1967-05-31 | 1970-05-12 | Hitachi Ltd | Transistor circuit having stabilized output d.c. level |
| GB1320910A (en) * | 1969-09-16 | 1973-06-20 | Plessey Co Ltd | Amplifiers |
| DE2723750A1 (de) * | 1977-05-26 | 1978-12-07 | Philips Patentverwaltung | Einstellbarer transistor-verstaerker |
-
1990
- 1990-10-15 JP JP27705690A patent/JP3158423B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-14 KR KR1019910018005A patent/KR100209473B1/ko not_active Expired - Lifetime
- 1991-10-15 US US07/775,838 patent/US5256983A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5256983A (en) | 1993-10-26 |
| KR920009059A (ko) | 1992-05-28 |
| JP3158423B2 (ja) | 2001-04-23 |
| KR100209473B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07254828A (ja) | 増幅器 | |
| JPH01137709A (ja) | 差動増幅器 | |
| JPH08237054A (ja) | 利得可変回路 | |
| JPH04150604A (ja) | 広帯域増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPH0113453Y2 (ja) | ||
| JP2626196B2 (ja) | 差動増幅回路 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH0339933Y2 (ja) | ||
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JPS5811058Y2 (ja) | サドウゾウフクカイロ | |
| JPH0513051Y2 (ja) | ||
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPH0328580Y2 (ja) | ||
| JPH0681127U (ja) | 差動増幅回路 | |
| JPH077217U (ja) | 二重平衡差動増幅回路 | |
| JP3326635B2 (ja) | アンプ回路 | |
| JPH073691Y2 (ja) | 分流回路 | |
| JPH0433162B2 (ja) | ||
| JPH01106609A (ja) | 利得制御回路 | |
| JPH0526541Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |