JPH0772189A - 高速フーリエ変換アナライザ - Google Patents

Abstract

(57)【要約】 【目的】判定条件が満たされたときの波形を通常の画面
更新レートに相応する表示時間よりも長く表示させるよ
うにして、判定条件を満たす波形の認識を容易にする。 【構成】高速フーリエ変換を行って周波数スペクトラム
解析を行い所定の演算を行う機能、さらにその演算結果
を判定条件と比較して良否の判定を行い判定結果を信号
出力する機能、前記演算結果のデータを送出するタイミ
ングを表わすデータ転送信号を発生する機能を有するＦ
ＦＴ演算回路と、前記判定結果の信号により起動され、
前記データ転送信号に同期したコントロール信号を発生
するタイミング回路と、前記ＦＦＴ演算回路からの演算
データをメモリに記憶しつつそのまま出力するか、ある
いはメモリに一時記憶されたデータを読み出して出力す
るかを前記コントロール信号に基づいて選択し、前記デ
ータ転送信号に同期してデータを送出する測定データ切
り換え回路を具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速フーリエ変換アナ
ライザ（以下高速フーリエ変換をＦＦＴと略す）特に周
波数領域の解析を行うＦＦＴアナライザに関し、詳しく
は判定機能が動作するとき、その測定波形を認識しやす
いようにするための改良に関する。

【０００２】

【従来の技術】従来より、被測定信号の波形を解析する
ためのＦＦＴアナライザはよく知られている。ＦＦＴア
ナライザは振動や音響の解析、サーボ回路の伝達特性解
析などにおいて多くの分野で利用される周波数解析の測
定器である。このようなＦＦＴアナライザにおいては、
周波数領域のスペクトラム解析を行うが、さらに図４に
示すように使用者が指定した周波数領域Ａにある大きさ
以上の信号が存在する場合や、逆にある大きさの信号が
存在しない場合などを検知し判定する機能を持つものが
ある。

【０００３】このような場合、指定領域Ａ内に信号があ
る場合を良とし（通常ＧＯという）、ない場合を不良
（通常ＮＯＧＯという）とする判定を下し、ＴＴＬレベ
ル（トランジスタロジックの信号レベル）の信号出力や
プリント出力、波形データの保存などを指定する判定結
果として出力する場合がある。

【０００４】図５はこのようなＦＦＴアナライザの一例
を示す構成図である。アナログ・デジタル変換器（以下
ＡＤ変換器と略す）１は被測定信号を内部サンプリング
・クロックに同期してデジタル信号に変換する。得られ
たデジタルデータは周波数シフト回路２に入力される。
このとき、解析周波数領域がベースバンドでない場合、
例えば５０ＫＨｚ〜１００ＫＨｚなどの場合には入力信
号を周波数シフトさせ、解析周波数がベースバンドの場
合、例えば０〜５０ＫＨｚなどの場合は周波数シフトし
ないようになっている。

【０００５】データ間引き回路４では周波数領域のズー
ミングを行うためのデータの間引きを行う。周波数シフ
ト回路２とデータ間引き回路４の間に置かれたデジタル
フィルタ３は、データ間引き回路４の動作により起こる
折り返し雑音（エイリアシング）を防ぐため、間引き後
の周波数領域以上の信号成分を除去するローパスフィル
タとして作用する。

【０００６】ＦＦＴ演算回路５はデータ間引き回路４か
ら一定数のデータが入力されるとＦＦＴ演算を行い、周
波数スペクトラムを求め、必要に応じてさらに各種の演
算を行いパワースペクトラムや伝達関数、その他の解析
を行う。また、使用者の入力した判定条件と演算結果を
比較し、ＧＯ／ＮＯＧＯの判定を行う。演算結果は表示
回路６に表示される。またＦＦＴ演算回路５で求められ
た判定結果はＴＴＬレベルで出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、この種
のＦＦＴアナライザでは、これら判定結果の出力を行わ
ず測定レートが遅いときに限っては表示回路６の画面上
での測定波形の認識は容易であるが、測定レートおよび
画面更新レートが速い場合には測定波形の認識が困難で
あるという欠点があった。

【０００８】本発明の目的は、このような点に鑑み、判
定機能を有する場合に、判定条件が満たされたときの波
形を通常の画面更新レートに相応する表示時間よりも長
く表示させるようにして、判定条件を満たす波形の認識
を容易にしたＦＦＴアナライザを実現しようとするもの
である。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために本発明では、被測定信号の周波数スペクトラム
解析を行い得られたデータを表示し得る高速フーリエ変
換アナライザにおいて、サンプルされた被測定信号デー
タが一定数入力されると高速フーリエ変換を行って周波
数スペクトラム解析を行い所定の演算を行う機能、さら
にその演算結果を判定条件と比較して良否の判定を行い
判定結果を信号出力する機能、前記演算結果のデータを
送出するタイミングを表わすデータ転送信号を発生する
機能を有するＦＦＴ演算回路と、前記判定結果の信号に
より起動され、前記データ転送信号に同期して所定の時
間アクティブとなるコントロール信号を発生するタイミ
ング回路と、前記ＦＦＴ演算回路から与えられる演算デ
ータを表示用データとして送出する回路であって、入力
される演算データをメモリに記憶しつつそのまま出力す
るか、あるいはメモリに一時記憶されたデータを読み出
して出力するかを前記コントロール信号に基づいて選択
し、前記データ転送信号に同期してデータを送出する測
定データ切り換え回路を具備したことを特徴とする。

【００１０】

【作用】判定出力が発生したときその信号の後縁でタイ
ミング回路が起動され、データ転送信号に基づいた所定
の時間の間アクティブとなるコントロール信号が発生す
る。測定データ切り換え回路はこのコントロール信号に
応じて動作する。すなわち、コントロール信号がアクテ
ィブでないときはＦＦＴ演算回路からの現入力データを
そのまま出力し、アクティブのときはアクティブになる
直前の記憶データをメモリから読み出して送出する。こ
の結果、コントロール信号がアクティブ中は同じ測定デ
ータが繰り返し表示されることになる。

【００１１】

【実施例】以下本発明を詳細に説明する。図１は本発明
に係るＦＦＴアナライザの一実施例を示す構成図であ
る。図において、図５と同等部分には同一符号を付し、
同等部分の説明は省略する。図５と異なる部分は、ＦＦ
Ｔ演算回路５ａ、測定データ切り換え回路７およびタイ
ミング回路８である。

【００１２】ＦＦＴ演算回路５ａは、従来と同様の演算
処理機能の他に、データ転送のタイミングを表わすデー
タ転送信号を発生する機能を有する。測定データ切り換
え回路７は、内部に測定データを記憶するメモリ（読み
書き可能なメモリ）を持ち、タイミング回路８からのコ
ントロール信号とＦＦＴ演算回路５からのデータ転送信
号に応じて、ＦＦＴ演算回路５の演算出力をそのまま表
示回路６に送出するか（この場合メモリは書き込みモー
ドとなる）、あるいはメモリから記憶データを読み出し
て出力する（この場合メモリは読み出しモードである）
かを選択する回路である。

【００１３】タイミング回路８はＦＦＴ演算回路５から
出力される判定出力によって起動され、前記測定データ
切り換え回路７に与えるコントロール信号を発生する。
この場合、前記データ転送信号をカウントして、測定レ
ートよりも長い間（例えば測定サイクルの２サイクルに
わたる期間）コントロール信号をアクティブ（例えば信
号レベル１）にする。これは、アクティブ期間を延ばす
ことにより、判定条件を満足した波形データの表示時間
が延長されるようにするためである。

【００１４】図２に測定データ切り換え回路７の詳細を
示す。バッファ回路７２はＦＦＴ演算回路５の出力を受
け、メモリ７１はバッファ回路７２の出力データの記憶
および記憶データの送出を行う。コントロール回路７３
は、タイミング回路８からのコントロール信号とＦＦＴ
演算回路５からのデータ転送信号を受け、バッファ回路
７２およびメモリ７１を制御するための信号を発生す
る。バッファ回路７２は、このコントロール回路７３に
入力されるコントロール信号が１のとき（メモリ書き込
みモードのとき）において、データ転送信号がアクティ
ブ（例えば１）になるごとに、現入力データを送出する
と共にメモリ７１にはその出力データが書き込まれる。

【００１５】他方、コントロール信号が０のときは（メ
モリ読み出しモードのときは）、バッファ回路７２のデ
ータ出力は禁止される（例えばバッファ回路の出力段が
３ステート構造になっていて、この場合は出力がオープ
ン状態となる）。その代わり、データ転送信号がアクテ
ィブになるごとにメモリ７１から記憶データ（前回の記
憶値）が読み出され、データ出力として送出される。

【００１６】このような構成における動作を図３を参照
して次に説明する。ただし、ここでは本発明の特徴であ
る、ＦＦＴ演算回路５ａの出力データの表示時間に関す
る動作についてのみ説明する。

【００１７】ＦＦＴ演算回路５ａからは図３の（ａ），
（ｂ）に示すようにデータ転送信号に同期してデータＮ
−１，Ｎ，Ｎ＋１，Ｎ＋２，Ｎ＋３，．．．が出力され
るものとする。

【００１８】書き込みモード タイミング回路８から出力されるコントロール信号（図
３の（ｅ））が１のときは、図３の（ｄ）に示すように
メモリモードが書き込みモードとなっていて、入力デー
タＮ−１，Ｎはデータ転送信号に同期してそれぞれバッ
ファ回路７２からそのまま出力され（図３の（ｃ））表
示回路６に入力される。同時にメモリ７１にはその出力
データが同一記憶番地に書き込まれる（メモリは最新の
データに更新される）。表示回路６でのデータ表示は、
表示回路６での固有の遅れ時間のため図３の（ｆ）に示
すように、同図（ｃ）のデータ出力のタイミングとは少
しずれたタイミングで表示される。

【００１９】読み出しモード 次に、ＦＦＴ演算回路５ａからデータＮ発生のとき図３
（ｇ）のように判定出力が発生したとする。タイミング
回路８は判定出力の立ち上がりで起動し、データ転送信
号の２サイクル（換言すれば測定サイクルの２サイク
ル。なお、２サイクルには限定されない）の間コントロ
ール信号をアクティブ（レベル０）にする。これによ
り、メモリモードは図３の（ｄ）のように読み出しモー
ドとなる。そのためバッファ回路７２にデータＮ＋１，
Ｎ＋２が入力されるもののそれは出力されず、代わりに
メモリ７１から記憶データ（前回値Ｎ）が読み出され、
表示回路６に与えられる。この結果、データＮをデータ
転送信号の３サイクルにわたり連続表示させることがで
きる。すなわち、通常の画面表示更新レートに相応する
表示時間よりも長く表示させることができる。所定の期
間０となっていたコントロール信号が１に復帰すると、
上記と同様の書き込みモードの動作に復帰する。

【００２０】なお、実施例では、ＦＦＴ演算回路５ａと
は別に、測定データ切り換え回路７およびタイミング回
路８を備える構成としたが、本発明はこれに限定される
ものではない。ＦＦＴ演算回路５ａは通常デジタル処理
プロセッサを使用して構成されるので、測定データ切り
換え回路７およびタイミング回路８の機能はそのプロセ
ッサで処理するプログラムおよびそのプロセッサの周辺
のメモリにより実現するようにしてもよい。また、実施
例では１チャンネル入力の場合の構成を示したが、本発
明はこれに限定されず、複数チャンネル入力のものにも
適用することができる。

【００２１】

【発明の効果】以上説明したように、本発明によれば判
定条件を満足するときの波形が稀にしか観測されない場
合でも、その波形表示が数サイクルにわたって表示され
るので観測が容易になる。例えば測定レート（表示更新
レート）が３０サイクル／秒の場合、１つの波形は３３
ｍｓの間しか表示されないが、本発明によればこれを例
えば１０サイクル（３３０ｍｓ）にわたって連続表示で
きるので、判定条件を満足したときの波形を極めて容易
に観測することができる。

【図面の簡単な説明】

【図１】本発明に係るＦＦＴアナライザの一実施例を示
す構成図である。

【図２】測定データ切り換え回路の詳細を示す構成図で
ある。

【図３】動作説明のためのタイムチャートである。

【図４】パワースペクトラムにおける判定領域について
の説明図である。

【図５】従来のＦＦＴアナライザの一例を示す構成図で
ある。

【符号の説明】

１ ＡＤ変換器 ２ 周波数シフト回路 ３ デジタルフィルタ ４ データ間引き回路 ５ａ ＦＦＴ演算回路 ６ 表示回路 ７ 測定データ切り換え回路 ８ タイミング回路 ７１ メモリ ７２ バッファ回路 ７３ コントロール回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】被測定信号の周波数スペクトラム解析を行
   い得られたデータを表示し得る高速フーリエ変換アナラ
   イザにおいて、 サンプルされた被測定信号データが一定数入力されると
   高速フーリエ変換を行って周波数スペクトラム解析を行
   い所定の演算を行う機能、さらにその演算結果を判定条
   件と比較して良否の判定を行い判定結果を信号出力する
   機能、前記演算結果のデータを送出するタイミングを表
   わすデータ転送信号を発生する機能を有するＦＦＴ演算
   回路と、 前記判定結果の信号により起動され、前記データ転送信
   号に同期して所定の時間アクティブとなるコントロール
   信号を発生するタイミング回路と、 前記ＦＦＴ演算回路から与えられる演算データを表示用
   データとして送出する回路であって、入力される演算デ
   ータをメモリに記憶しつつそのまま出力するか、あるい
   はメモリに一時記憶されたデータを読み出して出力する
   かを前記コントロール信号に基づいて選択し、前記デー
   タ転送信号に同期してデータを送出する測定データ切り
   換え回路を具備したことを特徴とする高速フーリエ変換
   アナライザ。