JPH0772208A - 出力電圧測定容易化半導体集積回路 - Google Patents
出力電圧測定容易化半導体集積回路Info
- Publication number
- JPH0772208A JPH0772208A JP5159889A JP15988993A JPH0772208A JP H0772208 A JPH0772208 A JP H0772208A JP 5159889 A JP5159889 A JP 5159889A JP 15988993 A JP15988993 A JP 15988993A JP H0772208 A JPH0772208 A JP H0772208A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- terminal
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 出力バッファのＤＣ特性測定を容易に行うこ
とができる半導体集積回路を得る。 【構成】 内部回路１０の出力信号と電源電圧ＶDDとの
いずれか一方を選択し、後続する出力バッファ１４に出
力するマルチプレクサ１２を備えている。出力バッファ
１４は出力端子１６に出力信号を供給する。各出力端子
１６−１…１６−ｎにはそれぞれダイオード接続された
ＦＥＴのソース端子が接続されている。各ＦＥＴ１８−
１…１８−ｎのドレイン端子は共通に最大電圧端子２０
に接続されている。ＴＥＳＴ端子からハイレベルの選択
信号が供給されると、マルチプレクサ１２−１…１２−
ｎは電源電圧ＶDDを選択し、この電圧を出力バッファ１
４−１…１４−ｎに供給する。そのため、全出力バッフ
ァ１４−１…１４−ｎのうち最も出力電圧の高い信号が
最大電圧端子２０に出力される。
とができる半導体集積回路を得る。 【構成】 内部回路１０の出力信号と電源電圧ＶDDとの
いずれか一方を選択し、後続する出力バッファ１４に出
力するマルチプレクサ１２を備えている。出力バッファ
１４は出力端子１６に出力信号を供給する。各出力端子
１６−１…１６−ｎにはそれぞれダイオード接続された
ＦＥＴのソース端子が接続されている。各ＦＥＴ１８−
１…１８−ｎのドレイン端子は共通に最大電圧端子２０
に接続されている。ＴＥＳＴ端子からハイレベルの選択
信号が供給されると、マルチプレクサ１２−１…１２−
ｎは電源電圧ＶDDを選択し、この電圧を出力バッファ１
４−１…１４−ｎに供給する。そのため、全出力バッフ
ァ１４−１…１４−ｎのうち最も出力電圧の高い信号が
最大電圧端子２０に出力される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関す
る。特に、出力電圧を容易に測定することが可能な半導
体集積回路に関する。
る。特に、出力電圧を容易に測定することが可能な半導
体集積回路に関する。
【０００２】
【従来の技術】従来、完成した半導体集積回路の試験
は、一般にＬＳＩテスタと呼ばれる試験装置を用いて行
われている。製造ラインから出てきた半導体集積回路の
性能試験だけでなく、ユーザにおいても、必要によりこ
のＬＳＩテスタを用いて半導体集積回路の機能の確認や
出力電圧値、及び遅延時間等の試験が行われている。
は、一般にＬＳＩテスタと呼ばれる試験装置を用いて行
われている。製造ラインから出てきた半導体集積回路の
性能試験だけでなく、ユーザにおいても、必要によりこ
のＬＳＩテスタを用いて半導体集積回路の機能の確認や
出力電圧値、及び遅延時間等の試験が行われている。
【０００３】このうち、出力電圧の測定は、被測定物で
ある半導体集積回路にバイアスを印加した状態で直流電
圧または電流を測定する方法が従来から行われてきた。
このいわゆる直流測定法は、直流電圧を直接測定する直
流測定器が用いられ、直流測定すべき半導体集積回路の
測定端子ごとに直流測定器を接続して、この半導体集積
回路へバイアスを印加した時における各測定端子の出力
電圧を測定することにより実施されている。ここで、バ
イアスとは、その被測定端子に、現実の使用に合わせて
電流を印加することである。これによって、現実の使用
状態において、その（被測定）端子の現実の使用におけ
る出力電圧が測定される。
ある半導体集積回路にバイアスを印加した状態で直流電
圧または電流を測定する方法が従来から行われてきた。
このいわゆる直流測定法は、直流電圧を直接測定する直
流測定器が用いられ、直流測定すべき半導体集積回路の
測定端子ごとに直流測定器を接続して、この半導体集積
回路へバイアスを印加した時における各測定端子の出力
電圧を測定することにより実施されている。ここで、バ
イアスとは、その被測定端子に、現実の使用に合わせて
電流を印加することである。これによって、現実の使用
状態において、その（被測定）端子の現実の使用におけ
る出力電圧が測定される。
【０００４】従来のこのような測定方法においては、出
力端子の１ピンずつ測定条件の所定の電流を印加して、
その電圧値が測定されていた。従って、１ピンごとに測
定が行われていたため、測定が面倒でかつ時間が長くな
ってしまうという問題があった。このため、半導体集積
回路における被測定端子のそれぞれに直流測定するテス
タを設ける等して、複数の測定端子を同時に測定する方
法が考えられる。しかし、この場合には測定器全体が大
型化してしまうという問題がある。
力端子の１ピンずつ測定条件の所定の電流を印加して、
その電圧値が測定されていた。従って、１ピンごとに測
定が行われていたため、測定が面倒でかつ時間が長くな
ってしまうという問題があった。このため、半導体集積
回路における被測定端子のそれぞれに直流測定するテス
タを設ける等して、複数の測定端子を同時に測定する方
法が考えられる。しかし、この場合には測定器全体が大
型化してしまうという問題がある。
【０００５】以上のような問題を解決するために、従来
の改良された試験方法が、例えば特開平１−２４０８７
３号公報に記載されている。ここに記載されている方法
によれば、バイアスを印加し、すなわち出力電流を印加
した測定端子の出力電圧が所定の上限値または下限値と
比較されている。すなわち、この方法においては、被測
定端子の出力電圧の値を測定するのではなく、所定の上
限値または下限値との大きさの比較が行われるのであ
る。従って、この方法においてはいわゆる電流計ではな
くコンパレータを使用することにより簡易に測定端子の
出力電圧が所定の規格値の範囲にあることが試験され得
る。
の改良された試験方法が、例えば特開平１−２４０８７
３号公報に記載されている。ここに記載されている方法
によれば、バイアスを印加し、すなわち出力電流を印加
した測定端子の出力電圧が所定の上限値または下限値と
比較されている。すなわち、この方法においては、被測
定端子の出力電圧の値を測定するのではなく、所定の上
限値または下限値との大きさの比較が行われるのであ
る。従って、この方法においてはいわゆる電流計ではな
くコンパレータを使用することにより簡易に測定端子の
出力電圧が所定の規格値の範囲にあることが試験され得
る。
【０００６】
【発明が解決しようとする課題】このように、上記従来
の改良された試験方法によれば、コンパレータによる迅
速な出力電圧の測定が行われる。しかしながら、各測定
端子ごとに測定を行わなければならない点に変わりはな
く、近年のように半導体集積回路の多ピン化が進展して
いる状況の下では、測定時間の短縮化には限界があっ
た。
の改良された試験方法によれば、コンパレータによる迅
速な出力電圧の測定が行われる。しかしながら、各測定
端子ごとに測定を行わなければならない点に変わりはな
く、近年のように半導体集積回路の多ピン化が進展して
いる状況の下では、測定時間の短縮化には限界があっ
た。
【０００７】本発明は上記課題に鑑みなされたものであ
り、その目的は、全ての測定端子の出力電圧値が所定の
電圧範囲にあることを迅速に測定することが可能な半導
体集積回路を提供することである。
り、その目的は、全ての測定端子の出力電圧値が所定の
電圧範囲にあることを迅速に測定することが可能な半導
体集積回路を提供することである。
【０００８】
【課題を解決するための手段】第一の本発明は上記課題
を解決するために、外部に出力信号を出力する複数の出
力端子と、前記出力端子に出力される信号のうち最も高
い電圧と等しい電圧の信号を出力する最大電圧端子と、
前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、前記各出力バッファの出
力信号を、ハイレベルに強制設定するハイレベル設定手
段と、前記各出力端子に出力される信号のうち最も高い
電圧を検出し、その電圧を前記最大電圧端子に出力する
最大電圧検出手段と、を含むことを特徴とする半導体集
積回路である。
を解決するために、外部に出力信号を出力する複数の出
力端子と、前記出力端子に出力される信号のうち最も高
い電圧と等しい電圧の信号を出力する最大電圧端子と、
前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、前記各出力バッファの出
力信号を、ハイレベルに強制設定するハイレベル設定手
段と、前記各出力端子に出力される信号のうち最も高い
電圧を検出し、その電圧を前記最大電圧端子に出力する
最大電圧検出手段と、を含むことを特徴とする半導体集
積回路である。
【０００９】第二の本発明は上記課題を解決するため
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も低い電圧と等しい
電圧の信号を出力する最小電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、ロウ
レベルに強制設定するロウレベル設定手段と、前記各出
力端子に出力される信号のうち最も低い電圧を検出し、
その電圧を前記最小電圧端子に出力する最小電圧検出手
段と、を含むことを特徴とする半導体集積回路である。
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も低い電圧と等しい
電圧の信号を出力する最小電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、ロウ
レベルに強制設定するロウレベル設定手段と、前記各出
力端子に出力される信号のうち最も低い電圧を検出し、
その電圧を前記最小電圧端子に出力する最小電圧検出手
段と、を含むことを特徴とする半導体集積回路である。
【００１０】第三の本発明は上記課題を解決するため
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も高い電圧と等しい
電圧の信号を出力する最大電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、順番
にハイレベルに強制設定する第二のハイレベル設定手段
と、前記各出力端子に出力される信号のうち最も高い電
圧を検出し、その電圧を前記最大電圧端子に出力する最
大電圧検出手段と、を含むことを特徴とする半導体集積
回路である。
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も高い電圧と等しい
電圧の信号を出力する最大電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、順番
にハイレベルに強制設定する第二のハイレベル設定手段
と、前記各出力端子に出力される信号のうち最も高い電
圧を検出し、その電圧を前記最大電圧端子に出力する最
大電圧検出手段と、を含むことを特徴とする半導体集積
回路である。
【００１１】第四の本発明は上記課題を解決するため
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も低い電圧と等しい
電圧の信号を出力する最小電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、順番
にロウレベルに強制設定する第二のロウレベル設定手段
と、前記各出力端子に出力される信号のうち最も低い電
圧を検出し、その電圧を前記最小電圧端子に出力する最
小電圧検出手段と、を含むことを特徴とする半導体集積
回路である。
に、外部に出力信号を出力する複数の出力端子と、前記
出力端子に出力される信号のうち最も低い電圧と等しい
電圧の信号を出力する最小電圧端子と、前記各出力端子
ごとに設けられ、前記出力端子に出力信号を供給する出
力バッファと、前記各出力バッファの出力信号を、順番
にロウレベルに強制設定する第二のロウレベル設定手段
と、前記各出力端子に出力される信号のうち最も低い電
圧を検出し、その電圧を前記最小電圧端子に出力する最
小電圧検出手段と、を含むことを特徴とする半導体集積
回路である。
【００１２】第五、第六の本発明は上記課題を解決する
ために、上記第一、第三の本発明において、前記最大電
圧検出手段は、前記各出力端子ごとに設けられている整
流器を含み、前記各整流器のカソードは前記最大電圧端
子に接続され、前記各整流器のアノードは前記出力端子
に接続されていることを特徴とする半導体集積回路であ
る。
ために、上記第一、第三の本発明において、前記最大電
圧検出手段は、前記各出力端子ごとに設けられている整
流器を含み、前記各整流器のカソードは前記最大電圧端
子に接続され、前記各整流器のアノードは前記出力端子
に接続されていることを特徴とする半導体集積回路であ
る。
【００１３】第七の本発明は上記課題を解決するため
に、上記第六の本発明において、前記最大電圧検出手段
が、前記最大電圧端子と接地との間に接続されているコ
ンデンサを含むこと特徴とする半導体集積回路である。
に、上記第六の本発明において、前記最大電圧検出手段
が、前記最大電圧端子と接地との間に接続されているコ
ンデンサを含むこと特徴とする半導体集積回路である。
【００１４】第八、第九の本発明は上記課題を解決する
ために、上記第二または第四の本発明において、前記最
小電圧検出手段は、前記各出力端子ごとに設けられてい
る整流器を含み、前記各整流器のアノードは前記最小電
圧端子に接続され、前記各整流器のカソードは前記出力
端子に接続されていることを特徴とする半導体集積回路
である。
ために、上記第二または第四の本発明において、前記最
小電圧検出手段は、前記各出力端子ごとに設けられてい
る整流器を含み、前記各整流器のアノードは前記最小電
圧端子に接続され、前記各整流器のカソードは前記出力
端子に接続されていることを特徴とする半導体集積回路
である。
【００１５】第十の本発明は上記課題を解決するため
に、上記第九の本発明において、前記最小電圧検出手段
が、前記最小電圧端子と接地との間に接続されているコ
ンデンサを含むこと特徴とする半導体集積回路である。
に、上記第九の本発明において、前記最小電圧検出手段
が、前記最小電圧端子と接地との間に接続されているコ
ンデンサを含むこと特徴とする半導体集積回路である。
【００１６】
【作用】第一の本発明における最大電圧検出手段は、各
出力端子に出力される信号中、最大電圧の信号と等しい
電圧を検出する。そしてこの検出された電圧が最大電圧
端子に出力される。従って、この最大電圧端子に接続さ
れた外部の測定装置は、出力端子に出力されている信号
のうち最も高い電圧を検出する。
出力端子に出力される信号中、最大電圧の信号と等しい
電圧を検出する。そしてこの検出された電圧が最大電圧
端子に出力される。従って、この最大電圧端子に接続さ
れた外部の測定装置は、出力端子に出力されている信号
のうち最も高い電圧を検出する。
【００１７】第二の本発明における最小電圧検出手段
は、全ての出力端子に出力される電圧のうち最も低い電
圧を検出する。そしてこの検出された電圧が最小電圧対
しに出力されている。従って、この最小電圧端子に接続
された外部の測定装置は各出力端子に出力される信号の
うち最も低い電圧を測定する。
は、全ての出力端子に出力される電圧のうち最も低い電
圧を検出する。そしてこの検出された電圧が最小電圧対
しに出力されている。従って、この最小電圧端子に接続
された外部の測定装置は各出力端子に出力される信号の
うち最も低い電圧を測定する。
【００１８】第三の本発明における第２のハイレベル設
定手段は、各出力端子に接続されている出力バッファを
順にハイレベルに強制的に設定する。そして、最大電圧
検出手段は、この各出力端子に出力される信号のうち最
も高い電圧、最大電圧端子に出力する。従って、最大電
圧端子に最大値ホールド回路を有し所定周期の間の最大
電圧を検出する電圧測定装置を接続すれば、その測定装
置には各出力端子が出力する信号のうち最も高い電圧が
測定される。
定手段は、各出力端子に接続されている出力バッファを
順にハイレベルに強制的に設定する。そして、最大電圧
検出手段は、この各出力端子に出力される信号のうち最
も高い電圧、最大電圧端子に出力する。従って、最大電
圧端子に最大値ホールド回路を有し所定周期の間の最大
電圧を検出する電圧測定装置を接続すれば、その測定装
置には各出力端子が出力する信号のうち最も高い電圧が
測定される。
【００１９】第四の本発明における第２のロウレベル設
定手段は、各出力バッファの出力を順番にロウレベルに
強制的に設定する。一方、最小電圧検出手段は、各出力
端子に出力される信号のうち最も低い電圧を最小電圧端
子に出力しているので、最小電圧端子に、最小値ホール
ド回路を備えた電圧測定装置を接続すれば、全ての出力
バッファの出力信号がロウレベルになる周期における最
小の電圧を測定することにより、各出力バッファの中で
最も低い電圧を検出することが可能である。
定手段は、各出力バッファの出力を順番にロウレベルに
強制的に設定する。一方、最小電圧検出手段は、各出力
端子に出力される信号のうち最も低い電圧を最小電圧端
子に出力しているので、最小電圧端子に、最小値ホール
ド回路を備えた電圧測定装置を接続すれば、全ての出力
バッファの出力信号がロウレベルになる周期における最
小の電圧を測定することにより、各出力バッファの中で
最も低い電圧を検出することが可能である。
【００２０】第五及び第六の本発明における最大電圧検
出手段は、いわゆるダイオードネットワークにより構成
されている。従って、各整流器のカソードが共通に接続
されている最大電圧端子には、各整流器のアノードに印
加されている電圧のうち最も大きな値の電圧が現れる。
出手段は、いわゆるダイオードネットワークにより構成
されている。従って、各整流器のカソードが共通に接続
されている最大電圧端子には、各整流器のアノードに印
加されている電圧のうち最も大きな値の電圧が現れる。
【００２１】第七の本発明における最大電圧検出手段
は、更に、最大電圧端子と接地との間に接続されている
コンデンサを含んでいる。従って、この最大電圧端子に
接続される電圧測定装置に最大値ホールド回路がなくて
も、この最大電圧端子には、全ての出力端子がハイレベ
ルに設定される所定の周期における最大の電圧が保持さ
れることになる。
は、更に、最大電圧端子と接地との間に接続されている
コンデンサを含んでいる。従って、この最大電圧端子に
接続される電圧測定装置に最大値ホールド回路がなくて
も、この最大電圧端子には、全ての出力端子がハイレベ
ルに設定される所定の周期における最大の電圧が保持さ
れることになる。
【００２２】第八及び第九の本発明における最小電圧検
出手段は、いわゆるダイオードネットワークにより構成
されている。このダイオードネットワークのアノードが
共通に接続されている最小電圧端子には、ダイオードネ
ットワークのカソードに印加される電圧のうち最も小さ
な電圧が現れる。
出手段は、いわゆるダイオードネットワークにより構成
されている。このダイオードネットワークのアノードが
共通に接続されている最小電圧端子には、ダイオードネ
ットワークのカソードに印加される電圧のうち最も小さ
な電圧が現れる。
【００２３】第十の本発明における最小電圧検出手段
は、最小電圧端子と接地との間に接続されているコンデ
ンサを含んでいる。従って、最小電圧端子に出力される
各出力端子の中で最も小さな電圧の信号は、このコンデ
ンサに保持される。従って、最小値ホールド回路を有し
ない電圧測定装置が前記最小電圧端子に接続された場合
においても、各出力端子にロウレベルが強制的に設定さ
れる所定の周期における最小の出力信号の電圧が測定さ
れ得る。
は、最小電圧端子と接地との間に接続されているコンデ
ンサを含んでいる。従って、最小電圧端子に出力される
各出力端子の中で最も小さな電圧の信号は、このコンデ
ンサに保持される。従って、最小値ホールド回路を有し
ない電圧測定装置が前記最小電圧端子に接続された場合
においても、各出力端子にロウレベルが強制的に設定さ
れる所定の周期における最小の出力信号の電圧が測定さ
れ得る。
【００２４】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００２５】実施例１ 実施例１による半導体集積回路の回路図が図１に示され
ている。図１に示されているように、内部回路１０の各
出力信号はマルチプレクサ１２−１…１２−ｎを介して
出力バッファ１４−１…１４−ｎに接続されている。そ
して、出力バッファ１４−１…１４−ｎの各出力信号は
出力端子１６−１…１６−ｎにそれぞれ供給されてい
る。本実施例において特徴的なことは内部回路１０の出
力信号がマルチプレクサ１２を介して出力バッファ１４
に供給されていることである。このマルチプレクサ１２
−１…１２−ｎは、内部回路１０からの出力信号と電源
電圧ＶDDとのいずれかの信号を選択して出力バッファ１
４に供給する。全てのマルチプレクサ１２−１…１２−
ｎの選択状態は、外部からの選択信号により制御され
る。本実施例１においてはこの選択信号は、ＴＥＳＴ端
子を通じて外部から供給される。そして、このＴＥＳＴ
端子を介して入力された選択信号がロウレベルである場
合には各マルチプレクサ１２−１…１２−ｎは内部回路
１０からの出力信号を選択して出力バッファ１４−１…
１４−ｎに供給する。しかし、この選択信号がハイレベ
ルである場合には各マルチプレクサ１２−１…１２−ｎ
は電源電圧ＶDDを選択する。すなわち、後続する出力バ
ッファ１４−１…１４−ｎに強制的にハイレベルの信号
を供給するのである。これによって、本実施例１によれ
ば外部からの選択信号により出力バッファ１４−１…１
４−ｎにハイレベルの信号を出力させることが可能であ
る。
ている。図１に示されているように、内部回路１０の各
出力信号はマルチプレクサ１２−１…１２−ｎを介して
出力バッファ１４−１…１４−ｎに接続されている。そ
して、出力バッファ１４−１…１４−ｎの各出力信号は
出力端子１６−１…１６−ｎにそれぞれ供給されてい
る。本実施例において特徴的なことは内部回路１０の出
力信号がマルチプレクサ１２を介して出力バッファ１４
に供給されていることである。このマルチプレクサ１２
−１…１２−ｎは、内部回路１０からの出力信号と電源
電圧ＶDDとのいずれかの信号を選択して出力バッファ１
４に供給する。全てのマルチプレクサ１２−１…１２−
ｎの選択状態は、外部からの選択信号により制御され
る。本実施例１においてはこの選択信号は、ＴＥＳＴ端
子を通じて外部から供給される。そして、このＴＥＳＴ
端子を介して入力された選択信号がロウレベルである場
合には各マルチプレクサ１２−１…１２−ｎは内部回路
１０からの出力信号を選択して出力バッファ１４−１…
１４−ｎに供給する。しかし、この選択信号がハイレベ
ルである場合には各マルチプレクサ１２−１…１２−ｎ
は電源電圧ＶDDを選択する。すなわち、後続する出力バ
ッファ１４−１…１４−ｎに強制的にハイレベルの信号
を供給するのである。これによって、本実施例１によれ
ば外部からの選択信号により出力バッファ１４−１…１
４−ｎにハイレベルの信号を出力させることが可能であ
る。
【００２６】更に、本実施例における出力バッファ１４
−１…１４−ｎの各出力端子にはＦＥＴ１８のソース端
子がそれぞれ接続されている。このＦＥＴ１８−１…１
８−ｎのドレインは共通に最大電圧端子２０に接続され
ている。これらのＦＥＴ１８−１…１８−ｎのゲート端
子はそれぞれノソース端子に接続されている。すなわ
ち、各ＦＥＴ１８−１…１８−ｎはいわゆるダイオード
接続されており、その結果各出力バッファ１４−１…１
４−ｎの出力信号のうち最も電圧の高い信号が上記最大
電圧端子２０に出力されるのである。
−１…１４−ｎの各出力端子にはＦＥＴ１８のソース端
子がそれぞれ接続されている。このＦＥＴ１８−１…１
８−ｎのドレインは共通に最大電圧端子２０に接続され
ている。これらのＦＥＴ１８−１…１８−ｎのゲート端
子はそれぞれノソース端子に接続されている。すなわ
ち、各ＦＥＴ１８−１…１８−ｎはいわゆるダイオード
接続されており、その結果各出力バッファ１４−１…１
４−ｎの出力信号のうち最も電圧の高い信号が上記最大
電圧端子２０に出力されるのである。
【００２７】本実施例１による半導体集積回路はＴＥＳ
Ｔ端子にロウレベルの信号が印加されている場合には、
前記マルチプレクサ１２−１…１２−ｎは内部回路１０
からの信号を選択し、この信号をそれぞれ対応する出力
バッファ１４−１…１４−ｎに供給する。そして各信号
は出力端子１６−１…１６−ｎを介して外部に出力され
る。
Ｔ端子にロウレベルの信号が印加されている場合には、
前記マルチプレクサ１２−１…１２−ｎは内部回路１０
からの信号を選択し、この信号をそれぞれ対応する出力
バッファ１４−１…１４−ｎに供給する。そして各信号
は出力端子１６−１…１６−ｎを介して外部に出力され
る。
【００２８】一方、ＴＥＳＴ端子にハイレベルの信号が
印加された場合には、各マルチプレクサ１２−１…１２
−ｎは全て電源電圧ＶDDを選択し、この電圧の信号を各
出力バッファ１４−１…１４−ｎに供給する。従って、
各出力端子１６−１…１６−ｎにはすべてハイレベルの
信号が強制的に出力されることになる。
印加された場合には、各マルチプレクサ１２−１…１２
−ｎは全て電源電圧ＶDDを選択し、この電圧の信号を各
出力バッファ１４−１…１４−ｎに供給する。従って、
各出力端子１６−１…１６−ｎにはすべてハイレベルの
信号が強制的に出力されることになる。
【００２９】本実施例において特徴的なことは、このよ
うに外部からの選択信号により半導体集積回路の出力信
号を全てハイレベルに強制的に設定することができるこ
とである。そして、本実施例１においてさらに特徴的な
ことは各出力端子１６−１…１６−ｎにそれぞれ対応し
てダイオード接続されたＦＥＴ１８−１…１８−ｎが接
続されていることである。この構成により、各出力端子
１６−１…１６−ｎに出力されている信号のうち最も電
圧の高い信号と等しい電圧の信号が最大電圧端子２０に
現れることになる。従って、この最大電圧端子２０に電
圧測定装置を接続しその電圧を測定すれば、全ての出力
端子１６−１…１６−ｎのうち最大の電圧を測定するこ
とができる。従って、出力端子１６−１…１６−ｎ信号
が所定の上限の規定値以下であるか否かが、前記最大電
圧端子２０に現れる電圧を１度測定するのみで確認する
ことが可能である。
うに外部からの選択信号により半導体集積回路の出力信
号を全てハイレベルに強制的に設定することができるこ
とである。そして、本実施例１においてさらに特徴的な
ことは各出力端子１６−１…１６−ｎにそれぞれ対応し
てダイオード接続されたＦＥＴ１８−１…１８−ｎが接
続されていることである。この構成により、各出力端子
１６−１…１６−ｎに出力されている信号のうち最も電
圧の高い信号と等しい電圧の信号が最大電圧端子２０に
現れることになる。従って、この最大電圧端子２０に電
圧測定装置を接続しその電圧を測定すれば、全ての出力
端子１６−１…１６−ｎのうち最大の電圧を測定するこ
とができる。従って、出力端子１６−１…１６−ｎ信号
が所定の上限の規定値以下であるか否かが、前記最大電
圧端子２０に現れる電圧を１度測定するのみで確認する
ことが可能である。
【００３０】多くの場合、半導体集積回路の規格として
はその出力信号の上限値と下限値とが定められている場
合が多い。従って、本実施例１によれば、ある所定の上
限値未満に全ての出力端子１６−１…１６−ｎの出力信
号が収まっていることが、最大電圧端子２０の電圧を１
度測定するのみで可能である。
はその出力信号の上限値と下限値とが定められている場
合が多い。従って、本実施例１によれば、ある所定の上
限値未満に全ての出力端子１６−１…１６−ｎの出力信
号が収まっていることが、最大電圧端子２０の電圧を１
度測定するのみで可能である。
【００３１】このように、本実施例１によれば半導体集
積回路の出力信号の上限値に対する試験が極めて短時間
で行われるという効果を有する。なお、実際に負荷を接
続した状態での出力電圧が必要である場合には各出力端
子１６−１…１６−ｎに所望の負荷を接続しておけばそ
の状態における出力電圧が最大電圧端子２０に現れるこ
とになる。これによって、任意の負荷条件における試験
が容易に行えるという効果を有する。
積回路の出力信号の上限値に対する試験が極めて短時間
で行われるという効果を有する。なお、実際に負荷を接
続した状態での出力電圧が必要である場合には各出力端
子１６−１…１６−ｎに所望の負荷を接続しておけばそ
の状態における出力電圧が最大電圧端子２０に現れるこ
とになる。これによって、任意の負荷条件における試験
が容易に行えるという効果を有する。
【００３２】本実施例１においてはマルチプレクサ１２
−１…１２−ｎにより強制的にハイレベルの信号を出力
させるためのハイレベル設定手段を設け、各出力端子１
６−１…１６−ｎに出力される出力信号が所定の上限値
未満に収まっているかどうかを検査できた。しかし、強
制的に出力信号をロウレベルに設定するロウレベル設定
手段を用いて、かつ、ダイオード接続されたＦＥＴ１８
−１…１８−ｎの接続関係を逆にすることによって各出
力端子１６−１…１６−ｎに出力される信号のうち最も
電圧の低い信号を取り出すことも可能である。これによ
って、各出力端子１６−１…１６−ｎに出力される信号
が所定の規格の下限値以上あることを検査させることが
可能である。この場合、上記最大電圧端子２０は、出力
端子１６−１…１６−ｎに出力される信号のうち最小の
電圧の信号を出力する最小電圧端子２０´となることは
いうまでもない。このような場合においても、上述した
実施例１の効果である迅速に規格の値を満足しているか
否かを判断できるということは同様に達成されている。
−１…１２−ｎにより強制的にハイレベルの信号を出力
させるためのハイレベル設定手段を設け、各出力端子１
６−１…１６−ｎに出力される出力信号が所定の上限値
未満に収まっているかどうかを検査できた。しかし、強
制的に出力信号をロウレベルに設定するロウレベル設定
手段を用いて、かつ、ダイオード接続されたＦＥＴ１８
−１…１８−ｎの接続関係を逆にすることによって各出
力端子１６−１…１６−ｎに出力される信号のうち最も
電圧の低い信号を取り出すことも可能である。これによ
って、各出力端子１６−１…１６−ｎに出力される信号
が所定の規格の下限値以上あることを検査させることが
可能である。この場合、上記最大電圧端子２０は、出力
端子１６−１…１６−ｎに出力される信号のうち最小の
電圧の信号を出力する最小電圧端子２０´となることは
いうまでもない。このような場合においても、上述した
実施例１の効果である迅速に規格の値を満足しているか
否かを判断できるということは同様に達成されている。
【００３３】実施例２ 図２に、本実施例２の半導体集積回路の回路図が示され
ている。図２に示されているように、本実施例２の半導
体集積回路は、上記実施例１と同様に内部回路３０から
出力される各出力信号に対しマルチプレクサ３２−１…
３２−ｎが備えられている。そして、各マルチプレクサ
３２−１…３２−ｎにはそれぞれ出力バッファ３４−１
…３４−ｎが接続されており、その各出力信号は出力端
子３６−１…３６−ｎに出力されている。
ている。図２に示されているように、本実施例２の半導
体集積回路は、上記実施例１と同様に内部回路３０から
出力される各出力信号に対しマルチプレクサ３２−１…
３２−ｎが備えられている。そして、各マルチプレクサ
３２−１…３２−ｎにはそれぞれ出力バッファ３４−１
…３４−ｎが接続されており、その各出力信号は出力端
子３６−１…３６−ｎに出力されている。
【００３４】本実施例２において特徴的なことは、マル
チプレクサ３２−１…３２−ｎに供給されている選択信
号が、外部から供給されているのではなく、各マルチプ
レクサ３２−１…３２−ｎにそれぞれ設けられているフ
リップフロップ３８−１…３８−ｎからそれぞれ供給さ
れていることである。このフリップフロップ３８−１…
３８−ｎは、直列に接続されており、全体としてシフト
レジスタを構成している。すなわち、フリップフロップ
３８−１の出力信号はフリップフロップ３８−２の入力
端子に供給され、フリップフロップ３８−２の出力信号
はフリップフロップ３８−３の入力端子に供給されてい
る。各フリップフロップ３８−１…３８−ｎには共通の
クロック信号が発振回路４０から供給されている。これ
によって、各フリップフロップ３８−１…３８−ｎはい
わゆる前段の他のフリップフロップが保持しているデー
タを前記クロック信号に同期して受取、更に後段のフリ
ップフロップにクロック信号に同期してデータを送出す
る。最初の段のフリップフロップ３８−１には、パター
ン発生器４２からの信号が供給されている。このパター
ン発生器４２は、前記クロック信号の周期のｎ倍の期間
の間で１クロック周期だけハイレベルとなるような信号
を出力する。そして、このパターン発生器４２から出力
される信号は各フリップフロップ３８を伝搬していき、
最後のフリップフロップ３８−ｎまで伝搬される。従っ
て、パターン発生器４２から出力された前記ハイレベル
の信号は各クロック周期ごとに各フリップフロップ３８
−１…３８−ｎを伝搬していき、最後にフリップフロッ
プ３８−ｎに保持される。そして次のクロック周期にお
いてはこのフリップフロップ３８−ｎにはロウレベルの
信号が供給されるためフリップフロップ３８−ｎの保持
する信号の値はロウレベルとなるが、それと同時に、新
たなハイレベルの信号がパターン発生器４２から出力さ
れフリップフロップ３８−１に保持される。このよう
に、本実施例においてはフリップフロップ３８−１…３
８−ｎのうちいずれか１つのフリップフロップ３８が常
にハイレベルの信号を保持するように構成されている。
従って、本実施例２におけるマルチプレクサ３２−１…
３２−ｎのうちいずれか１つのみが電源電圧ＶDDを選択
することになる。
チプレクサ３２−１…３２−ｎに供給されている選択信
号が、外部から供給されているのではなく、各マルチプ
レクサ３２−１…３２−ｎにそれぞれ設けられているフ
リップフロップ３８−１…３８−ｎからそれぞれ供給さ
れていることである。このフリップフロップ３８−１…
３８−ｎは、直列に接続されており、全体としてシフト
レジスタを構成している。すなわち、フリップフロップ
３８−１の出力信号はフリップフロップ３８−２の入力
端子に供給され、フリップフロップ３８−２の出力信号
はフリップフロップ３８−３の入力端子に供給されてい
る。各フリップフロップ３８−１…３８−ｎには共通の
クロック信号が発振回路４０から供給されている。これ
によって、各フリップフロップ３８−１…３８−ｎはい
わゆる前段の他のフリップフロップが保持しているデー
タを前記クロック信号に同期して受取、更に後段のフリ
ップフロップにクロック信号に同期してデータを送出す
る。最初の段のフリップフロップ３８−１には、パター
ン発生器４２からの信号が供給されている。このパター
ン発生器４２は、前記クロック信号の周期のｎ倍の期間
の間で１クロック周期だけハイレベルとなるような信号
を出力する。そして、このパターン発生器４２から出力
される信号は各フリップフロップ３８を伝搬していき、
最後のフリップフロップ３８−ｎまで伝搬される。従っ
て、パターン発生器４２から出力された前記ハイレベル
の信号は各クロック周期ごとに各フリップフロップ３８
−１…３８−ｎを伝搬していき、最後にフリップフロッ
プ３８−ｎに保持される。そして次のクロック周期にお
いてはこのフリップフロップ３８−ｎにはロウレベルの
信号が供給されるためフリップフロップ３８−ｎの保持
する信号の値はロウレベルとなるが、それと同時に、新
たなハイレベルの信号がパターン発生器４２から出力さ
れフリップフロップ３８−１に保持される。このよう
に、本実施例においてはフリップフロップ３８−１…３
８−ｎのうちいずれか１つのフリップフロップ３８が常
にハイレベルの信号を保持するように構成されている。
従って、本実施例２におけるマルチプレクサ３２−１…
３２−ｎのうちいずれか１つのみが電源電圧ＶDDを選択
することになる。
【００３５】上述した実施例１においては、外部からの
選択信号によって全てのマルチプレクサ１２−１…１２
−ｎが電源電圧ＶDDを選択した。しかし、このように構
成した場合、全ての出力端子１６−１…１６−ｎがハイ
レベルとなり、電源電流の急激な変化が生じる。これは
しばしば電源電圧の瞬間的な低下や、ノイズの発生を引
き起こす可能性があり、測定の対象である出力バッファ
１４以外の回路にも影響を与えてしまう恐れがある。本
実施例２においては、強制的にハイレベルに設定される
マルチプレクサ３２をただ１つとすることにより、この
ようなノイズの発生を防止している。
選択信号によって全てのマルチプレクサ１２−１…１２
−ｎが電源電圧ＶDDを選択した。しかし、このように構
成した場合、全ての出力端子１６−１…１６−ｎがハイ
レベルとなり、電源電流の急激な変化が生じる。これは
しばしば電源電圧の瞬間的な低下や、ノイズの発生を引
き起こす可能性があり、測定の対象である出力バッファ
１４以外の回路にも影響を与えてしまう恐れがある。本
実施例２においては、強制的にハイレベルに設定される
マルチプレクサ３２をただ１つとすることにより、この
ようなノイズの発生を防止している。
【００３６】本実施例２において、パターン発生器４２
から出力されるパターン信号が、フリップフロップ３８
−１…３８−ｎを伝搬されていく様子が図３のタイムチ
ャートに示されている。図３のタイムチャートに示され
ているように、外部からのＴＥＳＴ信号がハイレベルに
なると、クロック発生器４０とパターン発生器４２とが
それぞれイネーブルされる。すると、前述したように、
クロック発生器４０は、クロック信号をフリップフロッ
プ３８−１…３８−ｎにそれぞれ共通に供給し始める。
このクロック信号は、図３に示されているような信号で
ある。また、パターン発生器４２が出力するパターン信
号は図３に示されているように一定の間隔をもってハイ
レベルとなる信号である。このようなクロック信号及び
パターン信号がフリップフロップ３８−１…３８−ｎに
供給されることにより、これらのフリップフロップ３８
のうちいずれか１つのフリップフロップ３８のみがハイ
レベルの信号を出力する。その結果、図３に示されてい
るようにあるクロック周期では出力端子ａ（３６−１）
にハイレベルの信号が出力され、その次のクロック周期
においては出力端子ｂ（３６−２）にハイレベルの信号
が強制的に出力される。そして、さらに次のクロック周
期においては出力端子ｃ（３６−３）に強制的にハイレ
ベルの信号が強制的に出力される。このようにして、出
力バッファ３４−１…３４−ｎの出力信号が次々にハイ
レベルに設定され、それらの出力信号のうち最も高い電
圧を有する信号がダイオードネットワークを介して最大
電圧端子４６に出力される。
から出力されるパターン信号が、フリップフロップ３８
−１…３８−ｎを伝搬されていく様子が図３のタイムチ
ャートに示されている。図３のタイムチャートに示され
ているように、外部からのＴＥＳＴ信号がハイレベルに
なると、クロック発生器４０とパターン発生器４２とが
それぞれイネーブルされる。すると、前述したように、
クロック発生器４０は、クロック信号をフリップフロッ
プ３８−１…３８−ｎにそれぞれ共通に供給し始める。
このクロック信号は、図３に示されているような信号で
ある。また、パターン発生器４２が出力するパターン信
号は図３に示されているように一定の間隔をもってハイ
レベルとなる信号である。このようなクロック信号及び
パターン信号がフリップフロップ３８−１…３８−ｎに
供給されることにより、これらのフリップフロップ３８
のうちいずれか１つのフリップフロップ３８のみがハイ
レベルの信号を出力する。その結果、図３に示されてい
るようにあるクロック周期では出力端子ａ（３６−１）
にハイレベルの信号が出力され、その次のクロック周期
においては出力端子ｂ（３６−２）にハイレベルの信号
が強制的に出力される。そして、さらに次のクロック周
期においては出力端子ｃ（３６−３）に強制的にハイレ
ベルの信号が強制的に出力される。このようにして、出
力バッファ３４−１…３４−ｎの出力信号が次々にハイ
レベルに設定され、それらの出力信号のうち最も高い電
圧を有する信号がダイオードネットワークを介して最大
電圧端子４６に出力される。
【００３７】最も高い電圧を有する信号が最大電圧端子
４６に出力されることは上記実施例１と同様である。し
かし、本実施例２においてさらに特徴的なことはこの最
大電圧端子４６と接地との間に保持コンデンサ４８が接
続されていることである。この保持コンデンサ４８と、
上述したＦＥＴ４４−１…４４−ｎとから最大値ホール
ド回路が形成されている。すなわち、所定の周期で出力
バッファ３４−１…３４−ｎは順番にハイレベルに強制
的に設定されるがそれらの出力信号のうち最も高い電圧
がこのダイオードネットワークと保持コンデンサ４８と
の働きにより検出される。これは、保持コンデンサ４８
にダイオードネットワークを通じて供給される信号のう
ち最も高い電圧が保持されることにより達成される。こ
のようにして保持コンデンサ４８に保持された最も高い
電圧は、最大電圧端子４６を介して外部から計測され
る。
４６に出力されることは上記実施例１と同様である。し
かし、本実施例２においてさらに特徴的なことはこの最
大電圧端子４６と接地との間に保持コンデンサ４８が接
続されていることである。この保持コンデンサ４８と、
上述したＦＥＴ４４−１…４４−ｎとから最大値ホール
ド回路が形成されている。すなわち、所定の周期で出力
バッファ３４−１…３４−ｎは順番にハイレベルに強制
的に設定されるがそれらの出力信号のうち最も高い電圧
がこのダイオードネットワークと保持コンデンサ４８と
の働きにより検出される。これは、保持コンデンサ４８
にダイオードネットワークを通じて供給される信号のう
ち最も高い電圧が保持されることにより達成される。こ
のようにして保持コンデンサ４８に保持された最も高い
電圧は、最大電圧端子４６を介して外部から計測され
る。
【００３８】以上述べたように、本実施例２によれば、
出力バッファ３４−１…３４−ｎの出力信号を順番にハ
イレベルに設定し、かつそれらの出力信号のうち最も高
い電圧を保持コンデンサ４８に保持させ、この保持され
た電圧を最大電圧端子４６を介して外部に出力させた。
従って、本実施例２によれば、最大電圧端子４６から出
力される信号の電圧を測定することにより各出力バッフ
ァ３４−１…３４−ｎから出力される信号が所定の最大
値未満であることを容易に検査することが可能である。
更に全ての出力バッファ３４−１…３４−ｎを１度にハ
イレベルにするのではなく順にハイレベルに強制的に設
定し、その中の最も高い電圧を保持コンデンサ４８に保
持させたので、実施例１と異なり電源電流の急激な変化
を引き起こすことなく、ノイズを引き起こす恐れも少な
くなる。
出力バッファ３４−１…３４−ｎの出力信号を順番にハ
イレベルに設定し、かつそれらの出力信号のうち最も高
い電圧を保持コンデンサ４８に保持させ、この保持され
た電圧を最大電圧端子４６を介して外部に出力させた。
従って、本実施例２によれば、最大電圧端子４６から出
力される信号の電圧を測定することにより各出力バッフ
ァ３４−１…３４−ｎから出力される信号が所定の最大
値未満であることを容易に検査することが可能である。
更に全ての出力バッファ３４−１…３４−ｎを１度にハ
イレベルにするのではなく順にハイレベルに強制的に設
定し、その中の最も高い電圧を保持コンデンサ４８に保
持させたので、実施例１と異なり電源電流の急激な変化
を引き起こすことなく、ノイズを引き起こす恐れも少な
くなる。
【００３９】なお、上記実施例２においては最大の電圧
を有する信号を検出したが、上記ダイオード４４−１…
４４−ｎの向きを逆にし、最も低い電圧を検出するよう
にしても好適である。この場合、保持コンデンサ４８に
は、最低の電圧が保持されることになり、外部からはこ
の最低電圧を測定することになるので各出力バッファ３
４−１…３４−ｎが所定の下限値以上の出力を有してい
るか否かが容易に測定可能である。なお、このように最
低電圧を検出する場合には、フリップフロップ３２−１
…３２−ｎは、内部回路３０からの信号と、接地とを切
り替える構成とする。このように構成した場合にも上記
最大の電圧を測定する場合と同様の作用効果を有する。
を有する信号を検出したが、上記ダイオード４４−１…
４４−ｎの向きを逆にし、最も低い電圧を検出するよう
にしても好適である。この場合、保持コンデンサ４８に
は、最低の電圧が保持されることになり、外部からはこ
の最低電圧を測定することになるので各出力バッファ３
４−１…３４−ｎが所定の下限値以上の出力を有してい
るか否かが容易に測定可能である。なお、このように最
低電圧を検出する場合には、フリップフロップ３２−１
…３２−ｎは、内部回路３０からの信号と、接地とを切
り替える構成とする。このように構成した場合にも上記
最大の電圧を測定する場合と同様の作用効果を有する。
【００４０】また、上記実施例２においては保持コンデ
ンサ４８を使用することにより、最大の電圧の値を保持
したが、この保持コンデンサとして配線の浮遊容量を用
いることも好適である。すなわち、上述したクロック信
号の周期を十分に短く設定すれば、最大の電圧を保持す
るためのコンデンサに必要な容量はそのぶん少なくな
る。従って、十分に上記クロック信号の周期を短くする
とわざわざコンデンサとしての回路を設けなくとも、最
大電圧端子４６からの配線に生じる浮遊容量で十分電圧
が保持できる場合も多い。この浮遊容量は、出力端子３
６の個数にもよるが数１０ｎＦから数百ｎＦ程度となる
ものが多い。更に、この保持コンデンサ４８をわざわざ
集積回路装置内部に設けなくとも、外部に設けることも
可能である。
ンサ４８を使用することにより、最大の電圧の値を保持
したが、この保持コンデンサとして配線の浮遊容量を用
いることも好適である。すなわち、上述したクロック信
号の周期を十分に短く設定すれば、最大の電圧を保持す
るためのコンデンサに必要な容量はそのぶん少なくな
る。従って、十分に上記クロック信号の周期を短くする
とわざわざコンデンサとしての回路を設けなくとも、最
大電圧端子４６からの配線に生じる浮遊容量で十分電圧
が保持できる場合も多い。この浮遊容量は、出力端子３
６の個数にもよるが数１０ｎＦから数百ｎＦ程度となる
ものが多い。更に、この保持コンデンサ４８をわざわざ
集積回路装置内部に設けなくとも、外部に設けることも
可能である。
【００４１】以上のように保持コンデンサ４８を用い
ず、最大電圧端子４６からの配線の浮遊容量を利用した
り、又は最大電圧端子４６の外部にコンデンサを設ける
ようにしたりしても上記実施例２と同様の作用効果を奏
する。
ず、最大電圧端子４６からの配線の浮遊容量を利用した
り、又は最大電圧端子４６の外部にコンデンサを設ける
ようにしたりしても上記実施例２と同様の作用効果を奏
する。
【００４２】
【発明の効果】以上述べたように、本発明によれば、半
導体集積回路に１ピンまたは２ピンを付加するだけで、
全出力端子の最大電圧又は最小電圧を測定することが可
能である。
導体集積回路に１ピンまたは２ピンを付加するだけで、
全出力端子の最大電圧又は最小電圧を測定することが可
能である。
【００４３】すなわち、本発明によれば、全出力端子を
同時にＤＣ測定することができるという効果を有する。
同時にＤＣ測定することができるという効果を有する。
【図１】本発明の好適な実施例１の半導体集積回路の回
路図である。
路図である。
【図２】本発明の好適な実施例２の半導体集積回路の回
路図である。
路図である。
【図３】上記実施例２の動作を表すタイムチャートであ
る。．
る。．
１０ 内部回路 １２−１…１２−ｎ マルチプレクサ １４−１…１４−ｎ 出力バッファ １６−１…１６−ｎ 出力端子 １８−１…１８−ｎ ＦＥＴ ２０ 最大電圧端子
Claims (10)
- 【請求項１】 外部に出力信号を出力する複数の出力端
子と、 前記出力端子に出力される信号のうち最も高い電圧と等
しい電圧の信号を出力する最大電圧端子と、 前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、 前記各出力バッファの出力信号を、ハイレベルに強制設
定するハイレベル設定手段と、 前記各出力端子に出力される信号のうち最も高い電圧を
検出し、その電圧を前記最大電圧端子に出力する最大電
圧検出手段と、 を含むことを特徴とする半導体集積回路。 - 【請求項２】 外部に出力信号を出力する複数の出力端
子と、 前記出力端子に出力される信号のうち最も低い電圧と等
しい電圧の信号を出力する最小電圧端子と、 前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、 前記各出力バッファの出力信号を、ロウレベルに強制設
定するロウレベル設定手段と、 前記各出力端子に出力される信号のうち最も低い電圧を
検出し、その電圧を前記最小電圧端子に出力する最小電
圧検出手段と、 を含むことを特徴とする半導体集積回路。 - 【請求項３】 外部に出力信号を出力する複数の出力端
子と、 前記出力端子に出力される信号のうち最も高い電圧と等
しい電圧の信号を出力する最大電圧端子と、 前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、 前記各出力バッファの出力信号を、順番にハイレベルに
強制設定する第二のハイレベル設定手段と、 前記各出力端子に出力される信号のうち最も高い電圧を
検出し、その電圧を前記最大電圧端子に出力する最大電
圧検出手段と、 を含むことを特徴とする半導体集積回路。 - 【請求項４】 外部に出力信号を出力する複数の出力端
子と、 前記出力端子に出力される信号のうち最も低い電圧と等
しい電圧の信号を出力する最小電圧端子と、 前記各出力端子ごとに設けられ、前記出力端子に出力信
号を供給する出力バッファと、 前記各出力バッファの出力信号を、順番にロウレベルに
強制設定する第二のロウレベル設定手段と、 前記各出力端子に出力される信号のうち最も低い電圧を
検出し、その電圧を前記最小電圧端子に出力する最小電
圧検出手段と、 を含むことを特徴とする半導体集積回路。 - 【請求項５】 請求項１記載の半導体集積回路におい
て、 前記最大電圧検出手段は、前記各出力端子ごとに設けら
れている整流器を含み、 前記各整流器のカソードは前記最大電圧端子に接続さ
れ、前記各整流器のアノードは前記出力端子に接続され
ていることを特徴とする半導体集積回路。 - 【請求項６】 請求項３記載の半導体集積回路におい
て、 前記最大電圧検出手段は、前記各出力端子ごとに設けら
れている整流器を含み、 前記各整流器のカソードは前記最大電圧端子に接続さ
れ、前記各整流器のアノードは前記出力端子に接続され
ていることを特徴とする半導体集積回路。 - 【請求項７】 請求項６記載の半導体集積回路におい
て、 前記最大電圧検出手段は、前記最大電圧端子と接地との
間に接続されているコンデンサ、を含むことを特徴とす
る半導体集積回路。 - 【請求項８】 請求項２記載の半導体集積回路におい
て、 前記最小電圧検出手段は、前記各出力端子ごとに設けら
れている整流器を含み、 前記各整流器のアノードは前記最小電圧端子に接続さ
れ、前記各整流器のカソードは前記出力端子に接続され
ていることを特徴とする半導体集積回路。 - 【請求項９】 請求項４記載の半導体集積回路におい
て、 前記最小電圧検出手段は、前記各出力端子ごとに設けら
れている整流器を含み、 前記各整流器のアノードは前記最小電圧端子に接続さ
れ、前記各整流器のカソードは前記出力端子に接続され
ていることを特徴とする半導体集積回路。 - 【請求項１０】 請求項９記載の半導体集積回路におい
て、 前記最小電圧検出手段は、前記最小電圧端子と接地とに
接続されているコンデンサを含むことを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5159889A JPH0772208A (ja) | 1993-06-30 | 1993-06-30 | 出力電圧測定容易化半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5159889A JPH0772208A (ja) | 1993-06-30 | 1993-06-30 | 出力電圧測定容易化半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772208A true JPH0772208A (ja) | 1995-03-17 |
Family
ID=15703397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5159889A Pending JPH0772208A (ja) | 1993-06-30 | 1993-06-30 | 出力電圧測定容易化半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772208A (ja) |
-
1993
- 1993-06-30 JP JP5159889A patent/JPH0772208A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| US5610826A (en) | Analog signal monitor circuit and method | |
| US5459737A (en) | Test access port controlled built in current monitor for IC devices | |
| KR960005606B1 (ko) | 저 대역폭 검사 장비 및 프로브 스테이션을 사용하여 디지탈 마이크로회로의 단순 및 정확한 에이씨(ac) 검사를 제공하는 내장 검사 회로 및 속도 검사 방법 | |
| US5576980A (en) | Serializer circuit for loading and shifting out digitized analog signals | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| TW322529B (en) | Multiple on-chip iddq monitors | |
| JPH05291952A (ja) | Ａ／ｄコンバーターのための組込み自己テスト | |
| US20010019274A1 (en) | Current detecting circuit and current detecting method | |
| EP0739512A1 (en) | Self-resetting bypass control for scan test | |
| JP3123454B2 (ja) | 半導体集積回路 | |
| JPH0772208A (ja) | 出力電圧測定容易化半導体集積回路 | |
| US20250363276A1 (en) | Automatic test pattern generation for analog and mixed-signal circuits | |
| JPH09264929A (ja) | 論理回路のテスト方法およびそのテスト回路 | |
| JP2648218B2 (ja) | 半導体装置 | |
| US11619661B1 (en) | On-die techniques for converting currents to frequencies | |
| US11777483B1 (en) | On-die techniques for asynchnorously comparing voltages | |
| JP3395773B2 (ja) | 半導体装置 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| WO2023239414A1 (en) | Scan-based test circuitry for structural testing of analog and mixed-signal circuits | |
| US6556036B2 (en) | Semiconductor integrated circuit device | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH052054A (ja) | テスト容易化回路 | |
| CN117491842A (zh) | 一种优化dc参数准确性且缩短测试时间的方法 |