JPH052054A

JPH052054A - テスト容易化回路

Info

Publication number: JPH052054A
Application number: JP3178777A
Authority: JP
Inventors: Seiji Takenobu; 聖児武信
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1991-06-24
Filing date: 1991-06-24
Publication date: 1993-01-08

Abstract

(57)【要約】【目的】テスト専用ピンを１ピンのみ用いて、出力バ
ッファレベルを容易に外部から制御可能にし、テスト容
易化を図る。【構成】半導体集積回路の内部回路１０及び出力バッ
ファ１２Ａ、１２Ｂ・・・の間に設けられた２入力マル
チプレクサ１４Ａ、１４Ｂ・・・と、テスト信号のポジ
ティブエッジでノードＱの出力が反転するエッジトリガ
型フリップフロップ回路２４と、該フリップフロップ回
路２４の入力と前記マルチプレクサ１４Ａ、１４Ｂ・・
・のコントロール入力Ｓにテスト信号を入力するための
テスト専用ピン２２とを備え、各出力バッファ１２Ａ、
１２Ｂ・・・の入力に各マルチプレクサ１４Ａ、１４Ｂ
・・・の出力を接続し、各マルチプレクサ１４Ａ、１４
Ｂ・・・毎に、マルチプレクサ１４Ａ、１４Ｂ・・・の
１つの入力に内部回路１０の出力を接続すると共に、マ
ルチプレクサ１４Ａ、１４Ｂ・・・の他の１つの入力に
前記フリップフロップ回路２４の出力を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テスト容易化回路に係
り、特に、半導体集積回路の出力バッファ回路のテスト
を容易化するための回路に関する。

【０００２】

【従来の技術】半導体集積回路には、その内部回路の出
力を外部へ出力するため、内部回路と出力ピンとの間に
出力バッファが設けられている。この出力バッファが正
常に作動することが、半導体集積回路の論理出力を外部
に誤りなく伝えるのに必要不可欠である。

【０００３】そこで、出力バッファが正常に作動するこ
と、即ち、一定入力に対するハイレベル出力及びローレ
ベル出力が所定範囲の電位となっているか否かをテスト
（試験）する必要がある。このようなテストは容易且つ
正確に行うことが要請される。

【０００４】このような要請から、従来、半導体集積回
路には、テスト容易化のため、例えば図５に示すよう
に、内部回路１０と出力バッファ１２Ａ、１２Ｂ・・・
との間にテスト容易化回路８が設けられている。なお、
図５において、符号１１Ａ、１１Ｂ・・・は出力ピンで
ある。

【０００５】図５のテスト容易化回路８においては、こ
れら出力バッファ１２Ａ、１２Ｂ・・・の入力に、各々
２入力マルチプレクサ１４Ａ、１４Ｂ・・・の出力が接
続される。又、該マルチプレクサ１４Ａ、１４Ｂ・・・
毎に、マルチプレクサ１４Ａ、１４Ｂ・・・の１つの入
力に内部回路１０の出力が接続されると共に、マルチプ
レクサ１４Ａ、１４Ｂ・・・の他の１つの入力にレベル
入力ピン１６の出力が接続され、当該マルチプレクサ１
４Ａ、１４Ｂ・・・のコントロール入力Ｓにテストモー
ド切換えピン１８の出力が接続される。なお、レベル入
力ピン１６及びテストモード切換えピン１８の出力側
（マルチプレクサ１４Ａ、１４Ｂ・・・のコントロール
入力Ｓ側）には、それぞれバッファ１６Ａ、１８Ａが設
けられる。

【０００６】図５のテスト容易化回路８においては、通
常動作時には、テストモード切換えピン１８の通常動作
選択信号の入力により、マルチプレクサ１４Ａ、１４Ｂ
・・・は、図４の「１」側の入力を選択し、内部回路１
０の信号を出力バッファ１２Ａ、１２Ｂ・・・に出力す
る。

【０００７】一方、テスト時には、テストモード切換え
ピン１８へのテスト動作選択信号の入力により、マルチ
プレクサ１４Ａ、１４Ｂ・・・は、図４の「０」側の入
力を選択する。この状態において、レベル入力ピン１６
からのテスト信号入力により、出力バッファ１２Ａ、１
２Ｂ・・・を動作させ、その出力が所定範囲の電圧値に
なっているかで出力バッファ１２Ａ、１２Ｂ・・・のテ
ストを行う。

【０００８】従って、従来のテスト容易化回路８では、
レベル入力ピン１６とテストモード切換ピン１８との２
つのテスト専用ピンを必要としていた。

【０００９】

【発明が解決しようとする課題】前記のように従来のテ
スト容易化回路は、出力バッファのテストが容易に行い
得るものであるが、テスト専用のピンが２つ必要とな
る。

【００１０】ここで、半導体集積回路の利用に際して
は、使用できるピン数が多ければ多いほど内部回路との
信号のやりとりがし易く、好ましいため、今日、半導体
集積回路は多ピン化する傾向にある。しかしながら、多
ピン化には限度があり、現状で設けられているピンの範
囲で、より多く内部回路と信号のやりとりができるよう
にピンを使用することが望ましい。

【００１１】しかるに前記のようにテスト専用ピンを２
つ使用するのではそれだけ他に使用できるピンが少なく
なり、しかも、テスト専用ピンは通常動作では不要のも
のである。それ故、テスト専用ピンは減らすことが要請
されるが、従来はテスト専用ピンを１ピンのみとし得る
技術がなく、このような要請に応え得ないという問題点
があった。

【００１２】本発明は、前記従来の問題点を解消するべ
くなされたもので、半導体集積回路のテスト専用ピンを
１ピンのみ用いて、テストモードにおいて出力バッファ
のレベルを外部から制御可能にしてテストを容易化し得
るテスト容易化回路を提供することを課題とする。

【００１３】

【課題を解決するための手段】本発明は、半導体集積回
路の出力バッファのテストを容易化するための回路にお
いて、半導体集積回路の内部回路及び出力バッファの間
に設けられた２入力マルチプレクサと、テスト信号のネ
ガティブエッジ又はポジティブエッジのいずれかで出力
が反転されるトグル手段と、該トグル手段の入力と前記
マルチプレクサのコントロール入力とにテスト信号を入
力するためのテスト専用ピンとを備え、各出力バッファ
の入力に各２入力マルチプレクサの出力を接続し、前記
マルチプレクサ毎に、マルチプレクサの１つの入力に内
部回路の出力を接続すると共に、マルチプレクサの他の
１つの入力にトグル手段の出力を接続することにより、
前記課題を解決するものである。

【００１４】

【作用】本発明においては、テスト信号はマルチプレク
サのコントロール入力に入力されるため、ハイレベルと
ローレベルの交互に切替われば、その都度マルチプレク
サの出力は、トグル手段出力と内部回路出力とに切替わ
る。又、トグル手段の出力は、ネガティブエッジ又はポ
ジティブエッジのいずれかで反転されるため、前記テス
ト信号の切替わりの一周期で変化する。

【００１５】例えば図２に示すようにトグル手段がポジ
ティブエッジで反転するものの場合、トグル手段の出力
が例えばハイレベルＡのとき、テスト信号の切替わりで
マルチプレクサは内部回路出力Ｂとトグル手段出力とを
順に出力バッファに供給し、次いで、トグル手段出力が
ローレベルＡ′になったとき、又、内部回路出力とトグ
ル手段出力Ａ′とを順に出力バッファに供給する。この
場合、トグル手段がネガティブエッジで反転するもので
も同様にテストできる。なお、図２において期間Ｔ０が
出力バッファのテスト期間である。

【００１６】即ち、出力バッファへのハイレベルとロー
レベルとの信号入力を１つのテスト専用ピンからの入力
で達成できる。

【００１７】従って、テスト専用のピンを１ピンのみ用
いてテストモードにおいて出力バッファのレベルを容易
に外部から制御可能にして、テストを容易化し得る。

【００１８】なお、ポジティブエッジは信号がローレベ
ルからハイレベルへ途中で下がることなく立ち上がる信
号のことであり、ネガティブエッジは、信号がハイレベ
ルからローレベルへ途中で上がることなく立ち上がる信
号のことである。

【００１９】

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。

【００２０】この実施例は、図１に示すような、半導体
集積回路に設けられたテスト容易化回路２０である。

【００２１】図１に示すように、このテスト容易化回路
２０は、半導体集積回路の内部回路１０及び出力バッフ
ァ１２Ａ、１２Ｂ・・・の間に設けられた２入力マルチ
プレクサ１４Ａ、１４Ｂ・・・と、テスト信号のネガテ
ィブエッジ又はポジティブエッジでノードＱの出力が反
転されるエッジトリガ型フリップフロップ回路２４と、
該フリップフロップ回路２４の入力と前記マルチプレク
サ１４Ａ、１４Ｂ・・・のコントロール入力Ｓにテスト
信号を外部から入力するためのテスト専用ピン２２とを
備え、各出力バッファ１２Ａ、１２Ｂ・・・の入力に各
マルチプレクサ１４Ａ、１４Ｂ・・・の出力を接続し、
各マルチプレクサ１４Ａ、１４Ｂ・・・毎に、マルチプ
レクサ１４Ａ、１４Ｂ・・・の１つの入力に内部回路１
０の出力を接続すると共に、マルチプレクサ１４Ａ、１
４Ｂ・・・の他の１つの入力に前記フリップフロップ回
路２４の出力を接続したものである。

【００２２】なお、前記フリップフロップ回路２４で
は、テスト専用ピン２２の出力バッファ２２Ａの出力が
前記フリップフロップ回路２４のクロック入力に接続さ
れ、前記フリップフロップ回路２４の反転出力ノード
Ｑ′がＤ入力に接続されている。又、その他の構成で前
出図５と同様の部分には同一の番号を付してその説明は
省略する。

【００２３】ここで、図３に、出力バッファ１２Ａ、１
２Ｂ・・・をテストする際に、各出力ピン１１Ａ、１１
Ｂ・・・に繋げてテスタとして用いるダイナミックロー
ド回路３０の例を示す。図３において、Ｉol、Ｉohは、
それぞれローレベル用、ハイレベル用の電流源、Ｖt
は、レベルチェック用の閾値電圧源、Ｄは、ダイオード
ブリッジである。

【００２４】前記ダイナミックロード回路３０において
は、出力バッファ１２Ａ、１２Ｂ・・・の出力が閾値電
圧Ｖt を超えるハイレベルならば出力バッファ１２Ａ、
１２Ｂ・・・から電流源Ｉohへ向かって電流が流れ、閾
値電圧Ｖt 未満のローレベルならば電流源Ｉolから出力
バッファ１２Ａ、１２Ｂ・・・へ向かって電流が流れ
て、出力バッファ１２Ａ、１２Ｂ・・・の負荷として作
動し、入力端子に出力バッファ１２Ａ、１２Ｂ・・・に
電圧が現われるようになっている。

【００２５】又、図２の符号３２は、前記ダイナミック
ロード回路３０の入力端子電圧、即ち、出力バッファ１
２Ａ、１２Ｂ・・・の出力電圧が所定電圧範囲（例えば
４．５Ｖ〜１．５Ｖ）内に入っていないことを判断する
ための例えばウィンドコンパレータからなる判断回路で
ある。この判断回路３２は、出力バッファ１２Ａ、１２
Ｂ・・・の出力電圧がハイレベルのとき所定の高電位を
超え、ローレベルのとき所定の低電位未満となっていれ
ば出力バッファ１２Ａ、１２Ｂ・・・は正常であると判
断し、一方、前記出力電圧が所定電圧範囲内に入ってい
れば異常であると判断するものである。

【００２６】以下、実施例の作用を説明する。

【００２７】実施例のテスト容易化回路２０において、
テスト専用ピン２２からクロックパルスのテスト信号を
入力する。

【００２８】図３は、入力テスト信号に対する、エツジ
トリガ型フリップフロップ回路２４のノードＱ出力及び
各出力ピン１１Ａ、１１Ｂ・・・の出力の関係例であ
る。

【００２９】半導体集積回路の通常動作の通常モード時
には、テスト専用ピン２２へハイレベルの信号を継続し
て入力する。これにより各マルチプレクサ１４Ａ、１４
Ｂ・・・は、図１の「１」側入力を選択するため、内部
回路１０の出力Ｂが出力バッファ１２Ａ、１２Ｂ・・・
ひいては出力ピン１１Ａ、１１Ｂ・・・に現われる。

【００３０】一方、前記出力バッファ１２Ａ、１２Ｂ・
・・のテスト時には、テスト専用ピン２２へハイレベ
ル、ローレベルが交互に切替わるクロックパルスのテス
ト信号を入力する。このクロックパルステスト信号の入
力により、次の４つの期間Ｔ１、Ｔ２、Ｔ３、Ｔ４から
なる周期Ｔで出力バッファ１２Ａ、１２Ｂ・・・のテス
トができる。

【００３１】（１）期間Ｔ１：出力バッファ１２Ａ、１
２Ｂ・・・のテストをすべく、テスト専用ピン２２にク
ロックパルス信号を入力すると、まず、期間Ｔ１が開始
し、例えばテスト専用ピン２２への入力がハイレベルか
らローレベルへ立ち下がったとき（ネガティブエッジ）
には、フリップフロップ回路２４のノードＱの出力はハ
イレベルＡのまま変わらないが、各マルチプレクサ１４
Ａ、１４Ｂ・・・の入力は「０」側に選択される。従っ
て、該ノードＱの出力Ａ（ハイレベル）が各出力バッフ
ァ１２Ａ、１２Ｂ・・・に入力され、各出力ピン１１
Ａ、１１Ｂ・・・には、ハイレベル出力が現われる。こ
の期間Ｔ１において、図３の判断回路３２によりダイナ
ミックロード回路３０の入力端子電圧が正常なハイレベ
ルの電圧か否かを判断する。

【００３２】（２）期間Ｔ２：期間Ｔ１が経過し、テス
ト専用ピン２２へのクロック入力がローレベルからハイ
レベルへ立上がったとき（ポジティブエッジ）には、期
間Ｔ２が開始する（期間Ｔ１は終了）。この期間Ｔ２に
おいては、ノードＱの出力がハイレベルＡからローレベ
ルＡ′へ切替わる。この場合、各マルチプレクサ１４
Ａ、１４Ｂ・・・の入力は「１」側が選択されるため、
内部回路１０の出力Ｂが出力バッファ１２Ａ、１２Ｂ・
・・に入力され、各出力ピン１１Ａ、１１Ｂ・・・に現
れる。

【００３３】（３）期間Ｔ３：期間Ｔ２が経過し、クロ
ック入力がハイレベルからローレベルに立下がったとき
には期間Ｔ３が開始する。この期間Ｔ３においては、ノ
ードＱの出力はローレベルのままであるが、マルチプレ
クサ１４Ａ、１４Ｂ・・・の入力は「０」側が選択され
るため、ノードＱのローレベル出力Ａ′が出力バッファ
１２Ａ、１２Ｂ・・・に入力とされ、これにより、出力
ピン１１Ａ、１１Ｂ・・・出力がローレベルとなる。こ
の期間Ｔ３において、図３の、判断回路３２によりダイ
ナミックロード回路３０の入力端子電力が正常なローレ
ベルの電圧か否かを判断する。

【００３４】（４）期間Ｔ４：期間Ｔ３が経過し、テス
ト専用ピン３０への入力が立上がると、期間Ｔ４が開始
する。この期間Ｔ４においては、ノードＱの出力が反転
してハイレベルＡとなるが、マルチプレクサ１４Ａ、１
４Ｂ・・・の入力が「１」側に選択されるため、出力ピ
ン１１Ａ、１１Ｂ・・・には内部回路１０の出力Ｂが現
れる。

【００３５】更に、クロックパルスがハイレベルからロ
ーレベルへ切替わった時点で前記期間Ｔ４は終了し、
又、新たな周期Ｔにおける期間Ｔ１が開始する。この期
間Ｔ１の開始により前記と同様の作動を周期Ｔ毎に繰返
す。

【００３６】以上のように、このテスト容易化回路２０
では、テスト専用ピン２２へのクロックパルスの入力に
より期間Ｔ１で出力バッファ１２Ａ、１２Ｂ・・・のハ
イレベル入力における作動良否判断が行えると共に、期
間Ｔ３で出力バッファ１２Ａ、１２Ｂ・・・のローレベ
ル入力における作動良否判断が行える。従って、単一の
テスト専用ピン２２のみで出力バッファ１２Ａ、１２Ｂ
・・・の出力電圧レベル良否判断が行える。

【００３７】なお、前記実施例においては、トグル手段
としてエッジトリガ型フリップフロップ回路２４を例示
しているが、テスト専用ピン２２へのネガティブエッジ
又はポジティブエッジのいずれかで出力が切替わるトグ
ル手段であれば、トグル手段に前記フリップフロップ回
路２４を用いることに限定されず、他のいずれのトグル
手段をも用いることができる。又、トグル手段のトグル
はポジティブエッジ時であることに限定されず、ネガテ
ィブエッジ時に行うものであってもよい。

【００３８】

【発明の効果】以上説明した通り、本発明によれば、半
導体集積回路のテスト専用ピンを１ピンのみ用いて、テ
ストモードにおいて出力バッファのレベルを外部から制
御可能にして、テストを容易化し得るという優れた効果
が得られる。

【図面の簡単な説明】

【図１】図１は、本発明の実施例に係るテスト容易化回
路の構成を示す回路図である。

【図２】図２は、本発明に係るテスト容易化回路のテス
ト信号、トグル手段出力、及び、出力バッファ出力の関
係例を示す線図である。

【図３】図３は、前記実施例に係るテスト容易化回路の
設けられた出力バッファの出力レベルをテストするため
の、ダイナミックロード回路及び判断回路の構成例を示
す回路図である。

【図４】図４は、前記実施例の作用を説明するための、
テスト専用ピンへの入力に対するノードＱ及び出力ピン
の出力信号例を示す線図である。

【図５】図５は、従来のテスト容易化回路の構成例を示
す回路図である。

【符号の説明】

１０…内部回路、１１Ａ、１１Ｂ・・・…出力ピン、１２Ａ、１２Ｂ・・・…出力バッファ、１４Ａ、１４Ｂ・・・…マルチプレクサ、２０…テスト容易化回路、２２…テスト専用ピン、２４…エッジトリガ型フリップフロップ回路、３２…判断回路。

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 7638−4ＭＨ０１Ｌ 21/82 Ｔ

Claims

【特許請求の範囲】【請求項１】半導体集積回路の出力バッファのテストを
容易化するための回路において、半導体集積回路の内部
回路及び出力バッファの間に設けられた２入力マルチプ
レクサと、テスト信号のネガティブエッジ又はポジティ
ブエッジのいずれかで出力が反転されるトグル手段と、
該トグル手段の入力と前記マルチプレクサのコントロー
ル入力とにテスト信号を入力するためのテスト専用ピン
とを備え、各出力バッファの入力に各２入力マルチプレ
クサの出力を接続し、前記マルチプレクサ毎に、マルチ
プレクサの１つの入力に内部回路の出力を接続すると共
に、マルチプレクサの他の１つの入力にトグル手段の出
力を接続することを特徴とするテスト容易化回路。