JPH0772829B2

JPH0772829B2 - 電子楽器におけるパラメ−タ供給装置

Info

Publication number: JPH0772829B2
Application number: JP61043035A
Authority: JP
Inventors: 一雄政木; 充美加藤
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: US4893538A; SG7195G; EP0235768B1; EP0235768A2; DE3750186D1; HK133395A; DE3750186T2; JPS62200399A; EP0235768A3

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子楽器において、波形データ等の楽音の
特性を決定するパラメータを記憶装置に記憶し、複数の
パラメータ決定因子に従ってこのパラメータを読み出す
ようにしたパラメータ供給装置に関し、特に記憶装置を
読み出すためのアドレス方式の改良に関する。

〔従来の技術〕

複数の音色制御因子（例えば鍵タッチ、音域、音色選択
情報など）に応じて異なる特性の楽音波形を発生する場
合、異なる特性の複数の波形をメモリに記憶し、これを
音色制御因子に応じて選択的に読み出すことが行われ
る。その場合、従来は、波形データを記憶したメモリを
音色制御因子に応じて直接読み出すようにしていたため
次のような問題点があった。

〔発明が解決しようとする問題点〕

メモリ構成を制御因子のどのような組合せに対しても共
通に構成した場合は、無駄が生じることがある。例え
ば、どの音域でもＮ段階の鍵タッチに対応する波形を記
憶する構成とすると、必らず音域数のＮ倍の波形データ
を記憶する容量を持たねばならない。しかし、音域によ
ってはＮ段階の各鍵タッチ毎に異なる波形とする必要が
なく、例えば２段階あるいは３段階毎に共通の波形デー
タを用いてよい場合がある。そのような場合、どの音域
でもＮ個の波形を記録する構成では同じ波形データを重
複して記憶することが起り、無駄となる。

一方、制御因子の組合せに対応してメモリ構成を変える
ようにした場合、例えば、ある音域では２段階の鍵タッ
チ毎に共通の波形データを記憶し、別の音域では３段階
の鍵タッチ毎に共通の波形データを記憶し、別の音域で
は鍵タッチの各段階毎に異なる波形データを記憶するよ
うな場合、メモリの無駄使いを避けることができる。し
かし、その場合は汎ゆる制御因子の組合せに対応して適
切なアドレス信号を発生することができるようにアドレ
ス発生回路を構成しなければならず、回路構成が複雑と
なってしまう。また、メモリ構成を変更した場合、アド
レス発生回路全体のハード構成仕様も変更しなければな
らず、面倒である。

この発明は上述の点に鑑みてなされたもので、メモリ構
成の無駄を無くすと共にアドレス発生用回路の構成を簡
単化しかつ仕様変更に最小限の変更で対処し得るように
したアドレス方式を提案し、そのようなアドレス方式に
従ってパラメータを供給し得るようにしたパラメータ供
給装置を提供しようとするものである。

〔問題点を解決するための手段〕

この発明に係るパラメータ供給装置は、複数種類のパラ
メータ決定因子の組合せに対応して複数組のパラメータ
を記憶したパラメータ記憶手段と、複数種類の各パラメ
ータ決定因子別に設けられており、それぞれのパラメー
タ決定因子の値に対応してそれぞれアドレスデータを記
憶してなる複数のアドレス記憶手段と、前記各アドレス
記憶手段からそれぞれに対応するパラメータ決定因子に
従って該パラメータ決定因子の現在値に対応するアドレ
スデータをそれぞれ読み出すものであって、前記複数の
アドレス記憶手段における少なくとも１種類のパラメー
タ決定因子に対応するアドレス記憶手段からは、そのパ
ラメータ決定因子と他の少なくとも１種類のパラメータ
決定因子に対応するデータとの組合せによってそこに記
憶されているアドレスデータを読み出すようにする第１
の読出し手段と、前記各アドレス記憶手段から個別にそ
れぞれ読み出されたアドレスデータを演算することによ
り前記複数種類の各パラメータ決定因子の組合せに対応
するアドレス信号を形成し、このアドレス信号により前
記パラメータ記憶手段から１組のパラメータを読み出す
第２の読出し手段とを具えたものである。

後述する実施例との対応を示すと、パラメータ記憶手段
はデータバンク（第１図，第２図のパラメータメモリ1
7,17a、波形メモリ18,18a）、アドレス記憶手段はアド
レスメモリ（第１図の16,第２図の16a,16b,16c）、第１
の記憶手段はメモリ読出し制御回路（第１図及び第３図
の19）の一部の処理機能（特にステップST＝２〜11の処
理）、第２の記憶手段はメモリ読出し制御回路（第１図
及び第３図の19）の別の一部の処理機能（特にステップ
ST＝12〜22の処理）、に夫々対応している。

〔作用〕

複数種類の各パラメータ決定因子別にそれぞれ個別にア
ドレス記憶手段が設けられており、第１の読出し手段に
よる読出し処理によって、各アドレス記憶手段からそれ
ぞれに対応するパラメータ決定因子に従って該パラメー
タ決定因子の現在値に対応するアドレスデータがそれぞ
れ読み出される。更に、第２の読出し手段による処理に
よって、各アドレス記憶手段から個別に読み出された各
種パラメータ決定因子に対応するアドレスデータを演算
することにより、各パラメータ決定因子の組合せに対応
するアドレス信号を形成し、このアドレス信号によりパ
ラメータ記憶手段から１組のパラメータが読み出され
る。

〔発明の効果〕

この発明によれば、各パラメータ決定因子に応じてアド
レスデータを個別に読み出し、このアドレスデータを演
算することによりアドレス信号を形成し、これに基づき
パラメータ記憶手段から各パラメータ決定因子の組合せ
に対応する１組のパラメータを読み出す構成であるた
め、パラメータ記憶手段においてパラメータ決定因子の
すべての組合せ毎に個別にパラメータを記憶しておく必
要がなく、各パラメータ決定因子の組合せに対応して形
成されるアドレス信号に対応してパラメータを記憶して
おけばよいことになり、例えばパラメータ決定因子の組
合せが異なっていても同じ内容のパラメータを使用でき
る場合は同じアドレスを指定するようアドレス信号の形
成を行うことにより、パラメータ記憶手段の記憶構成を
簡単化することができ、メモリの無駄使いを防ぐことが
できる。また、各パラメータ決定因子に対応して記憶し
たアドレスデータに基づきパラメータ読み出し用のアド
レス信号を形成するようにした間接アドレス方式である
ので、パラメータ記憶手段のメモリ構成を変更した場合
は、アドレス記憶手段における必要な箇所の記憶データ
のみ変えればよく、回路全体のハード構成仕様を変更す
る必要がない。また、複数のアドレス記憶手段における
少なくとも１種類のパラメータ決定因子に対応するアド
レス記憶手段からは、そのパラメータ決定因子と他の少
なくとも１種類のパラメータ決定因子に対応するデータ
との組合せによってそこに記憶されているアドレスデー
タを読み出すようにした階層化したアドレス構成である
ため、パラメータ記憶手段における仕様変更に対しては
必要最小限のアドレス記憶手段における仕様変更によっ
て対処することができ、データ変更の自由度が高い。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例を詳細に
説明しよう。

第１図において、押鍵及び発音割当回路11は鍵盤10で押
圧された鍵を検出し、該押圧鍵の発音を所定数（以下８
とする）のチャンネルの何れかに割当てる。各チャンネ
ルに割当てられた鍵のキーコードKCとキーオン信号KON
及びキーオンパルスKONPが時分割的に該回路11から出力
される。タッチ検出回路12は鍵盤10で押圧された鍵の押
鍵速度、押鍵圧力等の鍵タッチを検出するものであり、
この検出に基づきタッチデータTCHを出力する。音色選
択回路13は音色選択用の操作子から成る回路であり、選
択された音色を示す音色コードVNを出力する。この実施
例において、パラメータ決定因子は３種類であり、１つ
は音色選択回路13によって選択された音色であり、もう
１つは鍵盤10で押圧された鍵の音高（または音域）であ
り、もう１つはタッチ検出回路12で検出された鍵タッチ
である。

データメモリ14は、各種のデータを記憶したものであ
り、一例として周波数ナンバメモリ15、アドレスメモリ
16、パラメータメモリ17、波形メモリ18を含む。メモリ
読出し制御回路19は、各パラメータ決定因子に対応する
データVN、TCH、KC、KON、KONPに応じてデータメモリ14
の読み出しを制御し、楽音形成に必要なパラメータデー
タを楽音発生回路20に与える。楽音発生回路20は与えら
れたパラメータデータに応じて楽音信号を発生するもの
であり、例えば、このパラメータデータに応じて波形メ
モリ18の読み出しやエンベロープ波形信号の発生を制御
することにより楽音信号を発生する。発生した楽音信号
はサウンドシステム21に与えられる。

次に、第２図に示されたメモリマップを参照してデータ
メモリ14の一例につき説明する。

周波数ナンバメモリ15は、楽音周波数に対応する定数で
ある周波数ナンバFNを各鍵毎に記憶するものであり、キ
ーコードKCをアドレス信号としてそれに対応する周波数
ナンバFNを読み出す。この周波数ナンバメモリ15はデー
タメモリ14において絶対アドレス０から始まる所定の記
憶領域を占めている。

ボイスディレクトリ（ボイスアドレスメモリ）16aは、
各種音色（これをボイス１〜Ｎで区別する）に対応する
ボイスアドレスデータVADを記憶するものであり、音色
コードVNをアドレス信号としてそれに対応するボイスア
ドレスデータVADを読み出す。このボイスディレクトリ1
6aは、データメモリ14において所定のオフセットアドレ
スOA1（絶対アドレス）から始まる所定の記憶領域を占
めている。

データメモリ14の残りの領域は各ボイス１〜Ｎに対応す
るボイスメモリVM1〜VMnとなっている。上記ボイスディ
レクトリ16aに記憶したボイスアドレスデータVADは各ボ
イス１〜Ｎに対応するボイスメモリVM1〜VMnの先頭アド
レスを絶対アドレスにて示すデータである。各ボイスメ
モリVM1〜VMnはバンクディレクトBDRと任意の数Ｍ個
（このＭは各ボイス毎に異なっていてもよい）のデータ
バンクDB1〜DBmを夫々含む。

バンクディレクトリBDRはキーオフセットアドレスメモ
リ16bとタッチオフセットアドレスメモリ16cからなって
いる。キーオフセットアドレスメモリ16bは、各鍵に対
応するキーオフセットアドレスデータKADを記憶してお
り、キーコードKCをアドレス信号としてそれに対応する
キーオフセットアドレスデータKADを読み出す。一例と
して鍵数は88である。タッチオフセットアドレスメモリ
16cは、鍵タッチの各段階に対応するタッチオフセット
アドレスデータTADを記憶しており、タッチデータTCHを
アドレス信号としてそれに対応するタッチオフセットア
ドレスデータTADを読み出す。一例として鍵タッチの段
階は０〜７の８段階である。バンクディレクトリBDRに
おいてはキーオフセットアドレスメモリ16bがタッチオ
フセットアドレスメモリ16cに先行して設けられてお
り、タッチオフセットアドレスメモリ16cの先頭アドレ
スはバンクディレクトリBDRの先頭アドレス（これはキ
ーオフセットアドレスメモリ16bの先頭アドレスでもあ
る）から所定のオフセットアドレスOA2分だけオフセッ
トしている。

データバンクDB1〜DBmは、楽音の特性を設定する１組の
パラメータを各バンク毎に記憶している。任意の複数の
バンクからなるバンクグループ１〜ｋがキーグループ１
〜ｋに対応しており、１バンクグループ内の各バンクが
鍵タッチに対応している。キーオフセットアドレスデー
タKADは、データバンクDB1〜DBmにおける目的のバンク
グループの先頭のバンクの先頭アドレスをバンクディレ
クトリBDRの先頭アドレスからの相対アドレスによって
指示するデータである。タッチオフセットアドレスデー
タTADは、１バンクグループ内の目的のバンクの先頭ア
ドレスをそのバンクグループの先頭のバンクの先頭アド
レスからの相対アドレスによって指示するデータであ
る。

１つのデータバンクはパラメータメモリ17aと波形デー
タメモリ18aとからなる。１つのバンクに対応するパラ
メータメモリ17aは、特定の楽音特性を実現する１組の
パラメータデータを記憶している。１組のパラメータデ
ータは、エンベロープ波形の特性を決定するアタックレ
ベルデータAL,アタックレートデータAR,ディケイレート
データDR,サステインレベルデータSL,リレースレートデ
ータRRと、波形データメモリ18aから波形データを読み
出すときに使用するスタートアドレスデータSAD,繰返し
アドレスデータRAD,エンドアドレスデータEADとからな
る。波形データメモリ18aは、特定の音色を実現する楽
音波形のデータを複数周期分記憶している。発音時は、
最初にスタートアドレスからエンドアドレスまでの複数
周期波形を１回読み出し、以後は繰返しアドレスからエ
ンドアドレスまでの複数周期波形を繰返し読み出すこと
により楽音信号を発生する。この読み出しのときにスタ
ートアドレス、繰返しアドレス、エンドアドレスを指示
するために上述のアドレスデータSAD,RAD,EADが使用さ
れる。なお、波形読出し位相の歩進は周知のように周波
数ナンバFNの繰返し演算によって行う。

このように１組のパラメータを記憶したデータバンクが
１ボイスにつきＭ個有り、これがＮボイス分有るので、
全体として複数組のパラメータが記憶されていることに
なる。読み出されるべき１組のパラメータは、音色コー
ドVNとキーコードKC,タッチデータTCHの組合せに応じて
決定される。つまり、音色コードVNに応じて１つのボイ
スアドレスデータVADがボイスディレクトリ（ボイスア
ドレスメモリ）16aから読み出され、読み出されたボイ
スアドレスデータVADに対応する１つのボイスメモリ（V
M1〜VMnのうち１つ）内のバンクディレクトリBDR内のキ
ーオフセットアドレスメモリ16bからキーコードKCに応
じて１つのキーオフセットアドレスデータKADが読み出
され、かつタッチオフセットアドレスメモリ16cからタ
ッチデータTCHに応じて１つのタッチオフセットアドレ
スデータTADが読み出され、読み出されたキーオフセッ
トアドレスデータKADとタッチオフセットアドレスデー
タTAD及び上述のボイスアドレスデータVADにより１つの
データバンクが指定され、そのデータバンクから１組の
パラメータAL〜AR,SAD,RAD,EADが読み出される。

明らかなように、キーオフセットアドレスメモリ16bと
タッチオフセットアドレスメモリ16cは各ボイス毎に設
けられており、事実上、これらのメモリ16b、16cはキー
コードKC又はタッチデータTCHのみならずそれと音色コ
ードVNに対応するボイスアドレスデータVADとの組合せ
に応じて読み出されることになる。つまり、キーオフセ
ットアドレスメモリ16bとタッチオフセットアドレスメ
モリ16cはボイスアドレスメモリ16aの下位に順序づけら
れており、同じキーであってもボイスによってはキーグ
ループ分けを変えたり（キーオフセットアドレスデータ
KADの値を変える）、同じ鍵タッチであってもボイスに
よってはタッチオフセットアドレスデータTADの値を変
えたりすることができるようになっている。

また、アドレス構成を見ると、ボイスアドレスデータVA
Dが最上位、キーオフセットアドレスデータKADが次の
位、タッチオフセットアドレスデータTADが最下位に順
序づけられており、データバンクにおけるバンク構成の
仕様変更があった場合は最下位のアドレスメモリの記憶
内容を変更することによって対処し得るようになってい
る。

データバンクの仕様は一様ではない。例えば或る音色
（ボイス）の或る音域（キーグループ）では８段階のタ
ッチ変化の各々に対応して異なるバンクが準備されてい
る（この場合、該当するタッチオフセットアドレスメモ
リ16cの各タッチ０〜７に対応するアドレス位置には夫
々異なるオフセットアドレスデータTADが記憶される）
が、別の（または同じ）音色の別の（または同じ）音域
では８より少ない数のバンクしか準備されていない（こ
の場合、該当するタッチオフセットアドレスメモリ16c
の各タッチ０〜７に対応するアドレス位置には同じ値の
オフセットアドレスデータTADが記憶されているものも
ある）こともある。このようにデータバンクの仕様がど
のようなものであっても、各パラメータ決定因子に対応
する個別のアドレスメモリ16a、16b、16cのハード構成
は規格化するが（アドレス位置の数は固定し）、そこに
記憶するアドレスデータの内容を適宜変更することによ
り、様々な仕様に対処することができる。

実施例においては、周波数ナンバメモリ15に記憶する周
波数ナンバFN、アドレスメモリ16a、16b、16cに記憶す
るアドレスデータVAD、KAD、TAD、及びパラメータメモ
リ17aに記憶するアドレスデータSAD、RAD、EADは、デー
タビット数が多いため、夫々１データにつき２アドレス
位置に分割して記憶されている。その場合、下位ビット
LSBのデータを先のアドレス位置に記憶し、上位ビットM
SBのデータを後のアドレス位置に記憶している。設計
上、アドレス信号として用いるキーコードKC、音色コー
ドVN、タッチデータTCHは夫々１ビット上位にシフトし
て２倍の値に変更し、それに何も加算しないとき先のア
ドレス位置にある下位ビットLSBのデータを読み出し、
それに「１」を加算したとき後のアドレス位置にある上
位ビットMSBのデータを読み出すようになっている。

第３図は、メモリ読出し制御回路19の具体例を示すもの
で、マイクロプログラム方式によって読出し制御を行う
ようになっている。

プログラムメモリ22は、データメモリ14の読出し制御を
実行するプログラムを記憶している。プログラムカウン
タ23はプログラムメモリ22を読み出すためのプログラム
ステップ信号STを発生するもので、８ステージのシフト
レジスタ24と加算器25、ゲート26、27、エンド検出回路
28を含んでおり、８チャンネル分のカウント動作を時分
割的に行う。キーオンパルスKONPがインバータ29で反転
され、ゲート26の制御入力に加わる。このキーオンパル
スKONPは、鍵の押し始めで信号“1"となるもので、各チ
ャンネルに対応するものが時分割多重化されている。加
算器25はシフトレジスタ24の出力に対してゲート27から
与えられる“1"を加算するもので、その加算結果はゲー
ト26を介してシフトレジスタ24に与えられる。エンド検
出回路28はシフトレジスタ24の出力の値がプログラムの
最終ステップになったか否かを検出するもので、最終ス
テップに至らない場合は信号“0"を出力し、インバータ
30を介して信号“1"をゲート27の制御入力に与え、１カ
ウントアップを指示する信号“1"が加算器25に与えられ
るようにするが、最終ステップに至った場合は信号“1"
を出力し、インバータ30を介して信号“0"をゲート27に
与え、該ゲート27を閉じ、カウントが行われないように
する。

以上の構成により、プログラムカウンタ23の内容つまり
ステップ信号STは、キーオンパルスKONPが発生したとき
「０」にリセットされ、以後シフトレジスタ24が一巡す
る毎に（８タイムスロット毎に）１カウントアップさ
れ、やがて最終ステップに到達するとカウントが停止さ
れる。一例としてプログラムステップ数は24であり、カ
ウンタ23から出力されるステップ信号STは「０」から
「23」（最終ステップ）まで順次変化する。ステップ信
号STはシフトレジスタ24の出力であり、８チャンネルの
ものが時分割多重化されている。

プログラムメモリ22は、入力されたステップ信号STのス
テップに応じて選択制御信号SEL1〜SEL6,SELC,分配制御
信号DSを読み出し、かつオフセットアドレスメモリ31を
読み出すためのアドレスデータを読み出す。オフセット
アドレスメモリ31は前述のオフセットアドレスOA1,OA2
の値と種々のオフセット値「１」、「２」、「３」…を
記憶している。オフセットアドレスメモリ31から読み出
されたオフセットアドレスデータはセレクタ32及び33の
Ａ入力に与えられる。セレクタ32及び33の出力は加算器
34で加算され、その出力がデータメモリ14のアドレス入
力に与えられる。また、加算器34の出力はセレクタ35の
Ｃ入力、セレクタ36のＣ入力、セレクタ55のＡ入力にも
夫々与えられる。

データメモリ14から読み出されたデータは、セレクタ3
5,36,55のＢ入力と分配回路38に入力される。セレクタ3
5の出力は８ステージのシフトレジスタ39に与えられ、
該シフトレジスタ39の出力はセレクタ35のＡ入力に戻さ
れると共にセレクタ32のＢ入力に加わる。セレクタ36の
出力は８ステージのシフトレジスタ40に与えられ、該シ
フトレジスタ40の出力はセレクタ36のＡ入力に戻される
と共にセレクタ33のＣ入力に加わる。セレクタ55の出力
は８ステージのシフトレジスタ37に入力される。シフト
レジスタ37の出力はセレクタ33のＤ入力に加わる。セレ
クタ32のＣ入力とセレクタ33のＢ入力にはセレクタ41の
出力が加わる。セレクタ41のA,B,C入力には音色コードV
N,キーコードKC,タッチデータTCHを２倍回路42において
夫々１ビット上位にシフトしたデータが夫々与えられ
る。各セレクタ32,33,41,35,36,55の選択制御入力には
選択制御信号SEL1,SEL2,SEL3,SEL4,SEL5,SEL6が夫々加
わる。

分配回路38は、データメモリ14から読み出されたデータ
をその種類別に並列的に分配するもので、その分配態様
は分配制御信号DSによってプログラム実行ステップに応
じて制御される。レジスタ43〜51は分配されたデータを
記憶保持するもので、周波数ナンバFN用のレジスタ43の
み詳細を示したが、他のレジスタ44〜51も同様である。
各レジスタ43〜51はセレクタ52と８ステージのシフトレ
ジスタ53とを含み、選択制御信号SELCによってセレクタ
52の選択を制御する。分配回路38から新たなデータを取
り込むときはセレクタ52のＢ入力を選択し、シフトレジ
スタ53の記憶内容を循環保持する場合はセレクタ52のＡ
入力を選択する。

各レジスタ43〜51にストアされたパラメータデータFN,A
L,AR,DR,SL,RR,SAD,RAD,EADは８チャンネル分が時分割
多重的に出力され、楽音発生回路20に供給される。遅延
回路54はキーオン信号KONを所定時間遅延し、遅延キー
オン信号KONDを楽音発生回路20に与えるものである。こ
の遅延時間は、このメモリ読出し制御回路19の処理によ
る遅れ時間（23ステップ分の処理時間）に対応してお
り、キーオン信号KONの立上りタイミングを各レジスタ4
3〜51の出力信号の立上りタイミングに合せるためのも
のである。なお、各シフトレジスタのシフトクロックパ
ルスφは１チャンネル時間のタイムスロット幅に対応す
る周期を持つものである。

次に、各ステップにおいて実行される処理内容の一例を
説明する。

＜ST＝０のとき:FNのLSB側読み出し＞選択制御信号SEL3によりセレクタ41のＢ入力を選択し、
選択制御信号SEL2によりセレクタ33のＢ入力を選択し、
キーコードKC（正確にはその２倍の値であるが、以下、
KC,VN,TCHに関してはいちいち２倍の値であることを断
らない）を加算器34を経由してデータメモリ14のアドレ
ス入力に与える。これによりデータメモリ14内の周波数
ナンバメモリ15（第２図）から該キーコードKCに対応す
る周波数ナンバFNの下位ビットLSB側のデータが読み出
される。分配回路38では、読み出されたデータをFN用の
レジスタ43に分配し、選択制御信号SELCによりこれをシ
フトレジスタ53の下位ビット側のビット位置に取り込
む。

＜ST＝１のとき:FNのMSB側読み出し＞オフセットアドレスメモリ31からオフセット値「１」を
読み出し、選択制御信号SEL1によりセレクタ32のＡ入力
を選択してこのオフセット値「１」を加算器34に与え
る。信号SEL3によりセレクタ41のＢ入力を選択し、信号
SEL2によりセレクタ33のＢ入力を選択し、キーコードKC
を加算器34に入力する。加算器34ではキーコードKCにオ
フセット値「１」を加算し、その出力をデータメモリ14
に与える。これにより、データメモリ14内の周波数ナン
バメモリ15から該キーコードKCに対応する周波数ナンバ
FNの上位ビットMSB側のデータが読み出される。読み出
されたデータをFN用のレジスタ43に分配し、今度はこれ
をセレクタ52のＢ入力を介してシフトレジスタ53の上位
ビット側のビット位置に取り込むと共に先に取り込んだ
LSB側のデータはセレクタ52のＡ入力を介して循環保持
する。こうして、キーコードKCに対応する周波数ナンバ
FNの上位ビットMSB側と下位ビットLSB側と（つまり全ビ
ット）が並列化されてレジスタ43内にストアされる。

＜ST＝２のとき:VADのLSB側読み出し＞オフセットアドレスメモリ31からオフセットアドレスOA
1のデータを読み出し、信号SEL1によりＡ入力を選択し
てデータOA1を加算器34に入力する。信号SEL2はＢ入
力、SEL3はＡ入力を選択し、音色コードVNをセレクタ4
1,33を介して加算器34の他の入力に与える。加算器34の
出力はOA1＋VNとなり、データメモリ14内のボイスディ
レクトリ16aにおける音色コードVNに対応する絶対アド
レスを指示する。これにより音色コードVNに対応するボ
イスアドレスデータVADのLSB側のデータがデータメモリ
14内のボイスディレクトリ16aから読み出される。選択
制御信号SEL5によりセレクタ36のＢ入力を選択し、読み
出されたボイスアドレスデータVADのLSB側のデータをシ
フトレジスタ40のLSB側のビット位置に取り込む。

＜ST＝３のとき:VADのMSB側読み出し＞オフセットアドレスメモリ31からOA1に１加算したオフ
セット値OA1＋１を読み出し、信号SEL1によりＡ入力を
選択してこのOA1＋１を加算器34に加える。信号SEL2は
Ｂ入力、SEL3はＡ入力を選択し、音色コードVNをセレク
タ41,33を介して加算器34の他の入力に加える。加算器3
4の出力はOA1＋VN＋１となり、これにより音色コードVN
に対応するボイスアドレスデータVADのMSB側のデータが
データメモリ14内のボイスディレクトリ16aから読み出
される。信号SEL5によりセレクタ36のＢ入力を選択し、
読み出されたボイスアドレスデータVADのMSB側のデータ
をシフトレジスタ40のMSB側のビット位置に取り込むと
共に先に取り込んだLSB側のデータはセレクタ36のＡ入
力を介して循環保持する。こうして、音色コードVNに対
応するボイスアドレスデータVADのMSB側とLSB側と（つ
まり全ビット）が並列化されてシフトレジスタ40にスト
アされる。

＜ST＝４のとき:KADのLSB側読み出し＞信号SEL1によりＣ入力を選択し、SEL3によりＢ入力を選
択し、キーコードKCをセレクタ41,32を介して加算器34
に与える。セレクタ33では信号SEL2によりＣ入力を介し
て前ステップでシフトレジスタ40にストアされたボイス
アドレスデータVADを選択し、加算器34に与える。加算
器34の出力はVAD＋KCとなり、これにより音色コードVN
に対応するボイスアドレスデータVADとキーコードKCと
の組合せに応じてデータメモリ14がアドレスされ、ボイ
スアドレスデータVADに対応するボイスメモリ（第２図
のVM1〜VMnの何れか）内のキーオフセットアドレスメモ
リ16bからキーコードKCに対応するキーオフセットアド
レスデータKADのLSB側のデータが読み出される。信号SE
L4によってセレクタ35のＢ入力が選択され、読み出され
たKADのLSB側のデータがシフトレジスタ39のLSB側のビ
ット位置に取り込まれる。セレクタ36は信号SEL5によっ
てＡ入力の全ビットを選択する状態とされ、シフトレジ
スタ40内のボイスアドレスデータVADを保持する。ま
た、セレクタ55は信号SEL6によってＡ入力を選択する状
態とされ、アドレスデータVAD＋KCをシフトレジスタ37
に取り込む。

＜ST＝５のとき:KADのMSB側読み出し＞オフセットアドレスメモリ31からオフセット値「１」を
読み出し、信号SEL1によりセレクタ32のＡ入力を選択す
る。信号SEL2によりセレクタ33のＤ入力を選択し、前ス
テップで求めたアドレスデータVAD＋KCを加算器34に与
える。加算器34の出力はVAD＋KC＋１となり、これによ
りキーオフセットアドレスデータKADのMSB側のデータが
読み出される。信号SEL4によってセレクタ35のＢ入力を
選択し、読み出されたキーオフセットアドレスデータKA
DのMSB側のデータをシフトレジスタ39のMSB側のビット
位置に取り込むと共に先に取り込んだLSB側のデータを
セレクタ35のＡ入力を介して循環保持する。こうして、
音色コードVNとキーコードKCに対応するキーオフセット
アドレスデータKADの全ビットが並列化されてシフトレ
ジスタ39にストアされる。一方、シフトレジスタ40のボ
イスアドレスデータVADはセレクタ36のＡ入力を介して
保持される。

＜ST＝６のとき:VAD＋KAD＞信号SEL1によってセレクタ32のＢ入力を選択してキーオ
フセットアドレスデータKADを加算器34に入力し、信号S
EL2によってセレクタ33のＣ入力を選択してボイスアド
レスデータVADを加算器34に入力し、VAD＋KADを求め
る。信号SEL4によってセレクタ35のＣ入力全ビットを選
択し、VAD＋KADをシフトレジスタ39に取り込む。

＜ST＝７のとき＞オフセットアドレスメモリ31からオフセットデータOA2
を読み出し、信号SEL1によりセレクタ32のＡ入力を選択
する。信号SEL2によりセレクタ33のＣ入力を選択し、シ
フトレジスタ40のボイスアドレスデータVADを加算器34
に与える。加算器34の出力はVAD＋OA2となり、タッチオ
フセットアドレスメモリ16c（第２図）の先頭アドレス
を絶対アドレスにて指示する。信号SEL5によりセレクタ
36のＣ入力を選択し、VAD＋OA2をシフトレジスタ40に取
り込む。一方、信号SEL4によってセレクタ35のＡ入力全
ビットを選択し、前ステップで求めたVAD＋KADを保持す
る。

＜ST＝８のとき:TADのLSB側読み出し＞信号SEL3はＣ入力、SEL1もＣ入力、SEL2もＣ入力を夫々
選択し、タッチデータTCHと絶対アドレスデータVAD＋OA
2を加算器34で加算する。これにより、データメモリ14
のアドレス入力信号はVAD＋OA2＋TCHとなり、音色コー
ドVNに対応するボイスアドレスデータVADとタッチデー
タTCHの組合せに応じてデータメモリ14がアドレスさ
れ、ボイスアドレスデータVADに対応するボイスメモリ
（第２図のVM1〜VMnの何れか）内のタッチオフセットア
ドレスメモリ16cからタッチデータTCHに対応するタッチ
オフセットアドレスデータTADのLSB側のデータが読み出
される。信号SEL6によってセレクタ55のＢ入力を選択
し、データメモリ14から読み出したTADのLSB側データを
シフトレジスタ37に取り込む。また、信号SEL4,SEL5は
共にＡ入力を選択し、VAD＋KADとVAD＋OA2を夫々保持す
る。

＜ST＝９のとき:VAD＋KAD＋TADのLSB＞信号SEL1はＢ入力を選択し、SEL2はＤ入力を選択し、加
算器34でVAD＋KADとTADのLSB側データの加算を行う。信
号SEL4によりセレクタ35のＣ入力全ビットを選択するこ
とにより加算結果（VAD＋KAD＋TADのLSB側データ）をシ
フトレジスタ39に取り込む。また、信号SEL5はＡ入力を
選択し、VAD＋OA2を保持する。

＜ST＝10のとき＞ ST＝８のときと同様に、信号SEL1,SEL2,SEL3により夫々
Ｃ入力を選択し、加算器34でVAD＋OA2＋TCHを求める。
信号SEL6によりセレクタ55のＡ入力を選択し、VAD＋OA2
＋TCHをシフトレジスタ37に取り込む。また、信号SEL4,
SEL5は共にＡ入力を選択し、「VAD＋KAD＋TADのLSB側デ
ータ」と「VAD＋OA2」を夫々保持する。

＜ST＝11のとき:TADのMSB側読み出し＞オフセットアドレスメモリ31からオフセット値「１」を
読み出し、SEL1によりＡ入力を選択し、SEL2によりＤ入
力を選択する。これにより、加算器34の出力はVAD＋OA2
＋TCH＋１となり、データメモリ14内の該当するタッチ
オフセットアドレスメモリ16cからタッチデータTCHに応
じたタッチオフセットアドレスデータTADのMSB側のデー
タが読み出される。信号SEL6によりセレクタ55のＢ入力
を選択し、TADのMSB側データをシフトレジスタ37に取り
込む。また、信号SEL4,SEL5は共にＡ入力を選択し、前
ステップの状態を保持する。

＜ST＝12のとき:VAD＋KAD＋TAD:AL読み出し＞信号SEL1はＢ入力、SEL2はＤ入力を選択し、加算器34で
は「VAD＋KAD＋TADのLSB側データ」と「TADのMSB側デー
タ」を加算する。こうしてすべてのパラメータ決定因子
に対応するアドレスデータを加算した信号「VAD＋KAD＋
TAD」が求められる。これは、音色コードVN、キーコー
ドKC、タッチデータTCHの組合せに対応する１組のパラ
メータデータが記憶されている１つのデータバンク（第
２図のDB1〜DBm）の先頭アドレスを絶対アドレスで指示
するものである。このデータバンクの先頭アドレスに記
憶されているアタックレベルデータAL（第２図参照）
が、加算器34から出力されたアドレス信号VAD＋KAD＋TA
Dに応じてデータメモリ14から読み出される。分配回路3
8ではこのデータALをAL用のレジスタ44に分配するよう
に制御し、該レジスタ44では選択制御信号SELCに応じて
該データALを取り込む。また、信号SEL4によりＣ入力を
選択し、先頭アドレス信号VAD＋KAD＋TADをシフトレジ
スタ39に取り込む。

＜ST＝13〜22のとき:AR〜EAD読み出し＞ ST＝13〜22のステップでは、信号SEL1はＢ入力、SEL2は
Ａ入力、SEL4はＡ入力を選択する。従って、シフトレジ
スタ39内の先頭アドレス信号VAD＋KAD＋TADが保持さ
れ、これとオフセットアドレスメモリ31から読み出され
たオフセット値とが加算される。オフセットアドレスメ
モリ31からはST＝13のとき「１」が読み出され、以後、
ステップが進む毎に１づつ増加するオフセット値（つま
りST＝14のとき「２」・・・ST＝22のとき「10」）が読
み出される。従って、先頭アドレスVAD＋KAD＋TADから
順次１づつ増加するアドレス信号がデータメモリ14に与
えられ、データバンク内の各パラメータデータAR,DR,S
L,RR,SAD,RAD,EADが各ステップ毎に順次読み出される。
但し、波形アドレスデータSAD,RAD,EADは夫々２アドレ
ス位置に分割して記憶されているので、１ステップ目で
LSB側のデータが読み出され、次のステップでMSB側のデ
ータが読み出される。各データAR〜EADの読み出しに同
期して分配回路38はそのデータを対応するレジスタ45〜
51に分配する。各レジスタ45〜51では分配されたデータ
を取り込む。なお、レジスタ49,50,51では前述のレジス
タ43と同様に、LSB側のデータとMSB側のデータを並列化
して取り込む処理を行う。

＜ST＝23のとき：終了＞プログラミングカウンタ23をストップし、パラメータ読
み出しシーケンスを終了する。

なお、上述したメモリ読出し制御回路19における各ステ
ップの処理内容及び手順はあくまでも一例にすぎず、適
宜変更することができる。

楽音発生回路20は、波形データメモリ18aを読み出すた
めのアドレス信号を形成する回路と、エンベロープ波形
信号を発生する回路と、波形データメモリ18aから読み
出された楽音波形データに対応する楽音信号に対してエ
ンベロープ波形信号を乗算する回路等を有し、制御回路
19内のレジスタ43〜51から供給されるパラメータデータ
FN,AL,AR,DR,SL,RR,SAD,RAD,EADおよび遅延回路54から
供給される遅延キーオン信号KONDに基づき各チャンネル
ごとに時分割で楽音信号を発生する。

アドレス信号形成回路は、遅延キーオン信号KONDが“1"
に立上ると、まずアドレスデータSADが示すスタートア
ドレスからアドレスデータEADが示すエンドアドレスま
で周波数ナンバFNに対応した速度で順次変化するアドレ
ス信号を形成する。このアドレス信号がエンドアドレス
（EAD）に到達すると、その後はアドレスデータRADが示
す繰返しアドレスから上記エンドアドレス（EAD）まで
周波数ナンバFNに対応した速度で順次変化するアドレス
信号を繰返し形成する。エンベロープ波形信号発生回路
は、遅延キーオン信号KONDに基づき、パラメータデータ
AL,AR,DR,SL,RRによってアタックレベル，アタック時
間，ディケイ時間，サスティンレベル，リリース時間が
設定されたエンベロープ波形信号（ADSR波形）を発生す
る。

アドレス信号形成回路から出力されるアドレス信号はデ
ータメモリ14に供給されるので、データメモリ14では波
形データメモリ18aの該アドレス信号が指示するアドレ
スに記憶されている楽音波形データ（楽音波形サンプル
値）を読み出す。この読み出された楽音波形データは楽
音発生回路20に送られ、上述したエンベロープ波形信号
と乗算された後サウンドシステム21に出力される。この
ようにして、楽音発生回路20からはパラメータデータA
L,AR,…EADに対応する楽音信号が各チャンネルごとに発
生される。

上記実施例では、音高（または音域）に応じた音色制御
（音色のキースケーリング）と鍵タッチに応じた音色制
御の両方を実現するようにしているが、どちらか一方で
あってもよい。その場合、キーオフセットアドレスメモ
リ16bまたはタッチオフセットアドレスメモリ16cの一方
を省略してよい。また、別の因子（例えばブリリアンス
操作子等の操作子の操作情報）に応じて音色を制御する
ようにしてもよい。その場合は、バンクディレクトリBD
R内にその因子に対応するアドレスメモリを設けるもの
とする。

また、上記実施例では、音色選択回路で選択可能な音色
種類を基準にし、音高（音域）や鍵タッチなどの因子に
関しては各音色種類（ボイス）に従属させてアドレスメ
モリを構成している。しかし、この従属関係（階層関
係）は逆であってもよい。例えば、音域を基準にし、各
音域に従属させて各音色種類や鍵タッチに対応するアド
レスメモリを構成するようにしてもよい。

パラメータメモリに記憶するパラメータデータの種類
は、前述のようなエンベロープ波形形成用パラメータ
（AL〜RR）と楽音波形指定用パラメータ（SAD〜EAD）に
限らず、フィルタパラメータ、高調波係数パラメータ、
変調効果パラメータ、FM又はAM変調演算用パラメータな
ど、他のどのようなパラメータであってもよい。

波形メモリに記憶する波形は前述のような複数周期波形
に限らず１周期波形、1/2周期波形等であってもよい。

また、特開昭60−147793号に示されたもののように繰返
し読出しする波形を時間的に切換えるような波形読出し
方式を採用するものにおいてこの発明を適用してもよ
い。また、特開昭60−55398号に示されたもののよう
に、タッチあるいは音高（音域）等に応じて複数の異な
る波形を補間合成する方式のものにこの発明を適用して
もよい。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る電子楽器の全体構成
を示すブロック図、第２図は第１図におけるデータメモリのメモリマップの
一例を示す図、第３図は第１図におけるメモリ読出し制御回路の具体例
を示すブロック図、である。 10……鍵盤、11……押鍵検出及び発音割当て回路、12…
…タッチ検出回路、13……音色選択回路、14……データ
メモリ、15……周波数ナンバメモリ、16……アドレスメ
モリ、16a……ボイスディレクトリ（ボイスアドレスメ
モリ）、16b……キーオフセットアドレスメモリ、16c…
…タッチオフセットアドレスメモリ、17,17a……パラメ
ータメモリ、18……波形メモリ、VM1〜VMn……ボイスメ
モリ、BDR……バンクディレクトリ、DB1〜DBm……デー
タバンク、19……メモリ読出し制御回路。

Claims

【特許請求の範囲】

【請求項１】複数種類のパラメータ決定因子の組合せに
対応して複数組のパラメータを記憶したパラメータ記憶
手段と、複数種類の各パラメータ決定因子別に設けられており、
それぞれのパラメータ決定因子の値に対応してそれぞれ
アドレスデータを記憶してなる複数のアドレス記憶手段
と、前記各アドレス記憶手段からそれぞれに対応するパラメ
ータ決定因子に従って該パラメータ決定因子の現在値に
対応するアドレスデータをそれぞれ読み出すものであっ
て、前記複数のアドレス記憶手段における少なくとも１
種類のパラメータ決定因子に対応するアドレス記憶手段
からは、そのパラメータ決定因子と他の少なくとも１種
類のパラメータ決定因子に対応するデータとの組合せに
よってそこに記憶されているアドレスデータを読み出す
ようにする第１の読出し手段と、前記各アドレス記憶手段から個別にそれぞれ読み出され
たアドレスデータを演算することにより前記複数種類の
各パラメータ決定因子の組合せに対応するアドレス信号
を形成し、このアドレス信号により前記パラメータ記憶
手段から１組のパラメータを読み出す第２の読出し手段
とを具えた電子楽器におけるパラメータ供給装置。