JPH0772988A - 情報機器 - Google Patents
情報機器Info
- Publication number
- JPH0772988A JPH0772988A JP5221385A JP22138593A JPH0772988A JP H0772988 A JPH0772988 A JP H0772988A JP 5221385 A JP5221385 A JP 5221385A JP 22138593 A JP22138593 A JP 22138593A JP H0772988 A JPH0772988 A JP H0772988A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory card
- secondary storage
- information
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 4
- 239000000725 suspension Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】
【目的】本発明は、内部のメモリがバックアップされた
RAMで構成される1枚のメモリカードを、交換可能な
二次記憶装置と、情報機器の増設メモリとの、2つの用
途で利用可能とする。 【構成】メモリカードを取り出すためのイジェクトレバ
ー53を固定するロックスイッチ54を設け、ロックス
イッチ54の解除操作を検出したとき、機器本体をサス
ペンドさせる。また、取り出したメモリカードを元に戻
せば、サスペンドする以前に実行していた処理を再開す
る。これにより、メモリカード内の増設メモリ用領域に
対する不慮のアクセスが禁止できるので、二次記憶装置
と増設メモリの2つの用途で使用しても、誤動作するこ
となく利用することができる。
RAMで構成される1枚のメモリカードを、交換可能な
二次記憶装置と、情報機器の増設メモリとの、2つの用
途で利用可能とする。 【構成】メモリカードを取り出すためのイジェクトレバ
ー53を固定するロックスイッチ54を設け、ロックス
イッチ54の解除操作を検出したとき、機器本体をサス
ペンドさせる。また、取り出したメモリカードを元に戻
せば、サスペンドする以前に実行していた処理を再開す
る。これにより、メモリカード内の増設メモリ用領域に
対する不慮のアクセスが禁止できるので、二次記憶装置
と増設メモリの2つの用途で使用しても、誤動作するこ
となく利用することができる。
Description
【0001】
【産業上の利用分野】本発明は、内部のメモリがバック
アップされたRAMで構成されるメモリカードを、交換
可能な二次記憶装置として使用する情報機器に関する。
アップされたRAMで構成されるメモリカードを、交換
可能な二次記憶装置として使用する情報機器に関する。
【0002】
【従来の技術】従来の情報機器におけるメモリカードの
用途は、次のうちのいずれか一方であった。
用途は、次のうちのいずれか一方であった。
【0003】(1)メモリカード内部のメモリをCPU
が直接アクセスできるアドレス空間に配置し、プログラ
ムが利用できる主記憶容量を増大させる、増設メモリと
しての用途。
が直接アクセスできるアドレス空間に配置し、プログラ
ムが利用できる主記憶容量を増大させる、増設メモリと
しての用途。
【0004】(2)二次記憶装置としての用途。特に、
メモリカードの内部メモリがバックアップされたRAM
で構成されている場合には、情報交換のための記録媒体
としても利用可能である。
メモリカードの内部メモリがバックアップされたRAM
で構成されている場合には、情報交換のための記録媒体
としても利用可能である。
【0005】
【発明が解決しようとする課題】しかし、1枚のメモリ
カードを、交換可能な二次記憶装置として、および増設
メモリとして、同時に使用することは、次のような問題
があるため行われていなかった。すなわち、他の機器と
情報交換をするためにメモリカードを取り出してしまう
と、増設メモリが使用不能となるので、増設メモリにア
クセスするプログラムがそのまま走行すると誤動作を起
こす可能性があった。
カードを、交換可能な二次記憶装置として、および増設
メモリとして、同時に使用することは、次のような問題
があるため行われていなかった。すなわち、他の機器と
情報交換をするためにメモリカードを取り出してしまう
と、増設メモリが使用不能となるので、増設メモリにア
クセスするプログラムがそのまま走行すると誤動作を起
こす可能性があった。
【0006】本発明はこのような問題を解決するために
なされたものであり、1枚のメモリカードを、交換可能
な二次記憶装置と増設メモリとの2つの用途で利用でき
る情報機器を提供することを目的とする。
なされたものであり、1枚のメモリカードを、交換可能
な二次記憶装置と増設メモリとの2つの用途で利用でき
る情報機器を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の情報機器は、内
部のメモリがバックアップされたRAMで構成されるメ
モリカードを、交換可能な二次記憶装置として使用する
情報機器において、メモリカードの内部メモリを、二次
記憶装置として使用する二次記憶用領域と、情報機器の
増設メモリとして使用する増設メモリ用領域との、2つ
の領域に分割するメモリカード初期化手段と、少なくと
も2つのメモリカード内メモリ領域を、それぞれ独立に
且つ同時にアクセス可能とするメモリアクセス手段と、
メモリカードを取り出すためのイジェクト機構と、前記
イジェクト機構を固定するロック機構と、前記ロック機
構の解除/施錠操作を検出するロック操作検出手段と、
CPUの動作を一時的に停止させて情報機器をサスペン
ド状態にするサスペンド制御手段と、CPUの動作を再
開させて情報機器をサスペンド状態から復帰させるレジ
ューム制御手段とを有し、前記ロック機構を解除する操
作を検出した時、これに連動して前記サスペンド制御手
段を実行させることを特徴とする。
部のメモリがバックアップされたRAMで構成されるメ
モリカードを、交換可能な二次記憶装置として使用する
情報機器において、メモリカードの内部メモリを、二次
記憶装置として使用する二次記憶用領域と、情報機器の
増設メモリとして使用する増設メモリ用領域との、2つ
の領域に分割するメモリカード初期化手段と、少なくと
も2つのメモリカード内メモリ領域を、それぞれ独立に
且つ同時にアクセス可能とするメモリアクセス手段と、
メモリカードを取り出すためのイジェクト機構と、前記
イジェクト機構を固定するロック機構と、前記ロック機
構の解除/施錠操作を検出するロック操作検出手段と、
CPUの動作を一時的に停止させて情報機器をサスペン
ド状態にするサスペンド制御手段と、CPUの動作を再
開させて情報機器をサスペンド状態から復帰させるレジ
ューム制御手段とを有し、前記ロック機構を解除する操
作を検出した時、これに連動して前記サスペンド制御手
段を実行させることを特徴とする。
【0008】
【作用】本発明の上記の構成によれば、メモリカードを
取り出す際、イジェクト機構の操作に先行してロック機
構の解除操作を検出し、情報機器をサスペンド状態に移
行させるので、増設メモリが使用不能な状態の時、メモ
リカードへのアクセスが禁止でき、したがってプログラ
ムの誤動作を防止できる。
取り出す際、イジェクト機構の操作に先行してロック機
構の解除操作を検出し、情報機器をサスペンド状態に移
行させるので、増設メモリが使用不能な状態の時、メモ
リカードへのアクセスが禁止でき、したがってプログラ
ムの誤動作を防止できる。
【0009】
【実施例】図1は本発明の実施例におけるメモリカード
初期化手段の動作を示すフローチャートである。以下、
図にしたがって動作を説明する。 (11)まず最初に、メモリカードの内部メモリに対し
て読み書きテストを行い、メモリカードの物理的な総メ
モリ容量を取得する。
初期化手段の動作を示すフローチャートである。以下、
図にしたがって動作を説明する。 (11)まず最初に、メモリカードの内部メモリに対し
て読み書きテストを行い、メモリカードの物理的な総メ
モリ容量を取得する。
【0010】(12)次に、増設メモリとして使用する
メモリ容量を取得する。この値は、例えば、メモリカー
ド初期化手段へのパラメータとして、ユーザーによって
指定される。
メモリ容量を取得する。この値は、例えば、メモリカー
ド初期化手段へのパラメータとして、ユーザーによって
指定される。
【0011】(13)次に、(11)で取得した総メモ
リ容量から、(12)で取得した増設メモリ容量を減算
することにより、二次記憶装置として使用するメモリ容
量を算出する。さらに、この結果に基づいて、二次記憶
装置を管理するための情報を決定する。
リ容量から、(12)で取得した増設メモリ容量を減算
することにより、二次記憶装置として使用するメモリ容
量を算出する。さらに、この結果に基づいて、二次記憶
装置を管理するための情報を決定する。
【0012】(14)次に、(13)で決定した二次記
憶装置管理情報をメモリカードに書き込んで、二次記憶
装置管理情報領域を作成する。この領域はOS等が、二
次記憶装置を管理するために使用される。
憶装置管理情報をメモリカードに書き込んで、二次記憶
装置管理情報領域を作成する。この領域はOS等が、二
次記憶装置を管理するために使用される。
【0013】(15)次に、二次記憶装置の情報記憶領
域に初期値を書き込む。
域に初期値を書き込む。
【0014】(16)最後に、増設メモリ領域に初期値
を書き込む。
を書き込む。
【0015】図2は、前述のメモリカード初期化手段に
て初期化された、メモリカードの内部メモリの内訳を示
すメモリマップである。20はメモリカード内メモリ空
間の全容を示しており、21は二次記憶装置として使用
される二次記憶用領域で、22は増設メモリとして使用
される増設メモリ用領域である。二次記憶用領域22
は、二次記憶装置管理情報領域23と、情報記憶領域2
4とにより構成されている。OSがこのメモリカードを
二次記憶装置として使用する場合、二次記憶装置管理情
報領域23を参照することによって情報記憶領域24の
サイズを取得しているので、本実施例のメモリカードで
は、増設メモリ用領域22が二次記憶装置として使用さ
れることはない。
て初期化された、メモリカードの内部メモリの内訳を示
すメモリマップである。20はメモリカード内メモリ空
間の全容を示しており、21は二次記憶装置として使用
される二次記憶用領域で、22は増設メモリとして使用
される増設メモリ用領域である。二次記憶用領域22
は、二次記憶装置管理情報領域23と、情報記憶領域2
4とにより構成されている。OSがこのメモリカードを
二次記憶装置として使用する場合、二次記憶装置管理情
報領域23を参照することによって情報記憶領域24の
サイズを取得しているので、本実施例のメモリカードで
は、増設メモリ用領域22が二次記憶装置として使用さ
れることはない。
【0016】図3は本実施例の情報機器のメモリアクセ
ス手段を示すブロック図である。31はCPU、32は
アドレスバス、33はデータバス、34はI/Oポー
ト、35はメモリカード・アドレスバスである。36は
メモリカード制御装置で、CPU1が出力するシステム
アドレスをアドレスバス32より取り込み、メモリカー
ド内のアドレス(メモリカードアドレス)に変換して、
メモリカード・アドレスバス35に出力する。また、メ
モリカード制御装置36は、CPU1のI/Oポート3
4を介してデータの授受が可能であり、CPU1から設
定データを送ることにより、システムアドレスからメモ
リカードアドレスへの変換規則を任意に設定することが
できる。本実施例のメモリカード制御装置36は、少な
くとも2種類の独立した変換規則を設定することが可能
である。37はメモリカードで、メモリカード制御装置
36が出力するメモリカードアドレスを、メモリカード
・アドレスバス35より取り込み、指定されたアドレス
に対してデータの入出力を行う。38は情報機器の内蔵
メモリで、CPU1が出力するシステムアドレスを、ア
ドレスバス32より取り込み、指定されたアドレスに対
してデータの入出力を行う。
ス手段を示すブロック図である。31はCPU、32は
アドレスバス、33はデータバス、34はI/Oポー
ト、35はメモリカード・アドレスバスである。36は
メモリカード制御装置で、CPU1が出力するシステム
アドレスをアドレスバス32より取り込み、メモリカー
ド内のアドレス(メモリカードアドレス)に変換して、
メモリカード・アドレスバス35に出力する。また、メ
モリカード制御装置36は、CPU1のI/Oポート3
4を介してデータの授受が可能であり、CPU1から設
定データを送ることにより、システムアドレスからメモ
リカードアドレスへの変換規則を任意に設定することが
できる。本実施例のメモリカード制御装置36は、少な
くとも2種類の独立した変換規則を設定することが可能
である。37はメモリカードで、メモリカード制御装置
36が出力するメモリカードアドレスを、メモリカード
・アドレスバス35より取り込み、指定されたアドレス
に対してデータの入出力を行う。38は情報機器の内蔵
メモリで、CPU1が出力するシステムアドレスを、ア
ドレスバス32より取り込み、指定されたアドレスに対
してデータの入出力を行う。
【0017】図4は本実施例の情報機器のメモリ空間を
示すメモリマップである。40は本体メモリ空間で、C
PUが直接アクセスできるメモリ空間の全容を示してい
る。41は内蔵メモリ空間で、情報機器の内蔵メモリ3
8を割り当てた領域である。42は二次記憶ウィンドウ
で、メモリカードの二次記憶用領域21の一部を割り当
てるための領域である。43は拡張メモリウィンドウ
で、メモリカードの増設メモリ用領域22の一部を割り
当てるための領域である。
示すメモリマップである。40は本体メモリ空間で、C
PUが直接アクセスできるメモリ空間の全容を示してい
る。41は内蔵メモリ空間で、情報機器の内蔵メモリ3
8を割り当てた領域である。42は二次記憶ウィンドウ
で、メモリカードの二次記憶用領域21の一部を割り当
てるための領域である。43は拡張メモリウィンドウ
で、メモリカードの増設メモリ用領域22の一部を割り
当てるための領域である。
【0018】次に、メモリカード内部のメモリに対して
実際にアクセスする場合の動作を説明する。
実際にアクセスする場合の動作を説明する。
【0019】図4中の45はアクセス対象点で、二次記
憶用領域21の中の、ある1バイトを示しており、メモ
リカード内メモリ空間20の先頭からのオフセットアド
レスは12345hである。このアクセス対象点45に
アクセスするには、まずI/Oポート34を通してメモ
リカード制御装置36に設定データを送り、変換規則を
設定する。設定データは、二次記憶ウィンドウ42の開
始アドレスおよび終了アドレスと、メモリカードアドレ
スを計算するための加算値とからなる。本実施例では、
二次記憶ウィンドウ42の開始アドレスはC0000
h、終了アドレスはCFFFFh、加算値はFFF50
000hとなる。以上の設定をした後に、CPU1が二
次記憶ウィンドウ42の中のC2345hなるアドレス
をアクセスすると、メモリカード制御装置36はアドレ
スバス32からシステムアドレスC2345hを取り込
み、このアドレスが二次記憶ウィンドウ42の範囲内で
あることを認識し、システムアドレス(C2345h)
に加算値(FFF50000h)を加算し、メモリカー
ドアドレス(12345h)を算出してメモリカード・
アドレスバス35に出力する。このとき、メモリカード
アドレスは32ビットで扱われるので、33ビット目へ
のオーバーフローは無視されている。メモリカード37
は、メモリカード・アドレスバス35よりメモリカード
アドレス(12345h)を取り込み、アクセス対象点
45に対して書き込み、または読み出しを制御する。
憶用領域21の中の、ある1バイトを示しており、メモ
リカード内メモリ空間20の先頭からのオフセットアド
レスは12345hである。このアクセス対象点45に
アクセスするには、まずI/Oポート34を通してメモ
リカード制御装置36に設定データを送り、変換規則を
設定する。設定データは、二次記憶ウィンドウ42の開
始アドレスおよび終了アドレスと、メモリカードアドレ
スを計算するための加算値とからなる。本実施例では、
二次記憶ウィンドウ42の開始アドレスはC0000
h、終了アドレスはCFFFFh、加算値はFFF50
000hとなる。以上の設定をした後に、CPU1が二
次記憶ウィンドウ42の中のC2345hなるアドレス
をアクセスすると、メモリカード制御装置36はアドレ
スバス32からシステムアドレスC2345hを取り込
み、このアドレスが二次記憶ウィンドウ42の範囲内で
あることを認識し、システムアドレス(C2345h)
に加算値(FFF50000h)を加算し、メモリカー
ドアドレス(12345h)を算出してメモリカード・
アドレスバス35に出力する。このとき、メモリカード
アドレスは32ビットで扱われるので、33ビット目へ
のオーバーフローは無視されている。メモリカード37
は、メモリカード・アドレスバス35よりメモリカード
アドレス(12345h)を取り込み、アクセス対象点
45に対して書き込み、または読み出しを制御する。
【0020】以上のように、メモリカード制御装置36
を適宜設定し、メモリカード内部のメモリを、本体メモ
リ空間上に確保したウィンドウ上に割り当てることによ
り、メモリカード内部のメモリを読み書きすることが可
能である。本実施例のメモリカード制御装置36は、2
通りの独立した変換規則を設定できるので、二次記憶ウ
ィンドウ42を通して二次記憶用領域21が、拡張メモ
リウィンドウ43を通して増設メモリ用領域22がアク
セス可能となる。
を適宜設定し、メモリカード内部のメモリを、本体メモ
リ空間上に確保したウィンドウ上に割り当てることによ
り、メモリカード内部のメモリを読み書きすることが可
能である。本実施例のメモリカード制御装置36は、2
通りの独立した変換規則を設定できるので、二次記憶ウ
ィンドウ42を通して二次記憶用領域21が、拡張メモ
リウィンドウ43を通して増設メモリ用領域22がアク
セス可能となる。
【0021】図5は、本実施例の情報機器の、メモリカ
ードを装着する部分の構造を示す図である。51はメモ
リカード、52はメモリカードコネクタ、53はメモリ
カードを取り出すためのイジェクトレバー、54はイジ
ェクトレバーを固定するロックスイッチ、55はロック
スイッチの状態を検出するスライドスイッチである。イ
ジェクトレバー53は、図中の上下方向にスライドさせ
ることができ、上方に動かすことにより、メモリカード
51を抜き取ることができる。ロックスイッチ54は、
図中の左右方向にスライドさせることができる。右方向
に動かせば、イジェクトレバー53は自由にスライドで
きるが、左方向に動かすとイジェクトレバー53が固定
されるので、メモリカード51を取り出すことができな
くなる。スライドスイッチ55はロックスイッチ54と
連動してスライドし、このスライドスイッチ55のオン
/オフ状態はCPUの入力ポートを通して検出される。
ードを装着する部分の構造を示す図である。51はメモ
リカード、52はメモリカードコネクタ、53はメモリ
カードを取り出すためのイジェクトレバー、54はイジ
ェクトレバーを固定するロックスイッチ、55はロック
スイッチの状態を検出するスライドスイッチである。イ
ジェクトレバー53は、図中の上下方向にスライドさせ
ることができ、上方に動かすことにより、メモリカード
51を抜き取ることができる。ロックスイッチ54は、
図中の左右方向にスライドさせることができる。右方向
に動かせば、イジェクトレバー53は自由にスライドで
きるが、左方向に動かすとイジェクトレバー53が固定
されるので、メモリカード51を取り出すことができな
くなる。スライドスイッチ55はロックスイッチ54と
連動してスライドし、このスライドスイッチ55のオン
/オフ状態はCPUの入力ポートを通して検出される。
【0022】図6は本実施例の情報機器のサスペンド制
御手段のフローチャートである。この図にしたがって、
ロックスイッチを解除した時のサスペンド制御手段の動
作を説明する。
御手段のフローチャートである。この図にしたがって、
ロックスイッチを解除した時のサスペンド制御手段の動
作を説明する。
【0023】(60)メモリカードを取り出すために、
ロックスイッチ54を解除すると、スライドスイッチ5
5がOFFとなり、CPUの入力ポートの状態はロウと
なる。
ロックスイッチ54を解除すると、スライドスイッチ5
5がOFFとなり、CPUの入力ポートの状態はロウと
なる。
【0024】(61)サスペンド制御手段は常時、前記
入力ポートの状態を監視しており、ロウ状態を検出する
とサスペンド処理を開始する。
入力ポートの状態を監視しており、ロウ状態を検出する
とサスペンド処理を開始する。
【0025】(62)CPUレジスタの内容や復帰アド
レスなど、以前の処理を再開するために必要な情報を保
存する。
レスなど、以前の処理を再開するために必要な情報を保
存する。
【0026】(63)周辺ハードウェアの設定を保存す
る。
る。
【0027】(64)メモリカード内メモリの増設メモ
リ用領域22の一部を情報機器の内蔵メモリ38上に保
存し、代わりに現在の日付および時刻を書き込む。現在
の日付および時刻は、内蔵メモリ38上にも同じ情報を
記録する。これらの操作は、レジューム制御手段にて、
以前と同じメモリカードかどうかを識別することを可能
とする。
リ用領域22の一部を情報機器の内蔵メモリ38上に保
存し、代わりに現在の日付および時刻を書き込む。現在
の日付および時刻は、内蔵メモリ38上にも同じ情報を
記録する。これらの操作は、レジューム制御手段にて、
以前と同じメモリカードかどうかを識別することを可能
とする。
【0028】(65)サスペンド状態に移行する。サス
ペンド状態では、レジュームを指示するためのレジュー
ムキー、または情報機器をリセットスタートさせるリセ
ットキー以外の操作は受け付けられなくなる。
ペンド状態では、レジュームを指示するためのレジュー
ムキー、または情報機器をリセットスタートさせるリセ
ットキー以外の操作は受け付けられなくなる。
【0029】図7は本実施例の情報機器のレジューム制
御手段のフローチャートである。この図に沿って、情報
機器がサスペンドする以前の状態に復帰する動作を説明
する。
御手段のフローチャートである。この図に沿って、情報
機器がサスペンドする以前の状態に復帰する動作を説明
する。
【0030】(70)取り出したメモリカードを元に戻
してレジュームキーを押す。
してレジュームキーを押す。
【0031】(71)レジューム制御手段が起動する。
【0032】(72)CPUの入力ポートを読み取るこ
とにより、ロックスイッチ54が施錠位置にあることを
確認する。もし、ロックスイッチ54が解除されていた
場合は、(79)再びサスペンド状態に戻る。
とにより、ロックスイッチ54が施錠位置にあることを
確認する。もし、ロックスイッチ54が解除されていた
場合は、(79)再びサスペンド状態に戻る。
【0033】(73)メモリカードが正しく挿入されて
いることを確認する。もし、メモリカードが挿入されて
いない場合は、(79)再びサスペンド状態に戻る。
いることを確認する。もし、メモリカードが挿入されて
いない場合は、(79)再びサスペンド状態に戻る。
【0034】(74)メモリカード内メモリの増設メモ
リ用領域22を参照し、サスペンド制御手段が書き込ん
だ日付および時刻が、内蔵メモリ38に記録した日付お
よび時刻と一致するかどうかを確認する。もし、一致し
なければ、サスペンド以前に使っていたメモリカードと
は違うメモリカードであると判断し、(79)再びサス
ペンド状態に戻る。
リ用領域22を参照し、サスペンド制御手段が書き込ん
だ日付および時刻が、内蔵メモリ38に記録した日付お
よび時刻と一致するかどうかを確認する。もし、一致し
なければ、サスペンド以前に使っていたメモリカードと
は違うメモリカードであると判断し、(79)再びサス
ペンド状態に戻る。
【0035】(75)内蔵メモリ38上に保存してあっ
た情報を、増設メモリ用領域22の中の日付および時刻
を書き込んでいた部分に書き戻す。
た情報を、増設メモリ用領域22の中の日付および時刻
を書き込んでいた部分に書き戻す。
【0036】(76)周辺ハードウェアの設定を復元す
る。
る。
【0037】(77)CPUレジスタの内容を復元す
る。
る。
【0038】(78)復帰アドレスに復帰する。
【0039】以上のように、情報交換をするためにメモ
リカードを取り出す操作をした時、本発明の情報機器は
自動的にサスペンド状態になるので、増設メモリが使用
不能な状態での増設メモリへのアクセスを禁止でき、し
たがってプログラムの誤動作を防止できる。また、取り
出したメモリカードを元に戻してレジュームキーを押せ
ば、以前の処理を継続して実行するので、利便性が高
い。
リカードを取り出す操作をした時、本発明の情報機器は
自動的にサスペンド状態になるので、増設メモリが使用
不能な状態での増設メモリへのアクセスを禁止でき、し
たがってプログラムの誤動作を防止できる。また、取り
出したメモリカードを元に戻してレジュームキーを押せ
ば、以前の処理を継続して実行するので、利便性が高
い。
【0040】
【発明の効果】以上述べたように本発明の情報機器によ
れば、1枚のメモリカードを交換可能な二次記憶装置と
して、および情報機器の増設メモリとして利用できるの
で次のような優れた効果を有する。すなわち、情報機器
のメモリを増設する目的で、メモリボードやメモリモジ
ュールを収容するためのスロットを設ける必要がなくな
るので、情報機器本体を小型・軽量・低価格にすること
ができる。
れば、1枚のメモリカードを交換可能な二次記憶装置と
して、および情報機器の増設メモリとして利用できるの
で次のような優れた効果を有する。すなわち、情報機器
のメモリを増設する目的で、メモリボードやメモリモジ
ュールを収容するためのスロットを設ける必要がなくな
るので、情報機器本体を小型・軽量・低価格にすること
ができる。
【図1】 メモリカード初期化手段の動作を示す図。
【図2】 初期化されたメモリカードのメモリ空間を示
す図。
す図。
【図3】 メモリアクセス手段のブロック図。
【図4】 情報機器のメモリ空間を示す図。
【図5】 メモリカード装着部の構造図。
【図6】 サスペンド制御手段の動作を示す図。
【図7】 レジューム制御手段の動作を示す図。
11、12、13、14、15、16 メモリカード
初期化手段の処理ステップ 20 メモリカード内メモリ空間 21 二次記憶用領域 22 増設メモリ用領域 23 二次記憶装置管理情報領域 24 情報記憶領域 31 CPU 32 アドレスバス 33 データバス 34 I/Oポート 35 メモリカード・アドレスバス 36 メモリカード制御装置 37 メモリカード 38 内蔵メモリ 40 本体メモリ空間 41 内蔵メモリ空間 42 二次記憶ウィンドウ 43 拡張メモリウィンドウ 45 アクセス対象点 51 メモリカード 52 メモリカードコネクタ 53 イジェクトレバー 54 ロックスイッチ 55 スライドスイッチ 60、61、62、63、64、65 サスペンド制
御手段の処理ステップ 70、71、72、73、74、75、76、77、7
8、79レジューム制御手段の処理ステップ
初期化手段の処理ステップ 20 メモリカード内メモリ空間 21 二次記憶用領域 22 増設メモリ用領域 23 二次記憶装置管理情報領域 24 情報記憶領域 31 CPU 32 アドレスバス 33 データバス 34 I/Oポート 35 メモリカード・アドレスバス 36 メモリカード制御装置 37 メモリカード 38 内蔵メモリ 40 本体メモリ空間 41 内蔵メモリ空間 42 二次記憶ウィンドウ 43 拡張メモリウィンドウ 45 アクセス対象点 51 メモリカード 52 メモリカードコネクタ 53 イジェクトレバー 54 ロックスイッチ 55 スライドスイッチ 60、61、62、63、64、65 サスペンド制
御手段の処理ステップ 70、71、72、73、74、75、76、77、7
8、79レジューム制御手段の処理ステップ
Claims (1)
- 【請求項1】 内部のメモリがバックアップされたRA
Mで構成されるメモリカードを、交換可能な二次記憶装
置として使用する情報機器において、 メモリカードの内部メモリを、二次記憶装置として使用
する二次記憶用領域と、情報機器の増設メモリとして使
用する増設メモリ用領域との、2つの領域に分割するメ
モリカード初期化手段と、 少なくとも2つのメモリカード内メモリ領域を、それぞ
れ独立に且つ同時にアクセス可能とするメモリアクセス
手段と、 メモリカードを取り出すためのイジェクト機構と、前記
イジェクト機構を固定するロック機構と、前記ロック機
構の解除/施錠操作を検出するロック操作検出手段と、 CPUの動作を一時的に停止させて情報機器をサスペン
ド状態にするサスペンド制御手段と、CPUの動作を再
開させて情報機器をサスペンド状態から復帰させるレジ
ューム制御手段とを有し、 前記ロック機構を解除する操作を検出した時、これに連
動して前記サスペンド制御手段を実行させることを特徴
とする情報機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221385A JPH0772988A (ja) | 1993-09-06 | 1993-09-06 | 情報機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5221385A JPH0772988A (ja) | 1993-09-06 | 1993-09-06 | 情報機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772988A true JPH0772988A (ja) | 1995-03-17 |
Family
ID=16765951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5221385A Pending JPH0772988A (ja) | 1993-09-06 | 1993-09-06 | 情報機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209727A (ja) * | 2005-01-25 | 2006-08-10 | Seagate Technology Llc | 書き込みリファレンスメッシュを構成する方法およびシステム |
-
1993
- 1993-09-06 JP JP5221385A patent/JPH0772988A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209727A (ja) * | 2005-01-25 | 2006-08-10 | Seagate Technology Llc | 書き込みリファレンスメッシュを構成する方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920893A (en) | Storage control and computer system using the same | |
| US8909853B2 (en) | Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system | |
| US10740010B2 (en) | Memory module and memory system including memory module | |
| US20070005947A1 (en) | Operating system mode transfer | |
| US20030088732A1 (en) | Disk control device and method processing variable-block and fixed-block accesses from host devices | |
| US8751765B2 (en) | Computer system, storage system and method for saving storage area by integrating same data | |
| US5933848A (en) | System for managing the caching of data of a mass storage within a portion of a system memory | |
| US5581726A (en) | Control system for controlling cache storage unit by using a non-volatile memory | |
| JPS6243766A (ja) | 共用資源の状態管理方式 | |
| US8078798B2 (en) | Managing first level storage in a multi-host environment | |
| US8370617B2 (en) | Booting method and computer system using the booting method | |
| JPH11110294A (ja) | マイクロコンピュータ及び情報処理装置 | |
| US7587562B2 (en) | Data duplication system, data duplication method and program | |
| KR20160116574A (ko) | 운영체제와 파일저장 기능이 가능한 이동식 저장장치 | |
| JPH096710A (ja) | 情報処理装置及びその制御方法 | |
| JPH0772988A (ja) | 情報機器 | |
| JP2001290713A (ja) | 記憶装置システム及びそのバックアップ取得方法 | |
| JP3235418B2 (ja) | 記憶制御装置 | |
| JPH05257805A (ja) | キャッシュメモリ制御方式 | |
| JPH0589027A (ja) | 監視機能付ライトバツフア | |
| JPH05204742A (ja) | 主記憶装置 | |
| JPS58118082A (ja) | 計算機システムにおけるキヤツシユメモリ制御装置 | |
| JPH096482A (ja) | ポータブルコンピュータ及びレジュームモード下でのpcカード拡張方法 | |
| JPH0460726A (ja) | 情報処理装置 | |
| JPS63266572A (ja) | デ−タ処理システム |