JPH0773065A - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JPH0773065A JPH0773065A JP5240357A JP24035793A JPH0773065A JP H0773065 A JPH0773065 A JP H0773065A JP 5240357 A JP5240357 A JP 5240357A JP 24035793 A JP24035793 A JP 24035793A JP H0773065 A JPH0773065 A JP H0773065A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- emulation
- voltage
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract 2
- 230000000630 rising effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩの内部状態変化時のメモリ状態のエミ
ュレーションを可能とし、デバッグ作業の効率を向上さ
せる。 【構成】 エミュレーションユニット１はエミュレーシ
ョンＬＳＩ２にユーザ基板から供給される正電源電圧Ａ
と負電源電圧Ｂとを供給する。電源電圧監視回路８はユ
ーザ基板からエミュレーションユニット１に供給される
正電源電圧Ａと負電源電圧Ｂとを監視し、その立上りあ
るいは立下りを検出すると電圧立上り検出信号Ｃあるい
は電圧立下り検出信号Ｄをエミュレータ制御部９に出力
する。エミュレータ制御部９は電源電圧監視回路８から
電圧立上り検出信号Ｃあるいは電圧立下り検出信号Ｄが
入力されると、エミュレーションＬＳＩ２のＲＡＭ３の
内容をインタフェース回路６を介して代替えメモリ７に
転送するよう制御する。
ュレーションを可能とし、デバッグ作業の効率を向上さ
せる。 【構成】 エミュレーションユニット１はエミュレーシ
ョンＬＳＩ２にユーザ基板から供給される正電源電圧Ａ
と負電源電圧Ｂとを供給する。電源電圧監視回路８はユ
ーザ基板からエミュレーションユニット１に供給される
正電源電圧Ａと負電源電圧Ｂとを監視し、その立上りあ
るいは立下りを検出すると電圧立上り検出信号Ｃあるい
は電圧立下り検出信号Ｄをエミュレータ制御部９に出力
する。エミュレータ制御部９は電源電圧監視回路８から
電圧立上り検出信号Ｃあるいは電圧立下り検出信号Ｄが
入力されると、エミュレーションＬＳＩ２のＲＡＭ３の
内容をインタフェース回路６を介して代替えメモリ７に
転送するよう制御する。
Description
【０００１】
【産業上の利用分野】本発明はエミュレータに関し、特
に対象ＬＳＩ（大規模集積回路）のデバッグに用いるエ
ミュレータに関する。
に対象ＬＳＩ（大規模集積回路）のデバッグに用いるエ
ミュレータに関する。
【０００２】
【従来の技術】従来、この種のエミュレータにおいて
は、エミュレーションユニットが対象ＬＳＩと同一のチ
ップを、周辺ハードウェアのみあるいはメモリを除く全
体のエミュレーションに用いている。
は、エミュレーションユニットが対象ＬＳＩと同一のチ
ップを、周辺ハードウェアのみあるいはメモリを除く全
体のエミュレーションに用いている。
【０００３】この場合、対象ＬＳＩに内蔵されたＲＡＭ
やＲＯＭ等のメモリとして汎用メモリで構成される代替
えメモリが使用されており、代替えメモリはエミュレー
タの内蔵電源によって動作している。
やＲＯＭ等のメモリとして汎用メモリで構成される代替
えメモリが使用されており、代替えメモリはエミュレー
タの内蔵電源によって動作している。
【０００４】
【発明が解決しようとする課題】上述した従来のエミュ
レータでは、代替えメモリが汎用メモリで構成されかつ
エミュレータに内蔵された電源で動作しているので、電
源投入時の対象ＬＳＩのメモリ状態をエミュレーション
することができないという欠点がある。
レータでは、代替えメモリが汎用メモリで構成されかつ
エミュレータに内蔵された電源で動作しているので、電
源投入時の対象ＬＳＩのメモリ状態をエミュレーション
することができないという欠点がある。
【０００５】また、電源投入時と同様に、電源電圧を低
減するスタンバイ動作を解除した後のＲＡＭのデータ保
持状態のエミュレーションを行うことができないという
欠点がある。
減するスタンバイ動作を解除した後のＲＡＭのデータ保
持状態のエミュレーションを行うことができないという
欠点がある。
【０００６】そこで、本発明の目的は上記欠点を除去
し、ＬＳＩの内部状態変化時のメモリ状態をエミュレー
ションすることができ、デバッグ作業の効率を向上させ
ることができるエミュレータを提供することにある。
し、ＬＳＩの内部状態変化時のメモリ状態をエミュレー
ションすることができ、デバッグ作業の効率を向上させ
ることができるエミュレータを提供することにある。
【０００７】
【課題を解決するための手段】本発明によるエミュレー
タは、試験対象である集積回路のエミュレーションを行
うエミュレータであって、前記集積回路にユーザ基板の
電源を供給する手段と、前記集積回路の状態変化を検出
する検出手段と、前記状態変化を検出したときに前記集
積回路の内蔵メモリの内容を読出して記憶する手段とを
備えている。
タは、試験対象である集積回路のエミュレーションを行
うエミュレータであって、前記集積回路にユーザ基板の
電源を供給する手段と、前記集積回路の状態変化を検出
する検出手段と、前記状態変化を検出したときに前記集
積回路の内蔵メモリの内容を読出して記憶する手段とを
備えている。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、エミュレーションＬＳＩ２
はＲＡＭ３と、制御レジスタ４と、ＣＰＵ等の他のエミ
ュレーション回路５と、インタフェース回路６とから構
成されている。
ック図である。図において、エミュレーションＬＳＩ２
はＲＡＭ３と、制御レジスタ４と、ＣＰＵ等の他のエミ
ュレーション回路５と、インタフェース回路６とから構
成されている。
【００１０】エミュレーションユニット１は上記エミュ
レーションＬＳＩ２に、図示せぬユーザ基板から供給さ
れる正電源電圧Ａと負電源電圧Ｂとを供給する。尚、エ
ミュレーションユニット１にユーザ基板から供給される
正電源電圧Ａと負電源電圧Ｂとは電源電圧監視回路８で
その立上りあるいは立下りが監視されている。
レーションＬＳＩ２に、図示せぬユーザ基板から供給さ
れる正電源電圧Ａと負電源電圧Ｂとを供給する。尚、エ
ミュレーションユニット１にユーザ基板から供給される
正電源電圧Ａと負電源電圧Ｂとは電源電圧監視回路８で
その立上りあるいは立下りが監視されている。
【００１１】電源電圧監視回路８は正電源電圧Ａと負電
源電圧Ｂとからその立上りあるいは立下りを検出する
と、電圧立上り検出信号Ｃあるいは電圧立下り検出信号
Ｄをエミュレータ制御部９に出力する。
源電圧Ｂとからその立上りあるいは立下りを検出する
と、電圧立上り検出信号Ｃあるいは電圧立下り検出信号
Ｄをエミュレータ制御部９に出力する。
【００１２】エミュレータ制御部９は代替えメモリ７に
格納されたプログラムを基に、エミュレーションＬＳＩ
２を用いてエミュレーションを行う。また、エミュレー
タ制御部９は電源電圧監視回路８から電圧立上り検出信
号Ｃあるいは電圧立下り検出信号Ｄが入力されると、エ
ミュレーションＬＳＩ２のＲＡＭ３の内容をインタフェ
ース回路６を介して代替えメモリ７に転送するよう制御
する。
格納されたプログラムを基に、エミュレーションＬＳＩ
２を用いてエミュレーションを行う。また、エミュレー
タ制御部９は電源電圧監視回路８から電圧立上り検出信
号Ｃあるいは電圧立下り検出信号Ｄが入力されると、エ
ミュレーションＬＳＩ２のＲＡＭ３の内容をインタフェ
ース回路６を介して代替えメモリ７に転送するよう制御
する。
【００１３】図２は本発明の一実施例の動作を示すタイ
ミングチャートである。これら図１及び図２を用いて本
発明の一実施例の動作について説明する。
ミングチャートである。これら図１及び図２を用いて本
発明の一実施例の動作について説明する。
【００１４】ユーザ基板の電源が投入（パワーオンリセ
ット）された場合、電源電圧検出回路８は正電源電圧Ａ
と負電源電圧（ＧＮＤ）Ｂとから電圧の立上りを検出す
ると、電圧立上り検出信号Ｃをエミュレータ制御部９に
出力する。
ット）された場合、電源電圧検出回路８は正電源電圧Ａ
と負電源電圧（ＧＮＤ）Ｂとから電圧の立上りを検出す
ると、電圧立上り検出信号Ｃをエミュレータ制御部９に
出力する。
【００１５】エミュレータ制御部９は電圧立上り検出信
号Ｃを得た時点で、ユーザ基板の電源で動作するエミュ
レーションユニット１内のＲＡＭデータ（初期値はユー
ザ基板の電源の立上りに依存）、つまりＲＡＭ３の不定
データを代替えメモリ７に転送し、エミュレーション実
行の開始に備える。
号Ｃを得た時点で、ユーザ基板の電源で動作するエミュ
レーションユニット１内のＲＡＭデータ（初期値はユー
ザ基板の電源の立上りに依存）、つまりＲＡＭ３の不定
データを代替えメモリ７に転送し、エミュレーション実
行の開始に備える。
【００１６】これによって、代替えメモリ７に格納され
たＲＡＭ３の不定データで、電源投入時のメモリ状態を
再現することができ、電源投入時のメモリ状態をエミュ
レーションすることができる。
たＲＡＭ３の不定データで、電源投入時のメモリ状態を
再現することができ、電源投入時のメモリ状態をエミュ
レーションすることができる。
【００１７】また、電源電圧を低減するスタンバイ状態
に移行する場合、上記の動作と同様に、電源電圧検出回
路８で正電源電圧Ａと負電源電圧Ｂとから電圧の立下り
が検出されると、電圧立下り検出信号Ｄがエミュレータ
制御部９に出力される。
に移行する場合、上記の動作と同様に、電源電圧検出回
路８で正電源電圧Ａと負電源電圧Ｂとから電圧の立下り
が検出されると、電圧立下り検出信号Ｄがエミュレータ
制御部９に出力される。
【００１８】エミュレータ制御部９は電圧立下り検出信
号Ｄを得た時点で、代替えメモリ７内のデータ、つまり
スタンバイ状態におけるＲＡＭ３のデータ保持状態を確
認するためのデータをエミュレーションユニット１内の
ＲＡＭ３に転送し、スタンバイの実行開始に備える。
号Ｄを得た時点で、代替えメモリ７内のデータ、つまり
スタンバイ状態におけるＲＡＭ３のデータ保持状態を確
認するためのデータをエミュレーションユニット１内の
ＲＡＭ３に転送し、スタンバイの実行開始に備える。
【００１９】その後に、電源電圧検出回路８が正電源電
圧Ａと負電源電圧Ｂとから電圧の立上りを検出すると、
電圧立上り検出信号Ｃをエミュレータ制御部９に出力す
る。エミュレータ制御部９は電圧立上り検出信号Ｃを得
た時点で、エミュレーションユニット１内のＲＡＭ３の
データを代替えメモリ７に転送し、スタンバイ状態のと
きにＲＡＭ３でデータ保持が行われていたかを確認す
る。
圧Ａと負電源電圧Ｂとから電圧の立上りを検出すると、
電圧立上り検出信号Ｃをエミュレータ制御部９に出力す
る。エミュレータ制御部９は電圧立上り検出信号Ｃを得
た時点で、エミュレーションユニット１内のＲＡＭ３の
データを代替えメモリ７に転送し、スタンバイ状態のと
きにＲＡＭ３でデータ保持が行われていたかを確認す
る。
【００２０】これによって、電源電圧を低減するスタン
バイ動作を解除した後のエミュレーションユニット１内
のＲＡＭ３のデータ保持状態のエミュレーションを行う
ことができる。
バイ動作を解除した後のエミュレーションユニット１内
のＲＡＭ３のデータ保持状態のエミュレーションを行う
ことができる。
【００２１】図３は本発明の他の実施例の構成を示すブ
ロック図である。図において、本発明の他の実施例では
エバリュエーションＬＳＩ１０をエミュレーションユニ
ット１に搭載し、電源電圧検出回路８の代りにゲート回
路１１及び制御回路１２を設けた以外は図１の本発明の
一実施例と同様の構成となっており、同一構成要素には
同一符号を付してある。
ロック図である。図において、本発明の他の実施例では
エバリュエーションＬＳＩ１０をエミュレーションユニ
ット１に搭載し、電源電圧検出回路８の代りにゲート回
路１１及び制御回路１２を設けた以外は図１の本発明の
一実施例と同様の構成となっており、同一構成要素には
同一符号を付してある。
【００２２】ゲート回路１１はオアゲート１１ａでユー
ザ基板からのスタンバイ制御信号の反転信号Ｈとエミュ
レーションユニット１からのスタンバイ移行信号Ｉとの
オアをとり、その演算結果を制御回路１２に出力する。
ザ基板からのスタンバイ制御信号の反転信号Ｈとエミュ
レーションユニット１からのスタンバイ移行信号Ｉとの
オアをとり、その演算結果を制御回路１２に出力する。
【００２３】また、ゲート回路１１はオアゲート１１ｂ
でユーザ基板からのリセット（ＲＥＳＥＴ）信号の反転
信号Ｅと、ＮＭＩ（ノンマスカブル）信号の反転信号Ｆ
と、外部割込み信号Ｇと、インバータ１１ｃで反転され
たスタンバイ制御信号の反転信号Ｈとのオアをとり、そ
の演算結果を制御回路１２に出力する。
でユーザ基板からのリセット（ＲＥＳＥＴ）信号の反転
信号Ｅと、ＮＭＩ（ノンマスカブル）信号の反転信号Ｆ
と、外部割込み信号Ｇと、インバータ１１ｃで反転され
たスタンバイ制御信号の反転信号Ｈとのオアをとり、そ
の演算結果を制御回路１２に出力する。
【００２４】制御回路１２はゲート回路１１を介して上
記ユーザ基板からのリセット信号の反転信号Ｅと、ＮＭ
Ｉ信号の反転信号Ｆと、外部割込み信号Ｇと、スタンバ
イ制御信号の反転信号Ｈと、エミュレーションユニット
１からのスタンバイ移行信号Ｉとを監視し、その監視結
果に応じてデータ転送要求信号Ｊ，Ｋをエミュレータ制
御部９に出力する。
記ユーザ基板からのリセット信号の反転信号Ｅと、ＮＭ
Ｉ信号の反転信号Ｆと、外部割込み信号Ｇと、スタンバ
イ制御信号の反転信号Ｈと、エミュレーションユニット
１からのスタンバイ移行信号Ｉとを監視し、その監視結
果に応じてデータ転送要求信号Ｊ，Ｋをエミュレータ制
御部９に出力する。
【００２５】図４は本発明の他の実施例の動作を示すタ
イミングチャートである。図４（ａ）は図３のエミュレ
ータユニット１からのスタンバイ移行信号Ｉによるスタ
ンバイ状態への移行を示す図であり、図４（ｂ）はユー
ザ基板からのスタンバイ制御信号の反転信号Ｈによるス
タンバイ状態への移行を示す図である。これら図３及び
図４を用いて本発明の他の実施例の動作について説明す
る。
イミングチャートである。図４（ａ）は図３のエミュレ
ータユニット１からのスタンバイ移行信号Ｉによるスタ
ンバイ状態への移行を示す図であり、図４（ｂ）はユー
ザ基板からのスタンバイ制御信号の反転信号Ｈによるス
タンバイ状態への移行を示す図である。これら図３及び
図４を用いて本発明の他の実施例の動作について説明す
る。
【００２６】ユーザ基板の電源が投入（パワーオンリセ
ット）された場合、ユーザ基板上のリセット回路（図示
せず）からリセット信号の反転信号Ｅがゲート回路１１
を介して制御回路１２に与えられる。制御回路１２はリ
セット信号の反転信号Ｅの立上りで、データ転送要求信
号Ｊをエミュレータ制御部９に出力する。
ット）された場合、ユーザ基板上のリセット回路（図示
せず）からリセット信号の反転信号Ｅがゲート回路１１
を介して制御回路１２に与えられる。制御回路１２はリ
セット信号の反転信号Ｅの立上りで、データ転送要求信
号Ｊをエミュレータ制御部９に出力する。
【００２７】エミュレータ制御部９はデータ転送要求信
号Ｊを得た時点で、ユーザ基板の電源で動作するエミュ
レーションユニット１内のＲＡＭデータ（初期値はユー
ザ基板の電源の立上りに依存）、つまりＲＡＭ３の不定
データを代替えメモリ７に転送し、エミュレーション実
行の開始に備える。尚、この動作はスタンバイ状態の解
除が可能なＮＭＩ信号の反転信号Ｆ及び外部割込み信号
Ｇの入力時にも行われる。
号Ｊを得た時点で、ユーザ基板の電源で動作するエミュ
レーションユニット１内のＲＡＭデータ（初期値はユー
ザ基板の電源の立上りに依存）、つまりＲＡＭ３の不定
データを代替えメモリ７に転送し、エミュレーション実
行の開始に備える。尚、この動作はスタンバイ状態の解
除が可能なＮＭＩ信号の反転信号Ｆ及び外部割込み信号
Ｇの入力時にも行われる。
【００２８】これによって、代替えメモリ７に格納され
たＲＡＭ３の不定データで、電源投入時のメモリ状態を
再現することができ、電源投入時のメモリ状態をエミュ
レーションすることができる。
たＲＡＭ３の不定データで、電源投入時のメモリ状態を
再現することができ、電源投入時のメモリ状態をエミュ
レーションすることができる。
【００２９】また、電源電圧を低減するスタンバイ状態
に移行する場合、制御回路１２はエミュレーションユニ
ット１からのスタンバイ移行信号Ｉがゲート回路１１を
介して入力されると、データ転送要求信号Ｋをエミュレ
ータ制御部９に出力する。
に移行する場合、制御回路１２はエミュレーションユニ
ット１からのスタンバイ移行信号Ｉがゲート回路１１を
介して入力されると、データ転送要求信号Ｋをエミュレ
ータ制御部９に出力する。
【００３０】エミュレータ制御部９はデータ転送要求信
号Ｋを得た時点で、代替えメモリ７内のデータを、つま
りスタンバイ状態におけるＲＡＭ３のデータ保持状態を
確認するためのデータをエミュレーションユニット１内
のＲＡＭに転送し、スタンバイの実行開始に備える［図
４（ａ）参照］。
号Ｋを得た時点で、代替えメモリ７内のデータを、つま
りスタンバイ状態におけるＲＡＭ３のデータ保持状態を
確認するためのデータをエミュレーションユニット１内
のＲＡＭに転送し、スタンバイの実行開始に備える［図
４（ａ）参照］。
【００３１】その後に、制御回路１２がスタンバイ状態
の解除が可能なＮＭＩ信号の反転信号Ｆや外部割込み信
号Ｇの入力を検出すると、データ転送要求信号Ｊがエミ
ュレータ制御部９に出力される。
の解除が可能なＮＭＩ信号の反転信号Ｆや外部割込み信
号Ｇの入力を検出すると、データ転送要求信号Ｊがエミ
ュレータ制御部９に出力される。
【００３２】エミュレータ制御部９はデータ転送要求信
号Ｊを得た時点で、エミュレーションユニット１内のＲ
ＡＭ３のデータを代替えメモリ７に転送し、スタンバイ
状態のときにＲＡＭ３でデータ保持が行われていたかを
確認する。
号Ｊを得た時点で、エミュレーションユニット１内のＲ
ＡＭ３のデータを代替えメモリ７に転送し、スタンバイ
状態のときにＲＡＭ３でデータ保持が行われていたかを
確認する。
【００３３】これによって、電源電圧を低減するスタン
バイ動作を解除した後のエミュレーションユニット１内
のＲＡＭ３のデータ保持状態のエミュレーションを行う
ことができる。
バイ動作を解除した後のエミュレーションユニット１内
のＲＡＭ３のデータ保持状態のエミュレーションを行う
ことができる。
【００３４】スタンバイ制御信号の反転信号Ｈ（ロウレ
ベル入力時にスタンバイ状態）によってスタンバイ制御
を行う場合、制御回路１２はスタンバイ制御信号の反転
信号Ｈの立下り及び立上り時に夫々データ転送要求信号
Ｋ，Ｊをエミュレータ制御部９に出力し、上述した動作
と同様の動作を行う［図４（ｂ）参照］。
ベル入力時にスタンバイ状態）によってスタンバイ制御
を行う場合、制御回路１２はスタンバイ制御信号の反転
信号Ｈの立下り及び立上り時に夫々データ転送要求信号
Ｋ，Ｊをエミュレータ制御部９に出力し、上述した動作
と同様の動作を行う［図４（ｂ）参照］。
【００３５】このように、対象ＬＳＩと同一のチップを
用いるエミュレーションユニット１をユーザ基板の電源
で動作させ、パワーオンリセット直後や電源電圧を低減
するスタンバイ動作の開始や解除時にエミュレーション
ユニット１内の内蔵ＲＡＭ３と代替えメモリ７との間で
データ転送を行うようにすることによって、対象ＬＳＩ
と同一特性のＲＡＭ３のデータ状態をエミュレーション
することができる。
用いるエミュレーションユニット１をユーザ基板の電源
で動作させ、パワーオンリセット直後や電源電圧を低減
するスタンバイ動作の開始や解除時にエミュレーション
ユニット１内の内蔵ＲＡＭ３と代替えメモリ７との間で
データ転送を行うようにすることによって、対象ＬＳＩ
と同一特性のＲＡＭ３のデータ状態をエミュレーション
することができる。
【００３６】これによって、ユーザがデバッグ時に厳密
なデバッグが困難であったデバッグ作業の効率を向上さ
せることができ、開発期間を短縮することができる。
なデバッグが困難であったデバッグ作業の効率を向上さ
せることができ、開発期間を短縮することができる。
【００３７】
【発明の効果】以上説明したように本発明によれば、試
験対象である集積回路と同一のチップを用いてエミュレ
ーションを行うエミュレーションユニットにユーザ基板
の電源を供給し、チップの状態変化を検出したときにチ
ップの内蔵メモリの内容を読出して記憶することによっ
て、ＬＳＩの内部状態変化時のメモリ状態をエミュレー
ションすることができ、デバッグ作業の効率を向上させ
ることができるという効果がある。
験対象である集積回路と同一のチップを用いてエミュレ
ーションを行うエミュレーションユニットにユーザ基板
の電源を供給し、チップの状態変化を検出したときにチ
ップの内蔵メモリの内容を読出して記憶することによっ
て、ＬＳＩの内部状態変化時のメモリ状態をエミュレー
ションすることができ、デバッグ作業の効率を向上させ
ることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイミングチャ
ートである。
ートである。
【図３】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図４】（ａ）は図３のエミュレータユニットからのス
タンバイ移行信号によるスタンバイ状態への移行を示す
図、（ｂ）はユーザ基板からのスタンバイ制御信号の反
転信号によるスタンバイ状態への移行を示す図である。
タンバイ移行信号によるスタンバイ状態への移行を示す
図、（ｂ）はユーザ基板からのスタンバイ制御信号の反
転信号によるスタンバイ状態への移行を示す図である。
１ エミュレーションユニット ２ エミュレーションＬＳＩ ３ ＲＡＭ ６ インタフェース回路 ７ 代替えメモリ ８ 電源電圧監視回路 ９ エミュレータ制御部 １１ ゲート回路 １２ 制御回路
Claims (3)
- 【請求項１】 試験対象である集積回路と同一のチップ
を用いてエミュレーションを行うエミュレーションユニ
ットを含むエミュレータであって、前記エミュレーショ
ンユニットにユーザ基板の電源を供給する手段と、前記
チップの状態変化を検出する検出手段と、前記状態変化
を検出したときに前記チップの内蔵メモリの内容を読出
して記憶する手段とを有することを特徴とするエミュレ
ータ。 - 【請求項２】 前記検出手段は、前記チップのパワーオ
ンリセット動作を検出するように構成されていることを
特徴とする請求項１記載のエミュレータ。 - 【請求項３】 前記検出手段は、前記チップへの電源電
圧を低減するためのスタンバイ動作の開始及び解除のう
ち少なくとも一方を検出するように構成されていること
を特徴とする請求項１記載のエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240357A JP2643790B2 (ja) | 1993-09-01 | 1993-09-01 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240357A JP2643790B2 (ja) | 1993-09-01 | 1993-09-01 | エミュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773065A true JPH0773065A (ja) | 1995-03-17 |
| JP2643790B2 JP2643790B2 (ja) | 1997-08-20 |
Family
ID=17058291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240357A Expired - Fee Related JP2643790B2 (ja) | 1993-09-01 | 1993-09-01 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643790B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362188B1 (ko) * | 1995-06-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 디램에뮬레이션장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214419A (ja) * | 1986-03-17 | 1987-09-21 | Nec Corp | 演算制御装置 |
| JPS62241041A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | 情報処理装置 |
| JPS6421546A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Device for collecting program execution history |
| JPS6472242A (en) * | 1987-09-14 | 1989-03-17 | Hitachi Ltd | Self-diagnosing device for computer for control |
| JPH01124049A (ja) * | 1987-11-09 | 1989-05-16 | Mitsubishi Electric Corp | マイクロプロセッサ |
| JPH0262615A (ja) * | 1988-08-29 | 1990-03-02 | Minolta Camera Co Ltd | 記憶媒体用入力装置 |
-
1993
- 1993-09-01 JP JP5240357A patent/JP2643790B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214419A (ja) * | 1986-03-17 | 1987-09-21 | Nec Corp | 演算制御装置 |
| JPS62241041A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | 情報処理装置 |
| JPS6421546A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Device for collecting program execution history |
| JPS6472242A (en) * | 1987-09-14 | 1989-03-17 | Hitachi Ltd | Self-diagnosing device for computer for control |
| JPH01124049A (ja) * | 1987-11-09 | 1989-05-16 | Mitsubishi Electric Corp | マイクロプロセッサ |
| JPH0262615A (ja) * | 1988-08-29 | 1990-03-02 | Minolta Camera Co Ltd | 記憶媒体用入力装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362188B1 (ko) * | 1995-06-30 | 2003-03-26 | 주식회사 하이닉스반도체 | 디램에뮬레이션장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643790B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2395302A (en) | State saving and restoring in data processing system using scan chain cells | |
| KR20110121357A (ko) | 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템 | |
| TWI769399B (zh) | 具有除錯記憶體介面之晶片及其除錯方法 | |
| JP2845155B2 (ja) | シングルチップマイクロコンピュータのエミュレーションチップ | |
| JP4321976B2 (ja) | デバッグ支援機能付きマイコン | |
| KR20020026814A (ko) | 컴퓨터 시스템의 중지 및 재개 동작을 위한 방법 및 장치 | |
| US5574894A (en) | Integrated circuit data processor which provides external sensibility of internal signals during reset | |
| US20040172233A1 (en) | Semiconductor integrated circuit device and microcomputer development assisting apparatus | |
| JPH0773065A (ja) | エミュレータ | |
| JP4024026B2 (ja) | 半導体装置および評価装置 | |
| JPH0550016B2 (ja) | ||
| JP2007310714A (ja) | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 | |
| US20050192791A1 (en) | Method for emulating an integrated circuit and semiconductor chip for practicing the method | |
| JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
| JPH11338744A (ja) | ソフトウエア開発支援装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP4084912B2 (ja) | マイクロプロセッサシステム | |
| JP2005293077A (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| JP2732702B2 (ja) | 情報処理装置およびクロック切り換え方法 | |
| US20090199027A1 (en) | Method and apparatus to avoid power transients during a microprocessor test | |
| JP2006171810A (ja) | デバッグ制御システム及びその制御方法 | |
| JP2846876B2 (ja) | 情報処理装置 | |
| JPH03266136A (ja) | エバリュエーションチップ | |
| JPH01223521A (ja) | 大規模集積回路 | |
| KR20040073127A (ko) | 프로토타이핑 보드의 클럭 동기화 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |