JPH0550016B2 - - Google Patents
Info
- Publication number
- JPH0550016B2 JPH0550016B2 JP1004783A JP478389A JPH0550016B2 JP H0550016 B2 JPH0550016 B2 JP H0550016B2 JP 1004783 A JP1004783 A JP 1004783A JP 478389 A JP478389 A JP 478389A JP H0550016 B2 JPH0550016 B2 JP H0550016B2
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- rom
- program
- asic
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3698—Environments for analysis, debugging or testing of software
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデバツク環境を備えた集積回路に係
り、特にマイクロコンピユータ（以下、マイコン
と称する。）の組込まれたASIC（アプリケーシヨ
ン・スペシフイツク・インテグレーテツド・サー
キツドの略称。）などの集積回路に内蔵したプロ
グラムに適し、ソフトウエアのデバツグを容易に
行うことのできるデバツク環境を備えた集積回路
に関する。
り、特にマイクロコンピユータ（以下、マイコン
と称する。）の組込まれたASIC（アプリケーシヨ
ン・スペシフイツク・インテグレーテツド・サー
キツドの略称。）などの集積回路に内蔵したプロ
グラムに適し、ソフトウエアのデバツグを容易に
行うことのできるデバツク環境を備えた集積回路
に関する。
従来、マイコン組込み製品における組込みソフ
トウエアのデバツグは、マイコンの動作をシミユ
レートすることができるインサーキツトエミユレ
ータ（以下、ICEと称する。）と呼ばれる装置を
用いて行われている。この種の装置は、一般に第
３図に示すような構成をしている。第３図におい
て、参照符号５０は、マイコン組込み製品である
ターゲツトマシーンであり、このターゲツトマシ
ーン５０上のマイコンLSI用ソケツト５２に、マ
イコンチツプ５８が内蔵されたプローブ５６のケ
ーブル５４が接続される。プローブ５６はケーブ
ル６０を介してICE本体６２と接続される。
トウエアのデバツグは、マイコンの動作をシミユ
レートすることができるインサーキツトエミユレ
ータ（以下、ICEと称する。）と呼ばれる装置を
用いて行われている。この種の装置は、一般に第
３図に示すような構成をしている。第３図におい
て、参照符号５０は、マイコン組込み製品である
ターゲツトマシーンであり、このターゲツトマシ
ーン５０上のマイコンLSI用ソケツト５２に、マ
イコンチツプ５８が内蔵されたプローブ５６のケ
ーブル５４が接続される。プローブ５６はケーブ
ル６０を介してICE本体６２と接続される。
このように構成されるICEにおいて、ターゲツ
トマシーン５０と同種のマイコンチツプ５８が実
装されたプローブ５６は、ターゲツトマシーン５
０とICE本体６２とを接続するためのインタフエ
ース部分に相当し、これによりICE本体６２があ
たかもソケツト５２上にあるかのように動作し、
ターゲツトマシーン５０のエミユレーシヨン、部
分命令の実行、解析などを行つてハードウエアお
よびソフトウエアを含めたシステムバツグをする
ことができる。
トマシーン５０と同種のマイコンチツプ５８が実
装されたプローブ５６は、ターゲツトマシーン５
０とICE本体６２とを接続するためのインタフエ
ース部分に相当し、これによりICE本体６２があ
たかもソケツト５２上にあるかのように動作し、
ターゲツトマシーン５０のエミユレーシヨン、部
分命令の実行、解析などを行つてハードウエアお
よびソフトウエアを含めたシステムバツグをする
ことができる。
しかしながら、前述したICEの構成では、ター
ゲツトマシーン５０とプローブ５６との間にケー
ブル５４で接続される距離が必ず存在し、信号遅
延、負荷容量、ノイズマージン等に影響を与える
ため、ターゲツトマシーン５０の設計時にICEの
接続を充分考慮した設計マージンを取る必要があ
る。しかるに、設置現場での実稼働条件が、開発
現場におけるICEとの接続用に見積もつた実稼働
条件の設計マージン以上であるようなノイズの影
響を受ける悪環境下であつたりすると、実機デバ
ツグ作業用にICEを使用できなくなつたりする。
マイコンの動作周波数が高周波化されるにつれ
て、このようなノイズの影響を受け易くなり、
ICE使用による実機デバツク環境を益々困難なも
のとしてきている。さらに、ターゲツトマシーン
５０の規模が大きくなるにつれ、開発時における
ハードウエアの設計以上にそのソフトウエアの開
発にも多くの労力を必要とし、ソフトウエアのデ
バツグツールであるICEの果たす役目が益々重要
になり、ICEが不可欠となつてきている。特にタ
ーゲツトマシーン５０が特定ユーザー向マイコン
ASICである場合には、特定ユーザー専用のICE
を開発する必要があるが、しかし、特定ユーザー
専用のためのマイコンASIC用ICEを新たに開発
するということは、ユーザーへの開発費用負担が
非常に大きくなり、それはマイコンASIC開発と
ほぼ同等の負担規模となる。このため、マイコン
ASIC開発では個別に従来のような専用のICEを
提供するということが困難になつてきている。
ゲツトマシーン５０とプローブ５６との間にケー
ブル５４で接続される距離が必ず存在し、信号遅
延、負荷容量、ノイズマージン等に影響を与える
ため、ターゲツトマシーン５０の設計時にICEの
接続を充分考慮した設計マージンを取る必要があ
る。しかるに、設置現場での実稼働条件が、開発
現場におけるICEとの接続用に見積もつた実稼働
条件の設計マージン以上であるようなノイズの影
響を受ける悪環境下であつたりすると、実機デバ
ツグ作業用にICEを使用できなくなつたりする。
マイコンの動作周波数が高周波化されるにつれ
て、このようなノイズの影響を受け易くなり、
ICE使用による実機デバツク環境を益々困難なも
のとしてきている。さらに、ターゲツトマシーン
５０の規模が大きくなるにつれ、開発時における
ハードウエアの設計以上にそのソフトウエアの開
発にも多くの労力を必要とし、ソフトウエアのデ
バツグツールであるICEの果たす役目が益々重要
になり、ICEが不可欠となつてきている。特にタ
ーゲツトマシーン５０が特定ユーザー向マイコン
ASICである場合には、特定ユーザー専用のICE
を開発する必要があるが、しかし、特定ユーザー
専用のためのマイコンASIC用ICEを新たに開発
するということは、ユーザーへの開発費用負担が
非常に大きくなり、それはマイコンASIC開発と
ほぼ同等の負担規模となる。このため、マイコン
ASIC開発では個別に従来のような専用のICEを
提供するということが困難になつてきている。
そこで、本発明の目的は、ICEと同様のシステ
ムデバツグ機能を持ち、しかも実稼働状態でのエ
ミユレーシヨンのために従来のようにシステム設
計時にICEとの余分な接続マージンを見積もる必
要がなく、容易に外部からホストコンピユータに
より、ミユレーシヨンを行うことができ、コスト
的にも特定ユーザ向のマイコンASICに適するデ
バツグ環境を備えた集積回路を提供するにある。
ムデバツグ機能を持ち、しかも実稼働状態でのエ
ミユレーシヨンのために従来のようにシステム設
計時にICEとの余分な接続マージンを見積もる必
要がなく、容易に外部からホストコンピユータに
より、ミユレーシヨンを行うことができ、コスト
的にも特定ユーザ向のマイコンASICに適するデ
バツグ環境を備えた集積回路を提供するにある。
本発明に係るデバツク環境を備えた集積回路
は、マイクロプロセツサをコアにしてROMや
RAMおよび周辺LSIの各種機能を１チツプに組
み合わせて特定用途向けに作られるマイコン
ASICチツプ内に、ユーザプログラムを記憶する
ユーザROMと、前記コアになるマイクロプロセ
ツサのハードウエア構成に依存する部分を処理す
るプログラムデバツグのためのデバツグ用ソフト
ウエアの一部を記憶するデバツグROMと、プロ
グラム実行中断のためのブレーク回路部と、ホス
トコンピユータとの通信用Ｉ／Ｏポートとを備
え、前記マイコンASICのデバツグ時にはホスト
コンピユータが前記通信用Ｉ／Ｏポートを介して
前記デバツグROMと通信を行いながら、ホスト
コンピユータ上のデバツグ用ソフトウエアと前記
デバツグROM内に格納されている前記デバツグ
用ソフトウエアとを動作させることにより、前記
ユーザROM及びRAM内に記憶されたASIC内蔵
プログラムに対するシステムデバツグを行うよう
構成したことを特徴とする。
は、マイクロプロセツサをコアにしてROMや
RAMおよび周辺LSIの各種機能を１チツプに組
み合わせて特定用途向けに作られるマイコン
ASICチツプ内に、ユーザプログラムを記憶する
ユーザROMと、前記コアになるマイクロプロセ
ツサのハードウエア構成に依存する部分を処理す
るプログラムデバツグのためのデバツグ用ソフト
ウエアの一部を記憶するデバツグROMと、プロ
グラム実行中断のためのブレーク回路部と、ホス
トコンピユータとの通信用Ｉ／Ｏポートとを備
え、前記マイコンASICのデバツグ時にはホスト
コンピユータが前記通信用Ｉ／Ｏポートを介して
前記デバツグROMと通信を行いながら、ホスト
コンピユータ上のデバツグ用ソフトウエアと前記
デバツグROM内に格納されている前記デバツグ
用ソフトウエアとを動作させることにより、前記
ユーザROM及びRAM内に記憶されたASIC内蔵
プログラムに対するシステムデバツグを行うよう
構成したことを特徴とする。
本発明に係るデバツグ環境を備えた集積回路に
よれば、デバツグROM内に格納されたプログラ
ムデバツグのためのソフトウエアの一部は、主に
メモリ内容のレード・ライト、命令の実行および
レジスタの参照・変更など、コアになるマイクロ
プロセツサのハードウエア構成に依存する部分を
処理する必要最小限のプログラムであり、かつ、
ホストコンピユータ上のデバツグ用ソフトウエア
により処理したい機能に共通的に使用できる最も
低レベルの処理内容のプログラムである。例え
ば、ホストコンピユータとの通信用Ｉ／Ｏポート
からのアドレスデータを読み、そのアドレスの内
容を通信用Ｉ／Ｏポートへ出力するというような
処理プログラムであり、ホスト側は、この機能を
組み合わせてメモリダンプ（メモリ内容の表示）
コマンドを実現する。このように、ホストコンピ
ユータから通信用Ｉ／Ｏポートを介してこのデバ
ツグROMとの間で通信を行いながら、ユーザ
ROM及びRAM内に格納されたマイコンASIC内
蔵プログラムのデバツグを外部から容易に実行す
ることができる。
よれば、デバツグROM内に格納されたプログラ
ムデバツグのためのソフトウエアの一部は、主に
メモリ内容のレード・ライト、命令の実行および
レジスタの参照・変更など、コアになるマイクロ
プロセツサのハードウエア構成に依存する部分を
処理する必要最小限のプログラムであり、かつ、
ホストコンピユータ上のデバツグ用ソフトウエア
により処理したい機能に共通的に使用できる最も
低レベルの処理内容のプログラムである。例え
ば、ホストコンピユータとの通信用Ｉ／Ｏポート
からのアドレスデータを読み、そのアドレスの内
容を通信用Ｉ／Ｏポートへ出力するというような
処理プログラムであり、ホスト側は、この機能を
組み合わせてメモリダンプ（メモリ内容の表示）
コマンドを実現する。このように、ホストコンピ
ユータから通信用Ｉ／Ｏポートを介してこのデバ
ツグROMとの間で通信を行いながら、ユーザ
ROM及びRAM内に格納されたマイコンASIC内
蔵プログラムのデバツグを外部から容易に実行す
ることができる。
次に本発明に係るデバツグ環境を備えた集積回
路の実施例につき、添付図面を参照しながら以下
詳細に説明する。
路の実施例につき、添付図面を参照しながら以下
詳細に説明する。
第１図は、本発明の一実施例を示すデバツグ環
境を備えた集積回路を内部ブロツク構成図であ
り、第２図は、デバツグ用に付加されたブレーク
回路部の実際的な回路構成の一例を示す図であ
る。第１図において参照符号１０は、対象となる
マイコンASICチツプであり、このチツプ１０は
コアCPU１２、特定用途向けプログラムを格納
したユーザROM１４、RAM１６、およびリモ
ートデバツガプリミテイブプログラム（以下、モ
ニタプログラムと称する。）を格納したデバツグ
ROM１８、デバツグ用に付加されたブレーク回
路部２０、アドレスデコード回路３０、マイコン
ASICの入出力用Ｉ／Ｏポート３２、デバツグの
ための通信用Ｉ／Ｏポート３４と、さらにそれら
の間を結ぶデータバス３６、アドレスバス３８お
よびタイミング制御線４０等から構成される。さ
らに、デバツグ用に付加されたブレーク回路部２
０は、プログラム実行中断回路ブロツクである定
数発生回路ブロツク２２と、比較回路ブロツク２
４およびプログラム実行中断準備のための回路ブ
ロツクである比較値書込回路ブロツク２６から構
成される。
境を備えた集積回路を内部ブロツク構成図であ
り、第２図は、デバツグ用に付加されたブレーク
回路部の実際的な回路構成の一例を示す図であ
る。第１図において参照符号１０は、対象となる
マイコンASICチツプであり、このチツプ１０は
コアCPU１２、特定用途向けプログラムを格納
したユーザROM１４、RAM１６、およびリモ
ートデバツガプリミテイブプログラム（以下、モ
ニタプログラムと称する。）を格納したデバツグ
ROM１８、デバツグ用に付加されたブレーク回
路部２０、アドレスデコード回路３０、マイコン
ASICの入出力用Ｉ／Ｏポート３２、デバツグの
ための通信用Ｉ／Ｏポート３４と、さらにそれら
の間を結ぶデータバス３６、アドレスバス３８お
よびタイミング制御線４０等から構成される。さ
らに、デバツグ用に付加されたブレーク回路部２
０は、プログラム実行中断回路ブロツクである定
数発生回路ブロツク２２と、比較回路ブロツク２
４およびプログラム実行中断準備のための回路ブ
ロツクである比較値書込回路ブロツク２６から構
成される。
ここで、デバツグ用に付加されたブレーク回路
部２０を構成する各回路ブロツクの動作について
説明する。
部２０を構成する各回路ブロツクの動作について
説明する。
比較回路ブロツク２４は、EX−NORゲートお
よびANDゲート列から構成され、後述する比較
値書込回路ブロツク２６のフリツプロツプに記憶
させてある値と、コアCPU１２から出ているア
ドレス３８の値を常時比較する回路ブロツクであ
る。コアCPU１２がアドレスバス３８にアドレ
スを乗せるのは、 メモリへのデータアクセス（リード、ライ
ト） 命令フエツチ（次の命令をメモリから読込
む） の２つの場合であり、比較回路ブロツク２４はど
ちらの場合でもアドレス値が一致すれば、定数発
生回路ブロツク２２に対しトリガ信号を出力す
る。
よびANDゲート列から構成され、後述する比較
値書込回路ブロツク２６のフリツプロツプに記憶
させてある値と、コアCPU１２から出ているア
ドレス３８の値を常時比較する回路ブロツクであ
る。コアCPU１２がアドレスバス３８にアドレ
スを乗せるのは、 メモリへのデータアクセス（リード、ライ
ト） 命令フエツチ（次の命令をメモリから読込
む） の２つの場合であり、比較回路ブロツク２４はど
ちらの場合でもアドレス値が一致すれば、定数発
生回路ブロツク２２に対しトリガ信号を出力す
る。
定数発生回路ブロツク２２は、フリツプフロツ
プ、ANDゲート、NORゲート、インバータ等か
ら構成された定数発生回路とバス調停回路からな
り、定数発生回路は予め決められた（固定され
た）定数（この定数は、コアCPI１２にソフトウ
エア割り込みを起こさせる命令コードであり、使
用する各CPU１２によつて異なる。）を発生する
回路である。バス調停回路は、比較回路ブロツク
２４から入力されたトリガ信号およびコアCPU
１２からの命令フエツチ信号を判断し、さらにコ
アCPU１２のバスサイクルに一致させながらコ
アCPU１２のデータバス３６に定数発生回路か
らのデータを乗せる役割を果たす。なお、命令フ
エツチ信号およびコアCPU１２のバスサイクル
はCPUに依存するため、バス調停回路も各CPU
により異なる。
プ、ANDゲート、NORゲート、インバータ等か
ら構成された定数発生回路とバス調停回路からな
り、定数発生回路は予め決められた（固定され
た）定数（この定数は、コアCPI１２にソフトウ
エア割り込みを起こさせる命令コードであり、使
用する各CPU１２によつて異なる。）を発生する
回路である。バス調停回路は、比較回路ブロツク
２４から入力されたトリガ信号およびコアCPU
１２からの命令フエツチ信号を判断し、さらにコ
アCPU１２のバスサイクルに一致させながらコ
アCPU１２のデータバス３６に定数発生回路か
らのデータを乗せる役割を果たす。なお、命令フ
エツチ信号およびコアCPU１２のバスサイクル
はCPUに依存するため、バス調停回路も各CPU
により異なる。
比較値書込回路ブロツク２６は、フリツプフロ
ツプ列から構成され、コアCPU１２からの書込
み動作によりデータバス３６の内容を書込む回路
である。コアCPU１２の書込み動作がマイコン
ASICに使用する各CPUにより異なるため、一概
には言えないが、一般的には、“Ｉ／Ｏ命令”ま
たは“メモリ書込み命令”をコアCPU１２に実
行させることによつて、“Ｉ／Ｏアクセス信号”
または“メモリアクセス信号”、さらに“書込み
信号”等が変化するので、これらの信号線を用い
てデータバス３６の内容を取り込むことができ
る。
ツプ列から構成され、コアCPU１２からの書込
み動作によりデータバス３６の内容を書込む回路
である。コアCPU１２の書込み動作がマイコン
ASICに使用する各CPUにより異なるため、一概
には言えないが、一般的には、“Ｉ／Ｏ命令”ま
たは“メモリ書込み命令”をコアCPU１２に実
行させることによつて、“Ｉ／Ｏアクセス信号”
または“メモリアクセス信号”、さらに“書込み
信号”等が変化するので、これらの信号線を用い
てデータバス３６の内容を取り込むことができ
る。
このような回路ブロツクから構成されるマイコ
ンASICチツプ１０が搭載されるターゲツトマシ
ーンをホストコンピユータと接続して、マイコン
ASIC１０内のユーザプログラムをデバツグする
際の処理シーケンスにつき、以下説明する。
ンASICチツプ１０が搭載されるターゲツトマシ
ーンをホストコンピユータと接続して、マイコン
ASIC１０内のユーザプログラムをデバツグする
際の処理シーケンスにつき、以下説明する。
(1) 起動時：
ホスト側は、マイコンASIC１０を先ず初期
化させるためマイコンASIC１０に対して通信
線を介して“Ｒ”の文字（リセツトトークン）
を送る。マイコンASIC１０側は起動時、マイ
コンASIC１０内のデバツグROM１８に格納
されたモニタプログラムが制御権を持ち、通信
線からのトークンが入力されるのを待つてい
る。そこにホスト側からトークンが送られてく
るので、マイコンASIC１０側はこのトークン
を解析して（この場合はリセツトトークンだか
ら）、モニタの初期化（例えば、モニタプログ
ラムの管理するレジスタセーブエリアの内容を
初期化する）や回路の初期化（例えば、比較回
路２４をリセツトする）を行い、再び通信線か
らのトークンが入力されるのを待つ。
化させるためマイコンASIC１０に対して通信
線を介して“Ｒ”の文字（リセツトトークン）
を送る。マイコンASIC１０側は起動時、マイ
コンASIC１０内のデバツグROM１８に格納
されたモニタプログラムが制御権を持ち、通信
線からのトークンが入力されるのを待つてい
る。そこにホスト側からトークンが送られてく
るので、マイコンASIC１０側はこのトークン
を解析して（この場合はリセツトトークンだか
ら）、モニタの初期化（例えば、モニタプログ
ラムの管理するレジスタセーブエリアの内容を
初期化する）や回路の初期化（例えば、比較回
路２４をリセツトする）を行い、再び通信線か
らのトークンが入力されるのを待つ。
(2) ブレークアドレスの設定：
ユーザがホストコンピユータのキーボードか
ら、ブレークアドレスの設定のためのコマンド
を入力すると、ホスト側デバツガプログラムが
このコマンドを解析して、マイコンACIC１０
に対して通信線を介して“Ｂ”の文字（ブレー
クトークン）およびブレークアドレスデータを
送る。
ら、ブレークアドレスの設定のためのコマンド
を入力すると、ホスト側デバツガプログラムが
このコマンドを解析して、マイコンACIC１０
に対して通信線を介して“Ｂ”の文字（ブレー
クトークン）およびブレークアドレスデータを
送る。
マイコンASIC１０側は、このトークンを解
析し（この場合はブレークトークンだから）、
比較回路２４にブレークアドレスデータの設定
を行い、再び通信線からのトークンが入力され
るのを待つ。
析し（この場合はブレークトークンだから）、
比較回路２４にブレークアドレスデータの設定
を行い、再び通信線からのトークンが入力され
るのを待つ。
(3) ユーザプログラムの実行とブレークの発生：
ユーザがホストコンピユータのキーボードか
ら、ユーザROM１４およびRAM１６内に格
納されたユーザプログラム実行のためのコマン
ドを入力すると、ホスト側デバツガプログラム
がこのコマンドを解析して、マイコンASIC１
０に対し通信線を介して“Ｇ”の文字（ゴート
ークン）および実行開始アドレスデータを送
り、その後マイコンASIC１０側からブレーク
発生トークンが送られるのを待つ。
ら、ユーザROM１４およびRAM１６内に格
納されたユーザプログラム実行のためのコマン
ドを入力すると、ホスト側デバツガプログラム
がこのコマンドを解析して、マイコンASIC１
０に対し通信線を介して“Ｇ”の文字（ゴート
ークン）および実行開始アドレスデータを送
り、その後マイコンASIC１０側からブレーク
発生トークンが送られるのを待つ。
マイコンASIC１０側は、ホスト側から送ら
れてきたトークンを解析し（この場合はゴート
ークンだから）、レジスタセーブエリアの内容
を各レジスタに戻し、指定アドレスにジヤンプ
する。これにより、ユーザプログラムが実行さ
れる。
れてきたトークンを解析し（この場合はゴート
ークンだから）、レジスタセーブエリアの内容
を各レジスタに戻し、指定アドレスにジヤンプ
する。これにより、ユーザプログラムが実行さ
れる。
ユーザプログラムが実行され、ブレークアド
レスまで来ると、比較回路２４が働いてソフト
ウエア割り込みが発生し、制御権はモニタプロ
グラムに戻る。モニタプログラムは、ブレーク
が発生したことをホスト側にトークンを送るこ
とにより知らせ、再びホストから通信線を介し
てトークンが入力されるのを待つ。
レスまで来ると、比較回路２４が働いてソフト
ウエア割り込みが発生し、制御権はモニタプロ
グラムに戻る。モニタプログラムは、ブレーク
が発生したことをホスト側にトークンを送るこ
とにより知らせ、再びホストから通信線を介し
てトークンが入力されるのを待つ。
以下、上記した(2)、(3)の動作シーケンスを繰り
返すことによつて、ホストコンピユータからマイ
コンASIC１０のユーザプログラムのエミユレー
シヨンを行つて、システムデバツグを行うことが
できる。
返すことによつて、ホストコンピユータからマイ
コンASIC１０のユーザプログラムのエミユレー
シヨンを行つて、システムデバツグを行うことが
できる。
このように動作するモニタプログラム格納のた
めのデバツグROMをマイコンASIC１０のチツ
プ内に設けても、モニタプログラムの規模はわず
かであり、例えば、８ビツトCPUのチツプ面積
を１とすれば、モニタプログラム追加用に必要な
面積は、その面積の４％程度にしか過ぎない。
めのデバツグROMをマイコンASIC１０のチツ
プ内に設けても、モニタプログラムの規模はわず
かであり、例えば、８ビツトCPUのチツプ面積
を１とすれば、モニタプログラム追加用に必要な
面積は、その面積の４％程度にしか過ぎない。
なお、モニタプログラムは、個々のターゲツト
マシーンのコアCPU１２用に作る必要はあるが、
小規模プログラムなのでその労力は従来の専用
ICEの開発に比べて大したことではない。また、
ホストコンピユータ側のデバツガホストプログラ
ムは、高級言語で記述可能なプログラムであるの
で、一度プログラムを作製すれば、専用のホスト
コンピユータだけを使用する必要はなく、容易に
他のコンピユータへの移植ができ、ホストコンピ
ユータの使用に融通性がある。
マシーンのコアCPU１２用に作る必要はあるが、
小規模プログラムなのでその労力は従来の専用
ICEの開発に比べて大したことではない。また、
ホストコンピユータ側のデバツガホストプログラ
ムは、高級言語で記述可能なプログラムであるの
で、一度プログラムを作製すれば、専用のホスト
コンピユータだけを使用する必要はなく、容易に
他のコンピユータへの移植ができ、ホストコンピ
ユータの使用に融通性がある。
前述した実施例から明らかなように、本発明に
よれば、マイコンASIC内のユーザプログラムを
外部のホストコンピユータとの通信を行いながら
デバツグできるようなプリミテイデバツガプログ
ラムを、マイコンASICチツプ上に設けたデバツ
グROM内に格納した構成とし、しかも、このリ
モートプリミテイブデバツガプログラムは、デバ
ツグサポートのほとんどをホストコンピユータ側
のデバツガホストプログラムが行うようにしてい
るため、非常に小規模なもので良い。このため、
マイコンASIC上のデバツグROMのサイズも小
さなもので済む。しかも、従来のICEと同様のエ
ミユレーシヨン機能を持ち、容易に外部からパソ
コン等のホストコンピユータによつて、実際のタ
ーゲツトマシーンのマイコンASIC上で直接デバ
ツグ作業が可能となるために、効果的なプログラ
ム開発が期待できる。
よれば、マイコンASIC内のユーザプログラムを
外部のホストコンピユータとの通信を行いながら
デバツグできるようなプリミテイデバツガプログ
ラムを、マイコンASICチツプ上に設けたデバツ
グROM内に格納した構成とし、しかも、このリ
モートプリミテイブデバツガプログラムは、デバ
ツグサポートのほとんどをホストコンピユータ側
のデバツガホストプログラムが行うようにしてい
るため、非常に小規模なもので良い。このため、
マイコンASIC上のデバツグROMのサイズも小
さなもので済む。しかも、従来のICEと同様のエ
ミユレーシヨン機能を持ち、容易に外部からパソ
コン等のホストコンピユータによつて、実際のタ
ーゲツトマシーンのマイコンASIC上で直接デバ
ツグ作業が可能となるために、効果的なプログラ
ム開発が期待できる。
従つて、マイコンASIC用に高価な専用ICEを
個々に開発しなくともシステムデバツグが実行で
き、その経済的効果は著しいものがある。さら
に、従来のようなマイコンASIC開発時における
ICEとの接続マージンなどの見積もりが不用とな
る効果も得られる。
個々に開発しなくともシステムデバツグが実行で
き、その経済的効果は著しいものがある。さら
に、従来のようなマイコンASIC開発時における
ICEとの接続マージンなどの見積もりが不用とな
る効果も得られる。
以上、本発明の好適な実施例について説明した
が、本発明は前記実施例に限定されることなく、
本発明の精神を逸脱しない範囲内において種々の
設計変更をなし得ることは勿論である。
が、本発明は前記実施例に限定されることなく、
本発明の精神を逸脱しない範囲内において種々の
設計変更をなし得ることは勿論である。
第１図は本発明に係るデバツグ環境を備えた集
積回路の一実施例を示す集積回路の要部ブロツク
構成図であり、第２図は本発明に係るデバツグ用
に付加されたブレーク回路部の実際的な回路構成
の一例を示す図、第３図は従来のインサーキツト
エミユレータの構成例を示す図である。 １０……マイコンASICチツプ、１２……コア
CPU、１４……ユーザROM、１６……RAM、
１８……デバツグROM、２０……デバツグ用に
付加されたブレーク回路部、２２……定数発生回
路ブロツク、２４……比較回路ブロツク、２６…
…比較直書込回路ブロツク、３０……アドレスデ
コード回路、３２……入出力用Ｉ／Ｏポート、３
４……通信用Ｉ／Ｏポート、３６……データバ
ス、３８……アドレスバス、４０……タイミング
制御線、５０……ターゲツトマシーン、５２……
ソケツト、５４，６０……ケーブル、５６……プ
ローブ、５８……マイコンチツプ、６２……ICE
本体。
積回路の一実施例を示す集積回路の要部ブロツク
構成図であり、第２図は本発明に係るデバツグ用
に付加されたブレーク回路部の実際的な回路構成
の一例を示す図、第３図は従来のインサーキツト
エミユレータの構成例を示す図である。 １０……マイコンASICチツプ、１２……コア
CPU、１４……ユーザROM、１６……RAM、
１８……デバツグROM、２０……デバツグ用に
付加されたブレーク回路部、２２……定数発生回
路ブロツク、２４……比較回路ブロツク、２６…
…比較直書込回路ブロツク、３０……アドレスデ
コード回路、３２……入出力用Ｉ／Ｏポート、３
４……通信用Ｉ／Ｏポート、３６……データバ
ス、３８……アドレスバス、４０……タイミング
制御線、５０……ターゲツトマシーン、５２……
ソケツト、５４，６０……ケーブル、５６……プ
ローブ、５８……マイコンチツプ、６２……ICE
本体。
Claims (1)
- １ マイクロプロセツサをコアにしてROMや
RAMおよび周辺LSIの各種機能を１チツプに組
み合わせて特定用途向けに作られるマイコン
ASICチツプ内に、ユーザプログラムを記憶する
ユーザROMと、前記コアになるマイクロプロセ
ツサのハードウエア構成に依存する部分を処理す
るプログラムデバツグのためのデバツグ用ソフト
ウエアの一部を記憶するデバツグROMと、プロ
グラム実行中断のためのブレーク回路部と、ホス
トコンピユータとの通信用Ｉ／Ｏポートとを備
え、前記マイコンASICのデバツグ時にはホスト
コンピユータが前記通信用Ｉ／Ｏポートを介して
前記デバツグROMと通信を行いながら、ホスト
コンピユータ上のデバツグ用ソフトウエアと前記
デバツグROM内に格納されている前記デバツグ
用ソフトウエアとを動作させることにより、前記
ユーザROM及びRAM内に記憶されたASIC内蔵
プログラムに対するシステムデバツグを行うよう
構成したことを特徴とするデバツグ環境を備えた
集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004783A JPH02186448A (ja) | 1989-01-13 | 1989-01-13 | デバッグ環境を備えた集積回路 |
| DE69018273T DE69018273T2 (de) | 1989-01-13 | 1990-01-13 | Integrierte Schaltung mit einer Austestumgebung. |
| EP90100664A EP0378242B1 (en) | 1989-01-13 | 1990-01-13 | Integrated circuit with a debug environment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004783A JPH02186448A (ja) | 1989-01-13 | 1989-01-13 | デバッグ環境を備えた集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02186448A JPH02186448A (ja) | 1990-07-20 |
| JPH0550016B2 true JPH0550016B2 (ja) | 1993-07-27 |
Family
ID=11593409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1004783A Granted JPH02186448A (ja) | 1989-01-13 | 1989-01-13 | デバッグ環境を備えた集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0378242B1 (ja) |
| JP (1) | JPH02186448A (ja) |
| DE (1) | DE69018273T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU649476B2 (en) * | 1991-09-18 | 1994-05-26 | Alcatel N.V. | Integrated circuit comprising a standard cell, an application cell and a test cell |
| JP3671667B2 (ja) | 1998-03-31 | 2005-07-13 | セイコーエプソン株式会社 | マイクロコンピュータ、電子機器及びデバッグシステム |
| US6938244B1 (en) * | 1999-05-11 | 2005-08-30 | Microsoft Corp. | Interlaced protocol for smart card application development |
| JP2002202900A (ja) | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
| CN100498736C (zh) * | 2006-06-26 | 2009-06-10 | 凌阳科技股份有限公司 | 一种仿真器及其与目标板接口的适配方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105366A (ja) * | 1981-12-16 | 1983-06-23 | Fujitsu Ltd | デバツグ機能を持つマイクロコンピユ−タ |
| JPS58129559A (ja) * | 1982-01-26 | 1983-08-02 | Nec Corp | デバツガ |
| JPS58129557A (ja) * | 1982-01-27 | 1983-08-02 | Hitachi Ltd | デ−タ処理システムにおけるプログラムのデバツグ用デ−タ収集処理方法 |
| US4527234A (en) * | 1982-08-02 | 1985-07-02 | Texas Instruments Incorporated | Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate |
| JPS59186448A (ja) * | 1983-04-08 | 1984-10-23 | Fujitsu Ltd | 計算機網における状態情報管理制御方式 |
| JPS6041140A (ja) * | 1983-08-16 | 1985-03-04 | Nec Corp | 半導体集積回路内蔵ｒｏｍのデバツグ装置 |
| US4796258A (en) * | 1986-06-23 | 1989-01-03 | Tektronix, Inc. | Microprocessor system debug tool |
-
1989
- 1989-01-13 JP JP1004783A patent/JPH02186448A/ja active Granted
-
1990
- 1990-01-13 EP EP90100664A patent/EP0378242B1/en not_active Expired - Lifetime
- 1990-01-13 DE DE69018273T patent/DE69018273T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69018273T2 (de) | 1995-12-21 |
| EP0378242B1 (en) | 1995-04-05 |
| DE69018273D1 (de) | 1995-05-11 |
| EP0378242A2 (en) | 1990-07-18 |
| JPH02186448A (ja) | 1990-07-20 |
| EP0378242A3 (en) | 1991-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0911735B1 (en) | Microprocessor test system | |
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
| US6311292B1 (en) | Circuit, architecture and method for analyzing the operation of a digital processing system | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| US20020144235A1 (en) | Debugging embedded systems | |
| US5574894A (en) | Integrated circuit data processor which provides external sensibility of internal signals during reset | |
| JPS6360424B2 (ja) | ||
| JPH0727472B2 (ja) | デバッグ環境を備えた集積回路 | |
| JPH02186448A (ja) | デバッグ環境を備えた集積回路 | |
| US20020188813A1 (en) | On-chip hardware breakpoint generator with comprehensive memory operation detection | |
| Yeh et al. | On the interface between QEMU and SystemC for hardware modeling | |
| JPH08272770A (ja) | マイクロコントローラディベロップメントシステム | |
| JP3424548B2 (ja) | 組み込み機器用ソフトウエア論理シミュレータ | |
| JP2001209555A (ja) | 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体 | |
| JPS63291135A (ja) | マイクロコンピュ−タ開発装置 | |
| JP2643790B2 (ja) | エミュレータ | |
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JPH0477834A (ja) | インサーキットエミュレータ | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH021032A (ja) | エミュレーション・チップ | |
| JPH04123235A (ja) | マイクロプログラムのデバッグ方式及び方法 | |
| JPS63289653A (ja) | インサ−キツトエミユレ−タ | |
| JPH0373011B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |