JPH0773094A - メモリ初期化制御装置 - Google Patents
メモリ初期化制御装置Info
- Publication number
- JPH0773094A JPH0773094A JP5220889A JP22088993A JPH0773094A JP H0773094 A JPH0773094 A JP H0773094A JP 5220889 A JP5220889 A JP 5220889A JP 22088993 A JP22088993 A JP 22088993A JP H0773094 A JPH0773094 A JP H0773094A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- capacity
- memories
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、メモリ配置を変更して複数のメモリ
を同時にライトする構成を採用することによって初期化
するメモリ実容量を削減し、初期化に要する時間の削減
を図ったメモリ初期化制御装置を構築することを主な特
徴とする。 【構成】メモリスタート番地をアドレスレジスタ２６に
より動的に変化させることにより、メモリ配置を自由に
コントロールし、システムに搭載されるメモリをスロッ
ト２２単位に区分し、レジスタ２５を介して容量を知ら
せ、メモリ配置を変更して複数のメモリを同時にライト
することにより、メモリをクリアする実容量を削減しク
リア時間を高速化する。
を同時にライトする構成を採用することによって初期化
するメモリ実容量を削減し、初期化に要する時間の削減
を図ったメモリ初期化制御装置を構築することを主な特
徴とする。 【構成】メモリスタート番地をアドレスレジスタ２６に
より動的に変化させることにより、メモリ配置を自由に
コントロールし、システムに搭載されるメモリをスロッ
ト２２単位に区分し、レジスタ２５を介して容量を知ら
せ、メモリ配置を変更して複数のメモリを同時にライト
することにより、メモリをクリアする実容量を削減しク
リア時間を高速化する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ配置を可変とす
ることによりメモリをクリアする実容量を削減して初期
化処理を高速化したメモリ初期化制御装置に関する。
ることによりメモリをクリアする実容量を削減して初期
化処理を高速化したメモリ初期化制御装置に関する。
【０００２】
【従来の技術】メモリの初期化（クリア）は、システム
起動時のパリティ作成やメモリ内容の初期設定になくて
はならないものである。しかしメモリクリアの実行に要
する時間は、メモリの搭載容量に比例して多くなる。
起動時のパリティ作成やメモリ内容の初期設定になくて
はならないものである。しかしメモリクリアの実行に要
する時間は、メモリの搭載容量に比例して多くなる。
【０００３】図４に計算機システムの基本構成を示す。
図において、符号４１は演算制御装置（ＣＰＵ）であ
り、命令の実行、システムの制御を司る。符号４２は主
記憶（ＭＭＵ）であり、データや命令を一時保管する記
憶装置である。符号４３はバスコントローラ（ＢＣＵ）
であり、バスの制御や主記憶（ＭＭＵ）４２の制御など
を行なう。符号４４はバスであり、このバスを通じてデ
ータの転送が行なわれる。
図において、符号４１は演算制御装置（ＣＰＵ）であ
り、命令の実行、システムの制御を司る。符号４２は主
記憶（ＭＭＵ）であり、データや命令を一時保管する記
憶装置である。符号４３はバスコントローラ（ＢＣＵ）
であり、バスの制御や主記憶（ＭＭＵ）４２の制御など
を行なう。符号４４はバスであり、このバスを通じてデ
ータの転送が行なわれる。
【０００４】上述した演算制御を司るＣＰＵ４１と、メ
モリならびにシステムバス制御を行なうＢＣＵ４２、及
びデータや命令の記憶を行なうＭＭＵ４３等によって構
成される計算機システムに於いて、システム起動時のパ
リティ生成ならびに初期データ設定のために、システム
起動時にＭＭＵ４３内の全てのメモリに対して初期値を
書き込む必要がある。
モリならびにシステムバス制御を行なうＢＣＵ４２、及
びデータや命令の記憶を行なうＭＭＵ４３等によって構
成される計算機システムに於いて、システム起動時のパ
リティ生成ならびに初期データ設定のために、システム
起動時にＭＭＵ４３内の全てのメモリに対して初期値を
書き込む必要がある。
【０００５】従来のメモリクリアは、搭載されている全
メモリ容量を検出し、その全てに対して１バイトずつ順
次初期データを書き込んでいた。従ってメモリ容量が増
加すればする程、メモリクリアの処理にかかる時間が増
大する。
メモリ容量を検出し、その全てに対して１バイトずつ順
次初期データを書き込んでいた。従ってメモリ容量が増
加すればする程、メモリクリアの処理にかかる時間が増
大する。
【０００６】
【発明が解決しようとする課題】今日の計算機システム
のメモリ構成は日々増大傾向にある。このため、初期設
定時のメモリクリアの処理時間もメモリ構成に比例して
増大してしまう傾向にある。上記した従来のメモリクリ
ア手段ではメモリを２倍増設したらメモリクリアの処理
時間も２倍かかってしまうため処理時間を短縮する必要
がある。
のメモリ構成は日々増大傾向にある。このため、初期設
定時のメモリクリアの処理時間もメモリ構成に比例して
増大してしまう傾向にある。上記した従来のメモリクリ
ア手段ではメモリを２倍増設したらメモリクリアの処理
時間も２倍かかってしまうため処理時間を短縮する必要
がある。
【０００７】この発明は上記事情に鑑みてなされたもの
で、メモリ配置を変更して複数のメモリを同時にライト
する構成を採用することによって、初期化するメモリ実
容量を削減し、初期化に要する時間の削減を図ったメモ
リ初期化制御装置を提供することを目的とする。
で、メモリ配置を変更して複数のメモリを同時にライト
する構成を採用することによって、初期化するメモリ実
容量を削減し、初期化に要する時間の削減を図ったメモ
リ初期化制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明のメモリ初期化制
御装置は、システムに搭載されるメモリを所定の単位に
区分し、その単位毎の容量をチェックして初期化が必要
な領域量を求める演算手段と、上記の単位毎に設けら
れ、メモリアクセスのための同一スタートアドレスが設
定されるアドレス設定手段と、アドレス設定手段にて与
えられたアドレスから上記初期化が必要な領域量分だけ
初期データを同時に書き込むデータ書き込み手段とを具
備することを特徴とする。これにより、従来、メモリに
対して順次１バイトずつ初期化データを書き込んでいた
処理に代えて、複数のメモリの開始番地を同一とするこ
とにより、１バイト書き込みで複数のメモリに対して同
時書き込みを行ない、メモリの総書き込み量を削減する
ことができる。総書き込み量が削減されるため、削減さ
れた分だけ処理時間が短縮される。
御装置は、システムに搭載されるメモリを所定の単位に
区分し、その単位毎の容量をチェックして初期化が必要
な領域量を求める演算手段と、上記の単位毎に設けら
れ、メモリアクセスのための同一スタートアドレスが設
定されるアドレス設定手段と、アドレス設定手段にて与
えられたアドレスから上記初期化が必要な領域量分だけ
初期データを同時に書き込むデータ書き込み手段とを具
備することを特徴とする。これにより、従来、メモリに
対して順次１バイトずつ初期化データを書き込んでいた
処理に代えて、複数のメモリの開始番地を同一とするこ
とにより、１バイト書き込みで複数のメモリに対して同
時書き込みを行ない、メモリの総書き込み量を削減する
ことができる。総書き込み量が削減されるため、削減さ
れた分だけ処理時間が短縮される。
【０００９】
【作用】従来では、図１（ａ）に示すように、メモリ初
期化時、直列的にメモリが配置されていた。このためメ
モリが増設されれば、増設された分だけ初期化しなけれ
ばならない領域が増加し、従って処理時間が増えてしま
う欠点があった。そこで本発明に於いては図１（ｂ）に
示すように、メモリの初期化時、全メモリを何等分かに
区分し（分けた１単位をスロットと呼ぶ）、スロットの
メモリが同じアドレスを示すように並列に配置する。そ
うすれば同じアドレスに設定されたスロットは、ＣＰＵ
からはメモリが同じアドレスに複数存在したように見え
るため、分割された分だけのメモリが同時にライトでき
る。従って、並列化された部分の領域削減が図れる。ま
た、分割単位が増設容量以下ならば、増設メモリ全てが
並列化されるため、増設されたとしてもメモリの初期化
に要する時間は変化しない。また本来の業務時に於いて
は、メモリを並列に配置していた場合、メモリ内容を正
常に読み出すことができないため、図１（ｂ）に示すよ
うに、直列的に再配置する。このことにより、ＣＰＵの
自己診断時間を占有する場合の多いメモリクリアが高速
化されるため、システムの起動が高速化される。
期化時、直列的にメモリが配置されていた。このためメ
モリが増設されれば、増設された分だけ初期化しなけれ
ばならない領域が増加し、従って処理時間が増えてしま
う欠点があった。そこで本発明に於いては図１（ｂ）に
示すように、メモリの初期化時、全メモリを何等分かに
区分し（分けた１単位をスロットと呼ぶ）、スロットの
メモリが同じアドレスを示すように並列に配置する。そ
うすれば同じアドレスに設定されたスロットは、ＣＰＵ
からはメモリが同じアドレスに複数存在したように見え
るため、分割された分だけのメモリが同時にライトでき
る。従って、並列化された部分の領域削減が図れる。ま
た、分割単位が増設容量以下ならば、増設メモリ全てが
並列化されるため、増設されたとしてもメモリの初期化
に要する時間は変化しない。また本来の業務時に於いて
は、メモリを並列に配置していた場合、メモリ内容を正
常に読み出すことができないため、図１（ｂ）に示すよ
うに、直列的に再配置する。このことにより、ＣＰＵの
自己診断時間を占有する場合の多いメモリクリアが高速
化されるため、システムの起動が高速化される。
【００１０】
【実施例】以下、図面を使用して本発明の実施例につい
て説明する。図１は本発明の理解を助けるために引用し
た図であり、メモリ配置の例につき従来例（ａ）と本発
明（ｂ）とを対比して示した図である。
て説明する。図１は本発明の理解を助けるために引用し
た図であり、メモリ配置の例につき従来例（ａ）と本発
明（ｂ）とを対比して示した図である。
【００１１】図２は本発明の実施例を示すブロック図で
ある。基本構成は図４に示す従来例と同様であるが、Ｍ
ＭＵとＢＣＵの内部構造が若干変更になり、その概念が
示されている。
ある。基本構成は図４に示す従来例と同様であるが、Ｍ
ＭＵとＢＣＵの内部構造が若干変更になり、その概念が
示されている。
【００１２】図に於いて、符号２１はアドレスバスであ
り、図示しないＣＰＵからメモリ２２（以降、便宜上ス
ロットと称する）のどの部分を利用したいかを示すアド
レス情報が転送されてくる。
り、図示しないＣＰＵからメモリ２２（以降、便宜上ス
ロットと称する）のどの部分を利用したいかを示すアド
レス情報が転送されてくる。
【００１３】符号２２はメモリの分割単位であるスロッ
トであり、この単位で命令やデータが格納される。符号
２３はアクセス許可信号が転送されるラインであり、ア
ドレスレジスタ２６で許可されたときにセットされる信
号である。符号２４はデータバスであり、スロット２２
の内容やレジスタ２５に設定されたデータの転送に使用
されるバスラインである。
トであり、この単位で命令やデータが格納される。符号
２３はアクセス許可信号が転送されるラインであり、ア
ドレスレジスタ２６で許可されたときにセットされる信
号である。符号２４はデータバスであり、スロット２２
の内容やレジスタ２５に設定されたデータの転送に使用
されるバスラインである。
【００１４】符号２５はメモリ容量が設定されるレジス
タ（サイズレジスタ）であり、スロット２２が持つ各メ
モリ容量をデータバス２４を介してＣＰＵに伝える。符
号２６はアドレスレジスタであり、アドレスバス２１を
介して転送されるアドレス情報を比較してスロット２２
のどの部分をアクセスするか決定するために使用される
レジスタである。
タ（サイズレジスタ）であり、スロット２２が持つ各メ
モリ容量をデータバス２４を介してＣＰＵに伝える。符
号２６はアドレスレジスタであり、アドレスバス２１を
介して転送されるアドレス情報を比較してスロット２２
のどの部分をアクセスするか決定するために使用される
レジスタである。
【００１５】図３は本発明の実施例の動作を示すフロー
チャートである。以下、図１乃至図３を使用して本発明
の実施例による動作をて説明する。メモリクリア直前
は、図１に（ａ）で示すように、メモリが順序良く直列
形態にてメモリ配置がなされている。これをメモリクリ
ア時は、図１に（ｂ）で示すようにメモリを並列形態に
再配置する。本発明の実施例では、全メモリが４スロッ
トで構成された例を示す。最初は並列化したときに実際
に初期化が必要な領域量（クリアカウント）を求めるた
めに、レジスタ２４により各スロット２６のメモリ容量
を読み出して、最大容量を示すスロットを求め、それを
クリアカウントとする。また同時に各スロット２２のス
タートアドレスを一致させるため、アドレスレジスタ１
６に同じ値をセットする。例として、全てのスロット２
２のスタートアドレスを“０”に設定するためには、ア
ドレスレジスタ２６に“０”をセットする。これを全て
のスロット２２に対して行なえば、アドレスレジスタ２
６によってスロット２２のアドレスが決定されるため、
アドレスレジスタ２６が一致し、このことにより並列化
が図れる。
チャートである。以下、図１乃至図３を使用して本発明
の実施例による動作をて説明する。メモリクリア直前
は、図１に（ａ）で示すように、メモリが順序良く直列
形態にてメモリ配置がなされている。これをメモリクリ
ア時は、図１に（ｂ）で示すようにメモリを並列形態に
再配置する。本発明の実施例では、全メモリが４スロッ
トで構成された例を示す。最初は並列化したときに実際
に初期化が必要な領域量（クリアカウント）を求めるた
めに、レジスタ２４により各スロット２６のメモリ容量
を読み出して、最大容量を示すスロットを求め、それを
クリアカウントとする。また同時に各スロット２２のス
タートアドレスを一致させるため、アドレスレジスタ１
６に同じ値をセットする。例として、全てのスロット２
２のスタートアドレスを“０”に設定するためには、ア
ドレスレジスタ２６に“０”をセットする。これを全て
のスロット２２に対して行なえば、アドレスレジスタ２
６によってスロット２２のアドレスが決定されるため、
アドレスレジスタ２６が一致し、このことにより並列化
が図れる。
【００１６】次にスロツト２２に初期データを書き込む
方法であるが、並列配置時に求めたクリアカウント分の
領域に対してクリアを行なえば、アドレスレジスタ２６
よりイネーブル信号（ライン２３）が各スロット２２に
セットされるため、各スロット２２（本発明の実施例で
は４個の並列化されたメモリ）に初期データが１度にセ
ットされる。このため、直列配置に対して領域削減が図
れる。
方法であるが、並列配置時に求めたクリアカウント分の
領域に対してクリアを行なえば、アドレスレジスタ２６
よりイネーブル信号（ライン２３）が各スロット２２に
セットされるため、各スロット２２（本発明の実施例で
は４個の並列化されたメモリ）に初期データが１度にセ
ットされる。このため、直列配置に対して領域削減が図
れる。
【００１７】尚、本発明の実施例はＣＰＵの自己診断を
前提に説明してきたが、これに限定されるものではな
く、入出力モジュールの初期設定時にも同様に利用可能
である。
前提に説明してきたが、これに限定されるものではな
く、入出力モジュールの初期設定時にも同様に利用可能
である。
【００１８】
【発明の効果】以上説明のように本発明によれば、ＣＰ
Ｕの自己診断時間を占有する割合の多いメモリクリアが
高速になるため、システムの起動が高速化される。
Ｕの自己診断時間を占有する割合の多いメモリクリアが
高速になるため、システムの起動が高速化される。
【図１】本発明の理解を助けるために引用した図であ
り、メモリ配置の例につき従来例（ａ）と本発明（ｂ）
とを対比して示した図。
り、メモリ配置の例につき従来例（ａ）と本発明（ｂ）
とを対比して示した図。
【図２】本発明の実施例を示すブロック図。
【図３】上記実施例の動作を示すフローチャート。
【図４】従来の計算機システムの基本構成を示すブロッ
ク図。
ク図。
２１…アドレスバス、２２…スロット、２３…アクセス
許可信号ライン、２４…データバス、２５…メモリ容量
設定レジスタ（サイズレジスタ）、２６…アドレスレジ
スタ。
許可信号ライン、２４…データバス、２５…メモリ容量
設定レジスタ（サイズレジスタ）、２６…アドレスレジ
スタ。
Claims (1)
- 【請求項１】 システムに搭載されるメモリを所定の単
位に区分し、その単位毎の容量をチェックして初期化が
必要な領域量を求める演算手段と、上記の単位毎に設け
られ、メモリアクセスのための同一スタートアドレスが
設定されるアドレス設定手段と、アドレス設定手段にて
与えられたアドレスから上記初期化が必要な領域量分だ
け初期データを同時に書き込むデータ書き込み手段とを
具備することを特徴とするメモリ初期化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220889A JPH0773094A (ja) | 1993-09-06 | 1993-09-06 | メモリ初期化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5220889A JPH0773094A (ja) | 1993-09-06 | 1993-09-06 | メモリ初期化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773094A true JPH0773094A (ja) | 1995-03-17 |
Family
ID=16758125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5220889A Pending JPH0773094A (ja) | 1993-09-06 | 1993-09-06 | メモリ初期化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
-
1993
- 1993-09-06 JP JP5220889A patent/JPH0773094A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0797800A1 (en) | System for providing bios to host computer | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPH0773094A (ja) | メモリ初期化制御装置 | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPS60205760A (ja) | メモリ制御装置 | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JPS63184147A (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH07146814A (ja) | メモリ装置 | |
| JPS6336021B2 (ja) | ||
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP3270149B2 (ja) | データ転送装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JP2550493B2 (ja) | 入出力制御装置 | |
| JP3063501B2 (ja) | メモリアクセス制御方式 | |
| JPH0566992A (ja) | Ｅｅｐｒｏｍのデータアクセス方式 | |
| JP3179891B2 (ja) | バス制御方式 | |
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 | |
| JPH04245346A (ja) | マイクロコンピュータシステム | |
| JPH0561769A (ja) | メモリ・アクセス方法 | |
| JPH0675905A (ja) | バス変換方式 | |
| JPH0619867A (ja) | メモリチェック方式 | |
| JPH01260559A (ja) | マイクロコンピュータシステム |