JPH0773156B2 - 印刷回路基板の再加工方法 - Google Patents
印刷回路基板の再加工方法Info
- Publication number
- JPH0773156B2 JPH0773156B2 JP4288420A JP28842092A JPH0773156B2 JP H0773156 B2 JPH0773156 B2 JP H0773156B2 JP 4288420 A JP4288420 A JP 4288420A JP 28842092 A JP28842092 A JP 28842092A JP H0773156 B2 JPH0773156 B2 JP H0773156B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- current
- printed circuit
- conductive path
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims description 60
- 238000005520 cutting process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、印刷回路基板の再加工
方法に関し、特に、再加工される印刷回路基板から不所
望な電気印刷回路基板導体を除去する方法に関する。
方法に関し、特に、再加工される印刷回路基板から不所
望な電気印刷回路基板導体を除去する方法に関する。
【０００２】
【従来の技術】印刷回路基板配線の変更を含む修理及び
再加工の問題は、印刷回路基板がますます小型化し、ま
すます多層化されるにつれて、より困難となる。印刷回
路基板の小型化は、非常に接近した導体間隔を伴った、
極めて細い導電路をもたらす。印刷回路基板を複数層で
構成することは、回路板に数層深く埋め込まれた導体の
アクセスの問題を複雑化する。
再加工の問題は、印刷回路基板がますます小型化し、ま
すます多層化されるにつれて、より困難となる。印刷回
路基板の小型化は、非常に接近した導体間隔を伴った、
極めて細い導電路をもたらす。印刷回路基板を複数層で
構成することは、回路板に数層深く埋め込まれた導体の
アクセスの問題を複雑化する。
【０００３】従来技術においては、再加工処理中の印刷
回路基板導体の除去は、鋭利なナイフや特殊な切削工具
を用いて、特定位置の不所望な導体を切断することを伴
った。印刷回路基板上の隣り合った導体が近接している
ために、歯科用ドリルや精密切断ホイールのような特別
な工具がこの目的のために使われていた。幾つかの例で
は、例えば、歯科用ドリルにより、隣り合った導体や隣
り合った層上の導体を傷つけることなしに、下層導体を
切り離すことが可能であった。しかしながら、この再加
工処理は、回路基板配線の密度が増加するにつれてより
困難となり、一方では回路の小型化は増大した。
回路基板導体の除去は、鋭利なナイフや特殊な切削工具
を用いて、特定位置の不所望な導体を切断することを伴
った。印刷回路基板上の隣り合った導体が近接している
ために、歯科用ドリルや精密切断ホイールのような特別
な工具がこの目的のために使われていた。幾つかの例で
は、例えば、歯科用ドリルにより、隣り合った導体や隣
り合った層上の導体を傷つけることなしに、下層導体を
切り離すことが可能であった。しかしながら、この再加
工処理は、回路基板配線の密度が増加するにつれてより
困難となり、一方では回路の小型化は増大した。
【０００４】もちろん、特別の溶けやすいつなぎを有す
る導体をカスタム設計し、後にそして意図的に導体を除
去する考えで印刷回路基板をカスタム設計することは可
能である。しかしながら、この方法は、後に特別の目的
でカスタム化されるカスタム回路基板の設計の問題に直
面するが、普通に設計された回路基板の再加工における
一般的な問題は生じない。普通に設計された回路基板に
おいては、導体の複数層が、特定の回路設計機能を果た
すためにレイアウトされており、これらの導体を後に除
去する必要性についてはいかなる注意も払われていな
い。それゆえ、再加工を容易にする作り付けの設計上の
特徴を有しない回路基板に再加工が試みられるときに、
そのような再加工に利用できる唯一の工具は、精密切断
工具であった。
る導体をカスタム設計し、後にそして意図的に導体を除
去する考えで印刷回路基板をカスタム設計することは可
能である。しかしながら、この方法は、後に特別の目的
でカスタム化されるカスタム回路基板の設計の問題に直
面するが、普通に設計された回路基板の再加工における
一般的な問題は生じない。普通に設計された回路基板に
おいては、導体の複数層が、特定の回路設計機能を果た
すためにレイアウトされており、これらの導体を後に除
去する必要性についてはいかなる注意も払われていな
い。それゆえ、再加工を容易にする作り付けの設計上の
特徴を有しない回路基板に再加工が試みられるときに、
そのような再加工に利用できる唯一の工具は、精密切断
工具であった。
【０００５】最初の印刷回路基板の構造に一定の設計要
件を課すことを必要とせず、精密切断工具を使用する必
要がない印刷回路基板導電路の再加工方法を有すること
は有利であろう。
件を課すことを必要とせず、精密切断工具を使用する必
要がない印刷回路基板導電路の再加工方法を有すること
は有利であろう。
【０００６】本発明は、回路基板が初めに構成される技
術に関係なく、印刷回路基板導体を選択的に除去する方
法を提供することによって、これらの困難を克服するも
のである。
術に関係なく、印刷回路基板導体を選択的に除去する方
法を提供することによって、これらの困難を克服するも
のである。
【０００７】
【発明が解決しようとする課題】本発明の目的は、印刷
回路基板の再加工方法を提供することにある。
回路基板の再加工方法を提供することにある。
【０００８】本発明の他の目的は、複数工程の加熱処理
の適用により回路基板導体を除去する方法を提供するこ
とにある。
の適用により回路基板導体を除去する方法を提供するこ
とにある。
【０００９】本発明の他の目的は、複数層の回路基板内
に埋め込まれた印刷回路基板導体を除去する方法を提供
することにある。
に埋め込まれた印刷回路基板導体を除去する方法を提供
することにある。
【００１０】本発明のさらに他の目的は、加熱処理が適
用される二点間の全導体セグメントの蒸発により回路基
板導体を除去する方法を提供することにある。
用される二点間の全導体セグメントの蒸発により回路基
板導体を除去する方法を提供することにある。
【００１１】本発明のさらに他の目的は、印刷回路基板
を再加工するコストを低減することにある。
を再加工するコストを低減することにある。
【００１２】
【課題を解決するための手段】本発明は、所定の複数工
程の適用により印刷回路導体を除去する方法を提供す
る。この方法によれば、初めに、導体とその周辺の領域
を加熱するために所定期間、遊び電流（単に加熱するた
めの電流）を供給し、次に、前記加熱工程の結果、導体
の周りの印刷回路基板エポキシ材料から酸素を放出さ
せ、最後に、導体に加えられる電流の大きさを所定の割
合で直線的に増加することによって、導体をその発火点
にまで熱し、そして、突然かつ瞬間に導体の全長を蒸発
させる。直接に銅のみにエネルギーを加えると、周りの
材料は伝熱作用により加熱される。この技術は、なにも
ない基板、すなわち、構成要素のない基板、または適切
なクランプ回路を有する基板に適用できる。
程の適用により印刷回路導体を除去する方法を提供す
る。この方法によれば、初めに、導体とその周辺の領域
を加熱するために所定期間、遊び電流（単に加熱するた
めの電流）を供給し、次に、前記加熱工程の結果、導体
の周りの印刷回路基板エポキシ材料から酸素を放出さ
せ、最後に、導体に加えられる電流の大きさを所定の割
合で直線的に増加することによって、導体をその発火点
にまで熱し、そして、突然かつ瞬間に導体の全長を蒸発
させる。直接に銅のみにエネルギーを加えると、周りの
材料は伝熱作用により加熱される。この技術は、なにも
ない基板、すなわち、構成要素のない基板、または適切
なクランプ回路を有する基板に適用できる。
【００１３】
【実施例】図１は、１つの埋め込み導電層を有する印刷
回路基板の平面図を示している。回路基板１０は、エポ
キシの一以上の層すなわちはシート材１２と、該エポキ
シ層の間に埋め込まれた導体、及び、シート１２の表面
または裏面に露出した種々の導体またはその一方から構
成されている。例えば、複数のメッキされた貫通導電端
子１４は、図１に示すように幾何学的な配列で、または
他の配列で回路基板１０に配置されている。複数の導電
路１６は、各導電端子１４の間に延在するように、シー
ト１２の表面に設けられている。同様に、複数の導電路
１８は、回路基板１０の内層に埋め込まれ、各導電端子
１４の間に延在している。回路基板１０の一以上の層の
中に埋め込まれた導電路１８は、回路基板１０貫通して
回路基板１０の表面及び裏面またはその一方に露出して
いる端子１４に電気的及び導電的に接続されている。
回路基板の平面図を示している。回路基板１０は、エポ
キシの一以上の層すなわちはシート材１２と、該エポキ
シ層の間に埋め込まれた導体、及び、シート１２の表面
または裏面に露出した種々の導体またはその一方から構
成されている。例えば、複数のメッキされた貫通導電端
子１４は、図１に示すように幾何学的な配列で、または
他の配列で回路基板１０に配置されている。複数の導電
路１６は、各導電端子１４の間に延在するように、シー
ト１２の表面に設けられている。同様に、複数の導電路
１８は、回路基板１０の内層に埋め込まれ、各導電端子
１４の間に延在している。回路基板１０の一以上の層の
中に埋め込まれた導電路１８は、回路基板１０貫通して
回路基板１０の表面及び裏面またはその一方に露出して
いる端子１４に電気的及び導電的に接続されている。
【００１４】図２は、回路基板１０の層構造を説明する
線２−２についての断面図を示している。図２の高さ方
向の寸法は、その構造と関連する導体セグメントをより
明確に示すために、幅方向寸法に比較して大きく描かれ
ている。例えば、細長い埋め込み導電路１８ａは、メッ
キされた貫通端子１４ａと１４ｂの間に延在するように
示している。実際には、導電路１８の厚さは、一般に約
３５．５６μｍ（０．００１４インチ（１．４ミル））
であり、基板の表面及び裏面またはその一方上に延在す
る各導電端子及び導電路の高さもまた、約３５．５６μ
ｍ（１．４ミル）である。表面上の導体及び端子を含む
回路基板１０の全体の厚さは、０．６３５ｍｍ（２５ミ
ル）から２．５４ｍｍ（１００ミル）であり、一般には
１．０１６ｍｍ（４０ミル）である。
線２−２についての断面図を示している。図２の高さ方
向の寸法は、その構造と関連する導体セグメントをより
明確に示すために、幅方向寸法に比較して大きく描かれ
ている。例えば、細長い埋め込み導電路１８ａは、メッ
キされた貫通端子１４ａと１４ｂの間に延在するように
示している。実際には、導電路１８の厚さは、一般に約
３５．５６μｍ（０．００１４インチ（１．４ミル））
であり、基板の表面及び裏面またはその一方上に延在す
る各導電端子及び導電路の高さもまた、約３５．５６μ
ｍ（１．４ミル）である。表面上の導体及び端子を含む
回路基板１０の全体の厚さは、０．６３５ｍｍ（２５ミ
ル）から２．５４ｍｍ（１００ミル）であり、一般には
１．０１６ｍｍ（４０ミル）である。
【００１５】図３は、複数のメッキされた導電端子２４
と、複数の表面上の導体２６と、回路基板２０の複数層
に埋め込まれた複数の導体２８とを有する印刷回路基板
２０の断面図を示している。導電路２８ａは、回路基板
２０のおよそ中央に位置する内層に沿って、導電端子２
４ａと２４ｂとの間に延在している。他の導電路層は、
回路基板２０内の種々のレベルに存在して、種々の導電
端子間の相互連結のための多くの潜在的回路の通路を支
える。しかしながら、多くの場合に、内部の導電路は、
回路基板２０の表面または裏面に露出する導電端子に常
に接続されている。それゆえ、オーム計または他の同様
な装置を使用して、二つの異なる電気端子２４間に電気
的接触を行うことにより、回路基板２０中の電気回路の
通路を、常にトレースすることは可能である。これによ
り電気回路の連続性を確立でき、いかなる内部導電路の
終端も決定することができる。図３の縦方向の寸法は、
回路基板内の導体及び絶縁体に関係のある層を説明する
ために、横方向寸法に比べて大きく描かれている。図３
に示されたタイプの実際の複数層の印刷回路基板は、基
板の両面上の露出表面導体を含んで、厚さがほぼ１．２
７ｍｍ（５０ミル）以下である。
と、複数の表面上の導体２６と、回路基板２０の複数層
に埋め込まれた複数の導体２８とを有する印刷回路基板
２０の断面図を示している。導電路２８ａは、回路基板
２０のおよそ中央に位置する内層に沿って、導電端子２
４ａと２４ｂとの間に延在している。他の導電路層は、
回路基板２０内の種々のレベルに存在して、種々の導電
端子間の相互連結のための多くの潜在的回路の通路を支
える。しかしながら、多くの場合に、内部の導電路は、
回路基板２０の表面または裏面に露出する導電端子に常
に接続されている。それゆえ、オーム計または他の同様
な装置を使用して、二つの異なる電気端子２４間に電気
的接触を行うことにより、回路基板２０中の電気回路の
通路を、常にトレースすることは可能である。これによ
り電気回路の連続性を確立でき、いかなる内部導電路の
終端も決定することができる。図３の縦方向の寸法は、
回路基板内の導体及び絶縁体に関係のある層を説明する
ために、横方向寸法に比べて大きく描かれている。図３
に示されたタイプの実際の複数層の印刷回路基板は、基
板の両面上の露出表面導体を含んで、厚さがほぼ１．２
７ｍｍ（５０ミル）以下である。
【００１６】図４は、回路基板に関連する各層を説明し
確認するために、複数層を有する代表的な回路基板５０
の拡大部分断面図を示している。回路基板５０は、回路
基板の各面上に露出導体５１，５２を備えている。これ
らの露出導体は、一般に厚さが３５．５６μｍ（１．４
ミル）であり、幅が０．１０１６ｍｍ（４ミル）〜０．
Ｉ５２４ｍｍ（６ミル）にわたっている。印刷回路基板
５０の最も外側の層５３，５４は、絶縁エポキシ材で作
られており、０．１５２４ｍｍ（６ミル）の厚さがあ
る。これらの層の下には、導電路２８に相当する導電路
５５，５６があり、これらは各々約３５．５６μｍ
（１．４ミル）の厚さを有する。次の内側の層５７，５
８もまた、一般に厚さが約０．１５２４ｍｍ（６ミル）
の絶縁層である。中央の最も内側の層は、導電路５９で
ある。これらのすべての層は、一緒に固着されて回路基
板５０を形成しており、全体の厚さは１．２７ｍｍ（５
０ミル）以下である。
確認するために、複数層を有する代表的な回路基板５０
の拡大部分断面図を示している。回路基板５０は、回路
基板の各面上に露出導体５１，５２を備えている。これ
らの露出導体は、一般に厚さが３５．５６μｍ（１．４
ミル）であり、幅が０．１０１６ｍｍ（４ミル）〜０．
Ｉ５２４ｍｍ（６ミル）にわたっている。印刷回路基板
５０の最も外側の層５３，５４は、絶縁エポキシ材で作
られており、０．１５２４ｍｍ（６ミル）の厚さがあ
る。これらの層の下には、導電路２８に相当する導電路
５５，５６があり、これらは各々約３５．５６μｍ
（１．４ミル）の厚さを有する。次の内側の層５７，５
８もまた、一般に厚さが約０．１５２４ｍｍ（６ミル）
の絶縁層である。中央の最も内側の層は、導電路５９で
ある。これらのすべての層は、一緒に固着されて回路基
板５０を形成しており、全体の厚さは１．２７ｍｍ（５
０ミル）以下である。
【００１７】実際の設計では、設計エラーまたは設計変
更のために、二つの導電端子間の導電路を除去すること
が時として必要となる。もし導電路が回路基板の外側表
面にあるならば、除去は、都合のよい位置で導電路を選
択的に切断することの問題にすぎない。しかしながら、
もし導電路が回路基板の内層に存在するならば、切断す
るために導電路にアクセスすることは非常に困難であ
る。従来技術においては、種々の穴あけやレーザーカッ
ティング技術がこの目的のために試みられたが、回路板
における実装密度の増加は、切断作業の実施を非常に困
難なものとしている。本発明は、ここに述べる新規な方
法を適用することによって、この困難を克服するもので
ある。
更のために、二つの導電端子間の導電路を除去すること
が時として必要となる。もし導電路が回路基板の外側表
面にあるならば、除去は、都合のよい位置で導電路を選
択的に切断することの問題にすぎない。しかしながら、
もし導電路が回路基板の内層に存在するならば、切断す
るために導電路にアクセスすることは非常に困難であ
る。従来技術においては、種々の穴あけやレーザーカッ
ティング技術がこの目的のために試みられたが、回路板
における実装密度の増加は、切断作業の実施を非常に困
難なものとしている。本発明は、ここに述べる新規な方
法を適用することによって、この困難を克服するもので
ある。
【００１８】回路基板内のいかなる層の導電路も、ここ
に述べるように加熱処理によって除去できることが分か
った。まず、導電路の終端が、電気的連続性の測定また
は他の手段によって確認される。一度終端が確認された
ならば、導電路が電気的に接続されている導電端子が確
認される。遊び電流（加熱電流）が導電端子に加えら
れ、回路基板内の導電路を経て流れる。約２秒間加えら
れた約３ないし４アンペアの遊び電流は、導電路とその
周辺領域を高温に加熱し、回路基板に埋め込まれた導電
路の周りのエポキシ材から酸素分子を解放することが分
かった。次の工程は、遊び電流を好適には毎秒約１０ア
ンペアの割合で直線的に３５アンペアの最大電流まで増
加させる。この傾斜増加電流は、導電路が発火するまで
供給され、その作用は、煙と音と発光により観察でき
る。発火は、通常、傾斜増加電流の供給後約２秒内に起
こり、既に解放された酸素分子が導電路周囲に存在して
いるので、導電路の発火により、電流が加えられた導電
端子間の導体を完全に燃焼させ蒸発させ、導電路を完全
に除去する。このような酸素分子が存在しなければ導体
は完全に燃焼せずに部分的なホット・スポットを生じ、
溶解しリフローした物質として残って高インピーダンス
接続を生じるなどの不適切な回路動作を起こしがちであ
る。このプロセスが、導電路に沿って少なくとも１つの
通気路を作り、その通気路が、導電路層から回路基板の
外部表面までの小さな貫通孔として発見され、一般に0.
508mmないし0.762mm（20ないし30ミル）直径を有するこ
とが観測された。蒸発により発生するガスは、これらの
１つ以上の通気路を通じて解放される。そしてこのよう
に処理された導電路の断面検査は、導電路が以前に存在
していたトンネルを調べることにより分かる。
に述べるように加熱処理によって除去できることが分か
った。まず、導電路の終端が、電気的連続性の測定また
は他の手段によって確認される。一度終端が確認された
ならば、導電路が電気的に接続されている導電端子が確
認される。遊び電流（加熱電流）が導電端子に加えら
れ、回路基板内の導電路を経て流れる。約２秒間加えら
れた約３ないし４アンペアの遊び電流は、導電路とその
周辺領域を高温に加熱し、回路基板に埋め込まれた導電
路の周りのエポキシ材から酸素分子を解放することが分
かった。次の工程は、遊び電流を好適には毎秒約１０ア
ンペアの割合で直線的に３５アンペアの最大電流まで増
加させる。この傾斜増加電流は、導電路が発火するまで
供給され、その作用は、煙と音と発光により観察でき
る。発火は、通常、傾斜増加電流の供給後約２秒内に起
こり、既に解放された酸素分子が導電路周囲に存在して
いるので、導電路の発火により、電流が加えられた導電
端子間の導体を完全に燃焼させ蒸発させ、導電路を完全
に除去する。このような酸素分子が存在しなければ導体
は完全に燃焼せずに部分的なホット・スポットを生じ、
溶解しリフローした物質として残って高インピーダンス
接続を生じるなどの不適切な回路動作を起こしがちであ
る。このプロセスが、導電路に沿って少なくとも１つの
通気路を作り、その通気路が、導電路層から回路基板の
外部表面までの小さな貫通孔として発見され、一般に0.
508mmないし0.762mm（20ないし30ミル）直径を有するこ
とが観測された。蒸発により発生するガスは、これらの
１つ以上の通気路を通じて解放される。そしてこのよう
に処理された導電路の断面検査は、導電路が以前に存在
していたトンネルを調べることにより分かる。
【００１９】前述の方法を図５に示すフローチャートに
より説明する。まず、表面の終端が、導電体中の除去さ
れる導電路を定めるため確認される。次に、遊び電流が
期間ＴI の間供給される。期間ＴI の終了時に傾斜増加
電流が供給され、この傾斜増加電流ＩR は、好適には、
最大発火電流ＩM に到達するまで毎秒約１０アンペアの
割合で増加する。この時点では、電流ＩM の作用は、回
路基板の観察により物理的に認識される。一般に、”ポ
ン”という音を伴って閃光が発生し、導体の蒸発は瞬時
に起こる。その後、電流は回路基板から遮断され、除去
された導体を有する基板の使用を可能にする。
より説明する。まず、表面の終端が、導電体中の除去さ
れる導電路を定めるため確認される。次に、遊び電流が
期間ＴI の間供給される。期間ＴI の終了時に傾斜増加
電流が供給され、この傾斜増加電流ＩR は、好適には、
最大発火電流ＩM に到達するまで毎秒約１０アンペアの
割合で増加する。この時点では、電流ＩM の作用は、回
路基板の観察により物理的に認識される。一般に、”ポ
ン”という音を伴って閃光が発生し、導体の蒸発は瞬時
に起こる。その後、電流は回路基板から遮断され、除去
された導体を有する基板の使用を可能にする。
【００２０】上述の方法は、導体材料が銅であり、３
５．５６μｍ×１５２．４μｍ（１．４×６ミル）の断
面積を有する導電路に首尾よく適用された。この場合、
遊び電流値は、約４アンペアが望ましいことが分った。
３５．５６μｍ×７６．２μｍ（１．４×３ミル）の断
面積を有する導電路の場合には、約３アンペアの遊び電
流が望ましいことが分った。この方法が必要とする電流
密度は、エポキシ回路基板材料の発火点以下ではある
が、エポキシ材を柔軟にし、酸素分子を解放するには十
分に高い、１５０℃〜１０５℃の範囲の高温に達する電
流密度である。
５．５６μｍ×１５２．４μｍ（１．４×６ミル）の断
面積を有する導電路に首尾よく適用された。この場合、
遊び電流値は、約４アンペアが望ましいことが分った。
３５．５６μｍ×７６．２μｍ（１．４×３ミル）の断
面積を有する導電路の場合には、約３アンペアの遊び電
流が望ましいことが分った。この方法が必要とする電流
密度は、エポキシ回路基板材料の発火点以下ではある
が、エポキシ材を柔軟にし、酸素分子を解放するには十
分に高い、１５０℃〜１０５℃の範囲の高温に達する電
流密度である。
【００２１】導電路に加えられる傾斜増加電流を使用す
ることは、正確な蒸発点に達するまで直線的に増加する
電流を供給するので、最も望ましいことが分かった。そ
して、正確な蒸発点は、瞬間的蒸発を引き起こす。これ
は、形成される通気路からの光、音及びガスの放出によ
って証明される。ステップ状電流を印加する方法では過
大な電流が印加されて回路板に損傷を与えることがある
のに対し、傾斜増加電流を用いれば１つの導電路だけを
選択的に蒸発させることができる。
ることは、正確な蒸発点に達するまで直線的に増加する
電流を供給するので、最も望ましいことが分かった。そ
して、正確な蒸発点は、瞬間的蒸発を引き起こす。これ
は、形成される通気路からの光、音及びガスの放出によ
って証明される。ステップ状電流を印加する方法では過
大な電流が印加されて回路板に損傷を与えることがある
のに対し、傾斜増加電流を用いれば１つの導電路だけを
選択的に蒸発させることができる。
【００２２】多くの従来技術の再加工方法と異なり、こ
こで述べられている方法は、一般的な基板、すなわち、
電気的構成要素が適所にはんだ付けされた基板、及び電
気的構成要素のない未加工の基板の再加工に適してい
る。なぜならば、基板上の導体は非常に低抵抗なので、
導体を蒸発させるのに十分な電流を、構成要素を損傷す
ることのない低電圧で誘導することができる。電流源
は、導体が蒸発するときに潜在的に損傷させる電圧スパ
イクの発生を妨げる適切な電圧クランプ手段を含まなけ
ればならない。この電圧は約０．５ボルトでクランプさ
れるのが好ましい。
こで述べられている方法は、一般的な基板、すなわち、
電気的構成要素が適所にはんだ付けされた基板、及び電
気的構成要素のない未加工の基板の再加工に適してい
る。なぜならば、基板上の導体は非常に低抵抗なので、
導体を蒸発させるのに十分な電流を、構成要素を損傷す
ることのない低電圧で誘導することができる。電流源
は、導体が蒸発するときに潜在的に損傷させる電圧スパ
イクの発生を妨げる適切な電圧クランプ手段を含まなけ
ればならない。この電圧は約０．５ボルトでクランプさ
れるのが好ましい。
【００２３】本発明の方法は、印刷回路基板の表面上の
導体、及び回路基板の内層に埋め込まれた導体に十分に
適用できることが分った。しかしながら、本発明の方法
は、内層回路基板導体の接続を切断するためにより良く
機能するように思われる。
導体、及び回路基板の内層に埋め込まれた導体に十分に
適用できることが分った。しかしながら、本発明の方法
は、内層回路基板導体の接続を切断するためにより良く
機能するように思われる。
【００２４】本発明によると、上述したように、導電端
子に電流を流して導電路とその周辺領域を加熱し導電路
周辺のエポキシ材から酸素分子を解放し、次に傾斜増加
電流を印加し、既に解放された酸素分子の存在により導
電路を発火／燃焼させ蒸発させて導電路を完全に除去す
ることにより、導電路を瞬時に蒸発させ除去することが
できる。
子に電流を流して導電路とその周辺領域を加熱し導電路
周辺のエポキシ材から酸素分子を解放し、次に傾斜増加
電流を印加し、既に解放された酸素分子の存在により導
電路を発火／燃焼させ蒸発させて導電路を完全に除去す
ることにより、導電路を瞬時に蒸発させ除去することが
できる。
【図１】埋め込まれた一個の導体層を有する印刷回路基
板の平面図である。
板の平面図である。
【図２】図１の線２−２についての断面図である。
【図３】複数個の導体層を有する印刷回路基板の断面図
である。
である。
【図４】複数層の回路基板の部分拡大断面図である。
【図５】除去方法のフローチャートである。
１０ 回路基板 １２ シート １４ 導電端子 １６ 導電路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ジェイムス・レイス アメリカ合衆国 ミネソタ州 ウイノナ ウェスト ブロードウェイ アベニュー 275 (56)参考文献 特開 昭50−116943（ＪＰ，Ａ) 特開 昭61−27698（ＪＰ，Ａ) 特開 昭59−113693（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 複数の導電路を確立している複数の電気
導体を有する印刷回路基板から導電路を除去して上記印
刷回路基板を再加工する方法であって、除去すべき導電
路の終端を確認する工程と、上記除去すべき導電路の終
端間に、導電路付近の上記基板から酸素を解放するに十
分な電流を流して上記導電路を加熱し、次に、上記電気
導体が瞬時に蒸発を起こすまで上記電流を所定の割合で
増加させて上記導電路を切断する工程と、を有する方
法。 - 【請求項２】 上記終端間に電流を流し上記導電路を加
熱する工程が、３ないし４アンペアの電流を約２秒間流
すことよりなる請求項１に記載の方法。 - 【請求項３】 上記電流を所定の割合で増加する方法が
毎秒約１０アンペアの割合で増加することよりなる請求
項１に記載の方法。 - 【請求項４】 電気導体を有する複数の層からなる印刷
回路基板から、上記印刷回路基板の表面に露出している
端子に接続された層内の電気導体を除去して上記印刷回
路基板を再加工する方法であって、 （ａ）上記層内電気導体の終端に接続された端子を確認
する工程と、 （ｂ）上記確認された端子に、上記電気導体付近の上記
基板から酸素を解放する電流を流して上記電気導体を加
熱する工程と、 （ｃ）上記電気導体が瞬時に蒸発を起こすまで所定の割
合で上記電流を増加する工程と、 を有する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/809,901 US5247735A (en) | 1991-12-18 | 1991-12-18 | Electrical wire deletion |
| US809901 | 1991-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235516A JPH05235516A (ja) | 1993-09-10 |
| JPH0773156B2 true JPH0773156B2 (ja) | 1995-08-02 |
Family
ID=25202463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288420A Expired - Lifetime JPH0773156B2 (ja) | 1991-12-18 | 1992-10-27 | 印刷回路基板の再加工方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5247735A (ja) |
| EP (1) | EP0547692B1 (ja) |
| JP (1) | JPH0773156B2 (ja) |
| DE (1) | DE69205130T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4316964C2 (de) * | 1993-02-27 | 2002-01-31 | Saint Gobain Sekurit D Gmbh | Verfahren zur Herstellung einer heizbaren Verbundglasscheibe mit in der thermoplastischen Zwischenschicht angeordneten Metalldrähten und Verwendung einer elektronischen Schaltung zur Durchführung des Verfahrens |
| US5475606A (en) * | 1993-03-05 | 1995-12-12 | International Business Machines Corporation | Faraday cage for a printed circuit card |
| US10462901B1 (en) | 2018-07-26 | 2019-10-29 | International Business Machines Corporation | Implementing embedded wire repair for PCB constructs |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3028659A (en) * | 1957-12-27 | 1962-04-10 | Bosch Arma Corp | Storage matrix |
| US3290757A (en) * | 1963-03-26 | 1966-12-13 | Eastman Kodak Co | Method of assembling circuitry |
| DE1266353B (de) * | 1964-03-13 | 1968-04-18 | Bbc Brown Boveri & Cie | Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer |
| US3378920A (en) * | 1966-01-26 | 1968-04-23 | Air Force Usa | Method for producing an interconnection matrix |
| DE1764378C3 (de) * | 1967-05-30 | 1973-12-20 | Honeywell Information Systems Italia S.P.A., Caluso, Turin (Italien) | Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung |
| US3548494A (en) * | 1968-01-31 | 1970-12-22 | Western Electric Co | Method of forming plated metallic patterns on a substrate |
| JPS50116943A (ja) * | 1974-02-12 | 1975-09-12 | ||
| JPS59113693A (ja) * | 1982-12-20 | 1984-06-30 | 三菱電機株式会社 | 多層印刷配線板の内層パタ−ン切断方法 |
| FR2550045A1 (fr) * | 1983-07-29 | 1985-02-01 | Inf Milit Spatiale Aeronaut | Procede de coupure d'une piste interne de circuit imprime, dispositif de mise en oeuvre du procede |
| DE3335578A1 (de) * | 1983-09-30 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und einrichtung zum durchtrennen von leiterbahnstegen |
| JPS6127698A (ja) * | 1984-07-17 | 1986-02-07 | 三菱電機株式会社 | プリント基板のパタ−ン切断方式 |
| US4667404A (en) * | 1985-09-30 | 1987-05-26 | Microelectronics Center Of North Carolina | Method of interconnecting wiring planes |
| US4652974A (en) * | 1985-10-28 | 1987-03-24 | International Business Machines Corporation | Method and structure for effecting engineering changes in a multiple device module package |
-
1991
- 1991-12-18 US US07/809,901 patent/US5247735A/en not_active Expired - Fee Related
-
1992
- 1992-10-27 JP JP4288420A patent/JPH0773156B2/ja not_active Expired - Lifetime
- 1992-12-10 EP EP92203858A patent/EP0547692B1/en not_active Expired - Lifetime
- 1992-12-10 DE DE69205130T patent/DE69205130T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69205130D1 (de) | 1995-11-02 |
| JPH05235516A (ja) | 1993-09-10 |
| EP0547692A1 (en) | 1993-06-23 |
| DE69205130T2 (de) | 1996-05-02 |
| US5247735A (en) | 1993-09-28 |
| EP0547692B1 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4880959A (en) | Process for interconnecting thin-film electrical circuits | |
| KR840003574A (ko) | 다층 패널 보오드 | |
| JPH0773156B2 (ja) | 印刷回路基板の再加工方法 | |
| JP2006511930A (ja) | 電子式自動車制御装置用のプリント回路基板 | |
| JP3370393B2 (ja) | プリント回路基板 | |
| JPH04186741A (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| US20040026116A1 (en) | Method for connecting flat film cables | |
| EP2288240A2 (en) | Plasma treatment of organic solderability preservative coatings during printed circuit board assembly. | |
| JP3154964B2 (ja) | プリント基板およびそのレーザ穴あけ方法 | |
| CN112992812B (zh) | 微加热器芯片、晶圆级电子芯片组件及芯片组件堆叠系统 | |
| JPH11307914A (ja) | 厚膜配線基板のパターン形成方法 | |
| JP3794047B2 (ja) | プリント配線基板 | |
| US20030063417A1 (en) | Capacitor damage arrestor | |
| US20060191713A1 (en) | Fusible device and method | |
| JP3114693B2 (ja) | 配線基板を修正する溶断装置 | |
| ATE59755T1 (de) | Verfahren und einrichtung zum durchtrennen von leiterbahnstegen. | |
| JP4325456B2 (ja) | プレスフィットコネクタ組み付け方法 | |
| JP3012227U (ja) | 扁平モータ用ステータ | |
| JPS6127698A (ja) | プリント基板のパタ−ン切断方式 | |
| JPH05102641A (ja) | 回路部品試験用可撓性回路基板の製造法 | |
| JPH01220890A (ja) | 多層基板 | |
| JP2022087629A (ja) | 導電部の製造方法、導電部を含む電子部品の製造方法、導電部を含む電子部品を組み立てた製品の製造方法、導電部、導電部を有する電子部品、導電部を含む電子部品を組み込んだ製品 | |
| JPH01152685A (ja) | 回路基板の製造方法 | |
| JPH06105830B2 (ja) | ハイブリッド回路板の製造方法 | |
| Small | Electronic Control Fires |