JPH0773198B2 - 電流比較回路 - Google Patents
電流比較回路Info
- Publication number
- JPH0773198B2 JPH0773198B2 JP10700987A JP10700987A JPH0773198B2 JP H0773198 B2 JPH0773198 B2 JP H0773198B2 JP 10700987 A JP10700987 A JP 10700987A JP 10700987 A JP10700987 A JP 10700987A JP H0773198 B2 JPH0773198 B2 JP H0773198B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- input
- collector
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、電流比較回路、特に回路に入力する流入又は
流出電流値の、ある値に対する大小を判別する電流比較
回路に関するものである。
流出電流値の、ある値に対する大小を判別する電流比較
回路に関するものである。
＜従来技術＞ 従来、電流比較回路としては、第１図の如く構成され入
力電流を一旦電圧に変換し、その電圧を電圧比較回路に
入力する方法が取られていた。
力電流を一旦電圧に変換し、その電圧を電圧比較回路に
入力する方法が取られていた。
第１図において、入力電流I1が入力端子より流出する
と、電流I1はトランジスタQ1のコレクタ電流にほぼ等し
く、またトランジスタQ1とQ2とはカレントミラーを構成
しているので、トランジスタQ2のコレクタ電流Ic2はI1
にほぼ等しくなる。よって抵抗３における電圧はIc2 R1
となる。トランジスタQ3〜Q5、抵抗R2〜R3は一般的な電
圧比較器を構成しており、３における電圧を定電圧源５
の基準電圧と比較して判別信号をハイ又はローレベルと
して出力端子４に出力する。
と、電流I1はトランジスタQ1のコレクタ電流にほぼ等し
く、またトランジスタQ1とQ2とはカレントミラーを構成
しているので、トランジスタQ2のコレクタ電流Ic2はI1
にほぼ等しくなる。よって抵抗３における電圧はIc2 R1
となる。トランジスタQ3〜Q5、抵抗R2〜R3は一般的な電
圧比較器を構成しており、３における電圧を定電圧源５
の基準電圧と比較して判別信号をハイ又はローレベルと
して出力端子４に出力する。
この様な方式では、入力電流を電圧に変換する際に誤差
が生じないようにするためには、抵抗R1に厳しい精度が
必要である。
が生じないようにするためには、抵抗R1に厳しい精度が
必要である。
しかし、本例の様な回路をIC化する場合、IC内部で使用
する抵抗の絶対精度は通常±20〜30％程度であり、か
つ、温度係数も2000PPm/℃程度と高いため、温度特性を
含め、大きな誤差を生じる。
する抵抗の絶対精度は通常±20〜30％程度であり、か
つ、温度係数も2000PPm/℃程度と高いため、温度特性を
含め、大きな誤差を生じる。
この様な誤差を解消するためには、例えば５の定電圧源
に係る誤差を打ち消す様な形式を用いる等の方法が考え
られるが、回路がより複雑化することは避けられない。
に係る誤差を打ち消す様な形式を用いる等の方法が考え
られるが、回路がより複雑化することは避けられない。
＜目的＞ 本発明は、上述従来例の様な電流−電圧変換に伴なう誤
差がなく、かつ簡単な回路形式構成された電流比較器を
提供せんとするものである。
差がなく、かつ簡単な回路形式構成された電流比較器を
提供せんとするものである。
＜実施例＞ 第２図は本発明の一実施例を示す回路図で、１は電源端
子、２は入力端子、４は出力端子、５は定電圧源、６は
定電流源、Q6とQ8はNPNトランジスタ、Q7はPNPトランジ
スタ、R5とR6は抵抗である。
子、２は入力端子、４は出力端子、５は定電圧源、６は
定電流源、Q6とQ8はNPNトランジスタ、Q7はPNPトランジ
スタ、R5とR6は抵抗である。
第２図において、入力端子２からある値の電流I1が流出
する時、I1が定電流源６の出力電流I2より小さい場合、
その差（I2−I1）の電流は、トランジスタQ7が導通しト
ランジスタQ6が非導通となることによりトランジスタQ7
のエミツタへ流れこむ。これにてトランジスタQ7のコレ
クタ電流と抵抗R5による電圧降下によりトランジスタQ8
のベース電位がトランジスタの順方向電圧以上になり、
トランジスタQ8は導通して出力４はローレベルとなる。
する時、I1が定電流源６の出力電流I2より小さい場合、
その差（I2−I1）の電流は、トランジスタQ7が導通しト
ランジスタQ6が非導通となることによりトランジスタQ7
のエミツタへ流れこむ。これにてトランジスタQ7のコレ
クタ電流と抵抗R5による電圧降下によりトランジスタQ8
のベース電位がトランジスタの順方向電圧以上になり、
トランジスタQ8は導通して出力４はローレベルとなる。
一方電流I1がI2に等しいか、I2より大きい場合は、トラ
ンジスタQ7は非導通となり、トランジスタQ7のコレクタ
電流は０となる。よってトランジスタQ8のベース電圧は
接地レベルでトランジスタQ8は非導通となり出力４はハ
イレベルとなる。このとき、I1＝I2ではトランジスタQ6
も非導通であるが、I1＞I2では差分（I1−I2分）の電流
は、トランジスタQ6が導通してそのエミツタより供給さ
れる。
ンジスタQ7は非導通となり、トランジスタQ7のコレクタ
電流は０となる。よってトランジスタQ8のベース電圧は
接地レベルでトランジスタQ8は非導通となり出力４はハ
イレベルとなる。このとき、I1＝I2ではトランジスタQ6
も非導通であるが、I1＞I2では差分（I1−I2分）の電流
は、トランジスタQ6が導通してそのエミツタより供給さ
れる。
上記の如く、該実施例にあっては入力電流I1のI2に対す
る大小比較がトランジスタQ6,Q7構成にて行なわれ、ト
ランジスタQ7のオン・オフ結果として判定される。
る大小比較がトランジスタQ6,Q7構成にて行なわれ、ト
ランジスタQ7のオン・オフ結果として判定される。
前記第２図実施例では、入力電流が入力端子から流出す
る場合について述べたが、流入する場合についても、第
３図の様な変形で全く同様の効果が得られる。
る場合について述べたが、流入する場合についても、第
３図の様な変形で全く同様の効果が得られる。
この変形実施例について説明する。第３図において、入
力端子２へある値の電流I1′が流入する時、I1′が定電
流源６′の出力電流I2′より小さい場合、その差（I2′
−I1′）の電流は、トランジスタQ9が導通しトランジス
タQ10が非導通となることによりトランジスタQ9のエミ
ツタより供給される。すると、トランジスタQ9のコレク
タ電流と抵抗R7による電圧降下によりトランジスタQ11
のベース・エミツタ間電圧がトランジスタの順方向電圧
以上になりトランジスタQ11は導通して出力４はハイ・
レベルとなる。
力端子２へある値の電流I1′が流入する時、I1′が定電
流源６′の出力電流I2′より小さい場合、その差（I2′
−I1′）の電流は、トランジスタQ9が導通しトランジス
タQ10が非導通となることによりトランジスタQ9のエミ
ツタより供給される。すると、トランジスタQ9のコレク
タ電流と抵抗R7による電圧降下によりトランジスタQ11
のベース・エミツタ間電圧がトランジスタの順方向電圧
以上になりトランジスタQ11は導通して出力４はハイ・
レベルとなる。
一方、I1′がI2′に等しいか、I2′より大きい場合は、
トランジスタQ9は非導通となり、トランジスタQ9のコレ
クタ電流は０となる。したがってトランジスタQ11のベ
ース電圧は電源電圧に等しくなってトランジスタQ11は
非導通となり出力４はロー・レベルとなる。このとき、
I1＝I2ではトランジスタQ10も非導通であるが、I1′＞I
2′ではI1′−I2′分の電流はトランジスタQ10が導通し
てそのエミツタへ流れ込む。
トランジスタQ9は非導通となり、トランジスタQ9のコレ
クタ電流は０となる。したがってトランジスタQ11のベ
ース電圧は電源電圧に等しくなってトランジスタQ11は
非導通となり出力４はロー・レベルとなる。このとき、
I1＝I2ではトランジスタQ10も非導通であるが、I1′＞I
2′ではI1′−I2′分の電流はトランジスタQ10が導通し
てそのエミツタへ流れ込む。
＜効果＞ 以上説明したように、本発明では入力電流を電圧に交換
することなく、定電流源で設定したある電流値に対する
入力電流の大小を簡単な回路構成で検出することができ
るので、抵抗値に厳しい絶対精度を必要としない電流比
較回路を構成することが出来IC化にも好適な電流比較回
路を提供し得るものである。
することなく、定電流源で設定したある電流値に対する
入力電流の大小を簡単な回路構成で検出することができ
るので、抵抗値に厳しい絶対精度を必要としない電流比
較回路を構成することが出来IC化にも好適な電流比較回
路を提供し得るものである。
第１図は電流比較回路の従来例を示す回路図、第２図は
本発明に係る電流比較回路の一実施例を示す回路図、第
３図は本発明の変形例を示す回路図である。 １は電源端子、２は入力端子、３は電圧比較回路の入力
端子、４は出力端子、５及び５′は定電圧源、６及び
６′は定電流源、Q1,Q2,Q5,Q7,Q10,Q11はPNPトランジス
タ、Q3,Q4,Q6,Q8,Q9,はNPNトランジスタ、R1〜R8は抵
抗。
本発明に係る電流比較回路の一実施例を示す回路図、第
３図は本発明の変形例を示す回路図である。 １は電源端子、２は入力端子、３は電圧比較回路の入力
端子、４は出力端子、５及び５′は定電圧源、６及び
６′は定電流源、Q1,Q2,Q5,Q7,Q10,Q11はPNPトランジス
タ、Q3,Q4,Q6,Q8,Q9,はNPNトランジスタ、R1〜R8は抵
抗。
Claims (2)
- 【請求項１】第１のNPNトランジスタと第１のPNPトラン
ジスタのおのおののベースを定電圧源に接続し、かつお
のおののエミッタを定電流源の出力端子と入力電流が流
出する入力端子に接続し、前記第１のNPNトランジスタ
のコレクタを電源に接続し、更に第１のPNPトランジス
タのコレクタを抵抗を介して接地すると共に、エミッタ
接地された第２のNPNトランジスタのベースに接続し、
前記入力端子より流出する入力電流の前記定電流源の出
力電流に対する大小に応じて第２のNPNトランジスタを
導通又は非導通させ定電流源で設定した電流値に対する
入力電流の大小を判別することを特徴とする電流比較回
路。 - 【請求項２】第１のNPNトランジスタと第１のPNPトラン
ジスタのおのおののベースを定電圧源に接続し、かつお
のおののエミッタを定電流源の出力端子と入力電流が流
入する入力端子に接続し、第１のPNPトランジスタのコ
レクタを接地し、第１のNPNトランジスタのコレクタを
抵抗を介して電源に接続し、更にエミッタが電源に接続
された第２のPNPトランジスタのベースに接続し、前記
入力端子より流入する入力電流の前記定電流源の出力電
流に対する大小に応じて第２のPNPトランジスタを導通
又は非導通させ定電流源で設定した電流値に対する入力
電流の大小を判別することを特徴とする電流比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10700987A JPH0773198B2 (ja) | 1987-04-28 | 1987-04-28 | 電流比較回路 |
| EP88106675A EP0288977A1 (en) | 1987-04-28 | 1988-04-26 | Current comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10700987A JPH0773198B2 (ja) | 1987-04-28 | 1987-04-28 | 電流比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63269821A JPS63269821A (ja) | 1988-11-08 |
| JPH0773198B2 true JPH0773198B2 (ja) | 1995-08-02 |
Family
ID=14448185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10700987A Expired - Lifetime JPH0773198B2 (ja) | 1987-04-28 | 1987-04-28 | 電流比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773198B2 (ja) |
-
1987
- 1987-04-28 JP JP10700987A patent/JPH0773198B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63269821A (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US4339669A (en) | Current ramping controller circuit | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6252486B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| GB2024551A (en) | Temperature compensated signal level translating circuitry | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2590977B2 (ja) | 過電流検出回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JPH036036Y2 (ja) | ||
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPS58207119A (ja) | 電流源回路 | |
| JPH09243671A (ja) | ヒステリシスコンパレータ | |
| JP2002135966A (ja) | 出力過電圧保護回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPS60103728A (ja) | トランジスタ入力回路 | |
| JPH0640291B2 (ja) | 定電圧回路 | |
| JPH01232807A (ja) | 電流比較回路 | |
| JPH0744435B2 (ja) | ３値回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 12 |