JPH0773225A - 論理分割方式 - Google Patents
論理分割方式Info
- Publication number
- JPH0773225A JPH0773225A JP5217200A JP21720093A JPH0773225A JP H0773225 A JPH0773225 A JP H0773225A JP 5217200 A JP5217200 A JP 5217200A JP 21720093 A JP21720093 A JP 21720093A JP H0773225 A JPH0773225 A JP H0773225A
- Authority
- JP
- Japan
- Prior art keywords
- division
- logic circuit
- check
- instruction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は、論理回路の分割の作業効率を向上す
ることにある。 【構成】手順５はどのように論理回路を分割するか指示
する。手順６は分割指示に従い論理回路情報を抽出す
る。手順７は抽出された論理回路情報を分割条件とチェ
ックし、手順８でそのチェック結果と論理回路情報を出
力する。手順９でチェックの結果エラーであれば分割指
示を再検討し、エラーでなければ手順１０で分割指示に
従い論理回路を分割する。 【効果】簡単な分割指示により論理回路の分割を行うこ
とができる。
ることにある。 【構成】手順５はどのように論理回路を分割するか指示
する。手順６は分割指示に従い論理回路情報を抽出す
る。手順７は抽出された論理回路情報を分割条件とチェ
ックし、手順８でそのチェック結果と論理回路情報を出
力する。手順９でチェックの結果エラーであれば分割指
示を再検討し、エラーでなければ手順１０で分割指示に
従い論理回路を分割する。 【効果】簡単な分割指示により論理回路の分割を行うこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、基板製品またはＬＳＩ
の論理回路設計において製品基板、製造技術、設計支援
システム、設計手法上の諸制約により論理回路を分割す
る際の分割方式に関する。
の論理回路設計において製品基板、製造技術、設計支援
システム、設計手法上の諸制約により論理回路を分割す
る際の分割方式に関する。
【０００２】
【従来の技術】ＬＳＩの論理回路設計において、論理回
路の分割を行うとき設計者自身が分割後の回路を想定し
て論理回路情報の制約をチェックする作業を行い、機能
単位に論理回路の分割を行っている。
路の分割を行うとき設計者自身が分割後の回路を想定し
て論理回路情報の制約をチェックする作業を行い、機能
単位に論理回路の分割を行っている。
【０００３】
【発明が解決しようとする課題】上記従来技術は、論理
分割作業を設計者が人手で行っており、分割の際考慮す
べき論理回路の制約値、ファンアウト値、ディレイ値を
人手計算して分割の適性を判定しているので、分割工数
及びミスがあった場合の再分割の工数が大きいといった
問題があった。
分割作業を設計者が人手で行っており、分割の際考慮す
べき論理回路の制約値、ファンアウト値、ディレイ値を
人手計算して分割の適性を判定しているので、分割工数
及びミスがあった場合の再分割の工数が大きいといった
問題があった。
【０００４】本発明の目的は、これらの問題点を解決し
論理回路分割の作業工数の低減することにある。
論理回路分割の作業工数の低減することにある。
【０００５】
【課題を解決するための手段】本発明によれば、論理回
路分割の指示方法として、素子を指定する手段、図面の
頁範囲を指定する手段、図面の頁範囲と素子を指定する
手段のいづれかと分割指示に従った論理回路情報を抽出
する手段とチェック条件を比較照合する手段と分割の指
示通りに論理回路を分割する手段が提供される。
路分割の指示方法として、素子を指定する手段、図面の
頁範囲を指定する手段、図面の頁範囲と素子を指定する
手段のいづれかと分割指示に従った論理回路情報を抽出
する手段とチェック条件を比較照合する手段と分割の指
示通りに論理回路を分割する手段が提供される。
【０００６】
【作用】図３に示すチェック条件テーブル１１を図１に
示す記憶装置４に格納することによりチェック条件の変
更が容易にできる。また、チェック条件を元に論理回路
の分割指示に従った分割結果をチェックでき、設計者は
チェック結果を見ることができる。
示す記憶装置４に格納することによりチェック条件の変
更が容易にできる。また、チェック条件を元に論理回路
の分割指示に従った分割結果をチェックでき、設計者は
チェック結果を見ることができる。
【０００７】
【実施例】 （実施例１）以下、本発明の実施例を説明する。
【０００８】図１は、本発明を実施する計算機システム
の一例であり、１は入力装置、２は中央処理装置、３は
出力装置、４は記憶装置である。
の一例であり、１は入力装置、２は中央処理装置、３は
出力装置、４は記憶装置である。
【０００９】図２は、本発明のフローチャートである。
以下図２に従って説明する。
以下図２に従って説明する。
【００１０】まず、ステップ５でどのように論理回路を
分割するかを指示する。いま、図４に示すように回路図
が複数の頁１３〜１６から構成されている。ここで、オ
ペレータにより回路の分割指示が行われる。この分割指
示方法としてオペレータは１つにまとめたい頁範囲を指
示するものである。例えば、ある分割後の回路は頁１３
から１４、別の回路は頁１５から１６と頁の範囲を指示
する。
分割するかを指示する。いま、図４に示すように回路図
が複数の頁１３〜１６から構成されている。ここで、オ
ペレータにより回路の分割指示が行われる。この分割指
示方法としてオペレータは１つにまとめたい頁範囲を指
示するものである。例えば、ある分割後の回路は頁１３
から１４、別の回路は頁１５から１６と頁の範囲を指示
する。
【００１１】次に、ステップ６ではステップ５で指示さ
れた通りに回路からチェック条件のチェック項目に対す
る回路情報を抽出する。ここで、チェック条件は回路の
分割を行ったとき分割後の回路に対して設計者が必要と
する項目（例えばゲート数など）や設計基準、制約条件
等のチェックする必要がある条件である。尚、このチェ
ック条件は、図３に示すように各チェック項目毎のチェ
ック値を記憶装置４に格納している。例えば、チェック
条件はチェックする項目Ｃ１にはチェック値としてＶ１
を設定している。
れた通りに回路からチェック条件のチェック項目に対す
る回路情報を抽出する。ここで、チェック条件は回路の
分割を行ったとき分割後の回路に対して設計者が必要と
する項目（例えばゲート数など）や設計基準、制約条件
等のチェックする必要がある条件である。尚、このチェ
ック条件は、図３に示すように各チェック項目毎のチェ
ック値を記憶装置４に格納している。例えば、チェック
条件はチェックする項目Ｃ１にはチェック値としてＶ１
を設定している。
【００１２】こうして、抽出された回路情報とチェック
項目に対するチェック値を比較（ステップ７）すること
により、分割指示（ステップ５）に従って分割した回路
の適正を判定する。回路情報がチェック値を超えていた
らエラーとし、どのチェック項目がエラーであるかを報
告する。例えば、図６にチェック結果及び回路情報の表
示の一例１９を示す。チェック項目Ｃ１に対する回路情
報はＬ１であり、チェックの結果がエラーであればチェ
ック結果欄にＮＧと表示することを示している。また、
エラーでなければチェック結果欄にＯＫと表示する。も
し判定の結果エラー（ステップ９）であれば分割指示を
見直し、適正であれば分割指示に従い回路の分割が行わ
れる（ステップ１０）。例えば、図５に示すように元の
回路１２は、回路１７，１８に分割が行われる。
項目に対するチェック値を比較（ステップ７）すること
により、分割指示（ステップ５）に従って分割した回路
の適正を判定する。回路情報がチェック値を超えていた
らエラーとし、どのチェック項目がエラーであるかを報
告する。例えば、図６にチェック結果及び回路情報の表
示の一例１９を示す。チェック項目Ｃ１に対する回路情
報はＬ１であり、チェックの結果がエラーであればチェ
ック結果欄にＮＧと表示することを示している。また、
エラーでなければチェック結果欄にＯＫと表示する。も
し判定の結果エラー（ステップ９）であれば分割指示を
見直し、適正であれば分割指示に従い回路の分割が行わ
れる（ステップ１０）。例えば、図５に示すように元の
回路１２は、回路１７，１８に分割が行われる。
【００１３】（実施例２）図７は、本発明の他の実施例
を示すものであり、分割指示（ステップ５）の方法とし
て素子単位に行うものである。例えば、図７のような回
路があり２０の範囲と２１の範囲の二つに分割すると
き、素子２２、２３は２０、素子２４、２５は２１であ
ると印を付加することにより指示をすることになる。こ
の場合、範囲２０、２１は印で判定されるので各々頁間
にまたがっていても差し支えない。
を示すものであり、分割指示（ステップ５）の方法とし
て素子単位に行うものである。例えば、図７のような回
路があり２０の範囲と２１の範囲の二つに分割すると
き、素子２２、２３は２０、素子２４、２５は２１であ
ると印を付加することにより指示をすることになる。こ
の場合、範囲２０、２１は印で判定されるので各々頁間
にまたがっていても差し支えない。
【００１４】（実施例３）図８は、本発明の他の実施例
を示すものであり、分割指示（ステップ５）の方法とし
て素子及び頁の指示を行うものである。例えば、２６の
範囲を一つにするときは頁２７と素子２８が２６である
と指示をすることになる。
を示すものであり、分割指示（ステップ５）の方法とし
て素子及び頁の指示を行うものである。例えば、２６の
範囲を一つにするときは頁２７と素子２８が２６である
と指示をすることになる。
【００１５】
【発明の効果】本発明によれば、論理回路を分割する場
合設計者は単にページ範囲を指示するだけで、後は自動
的に分割されるので設計者の作業効率の向上を図ること
ができるという効果がある。また、分割結果とその妥当
性の判定を論理回路情報を設計者に提供することにより
設計者はゲート数、ファンアウト、ディレイを計算する
必要がなくなる。さらに、分割後の論理回路に対しゲー
ト数等の考慮すべき項目を図３に示す形式で作成してお
き、分割の適性をチェックすることで適正な分割をする
ことができる。
合設計者は単にページ範囲を指示するだけで、後は自動
的に分割されるので設計者の作業効率の向上を図ること
ができるという効果がある。また、分割結果とその妥当
性の判定を論理回路情報を設計者に提供することにより
設計者はゲート数、ファンアウト、ディレイを計算する
必要がなくなる。さらに、分割後の論理回路に対しゲー
ト数等の考慮すべき項目を図３に示す形式で作成してお
き、分割の適性をチェックすることで適正な分割をする
ことができる。
【図１】本発明を実施する計算機システムの一例を示す
図である。
図である。
【図２】本発明のフローチャートである。
【図３】本発明の実施例の分割条件のテーブルを表す図
である。
である。
【図４】本発明の実施例の分割指示の説明図である。
【図５】本発明の実施例の分割後の説明図である。
【図６】本発明の実施例のチェック結果の表示方法の説
明図である。
明図である。
【図７】本発明の他の実施例の分割指示の説明図であ
る。
る。
【図８】本発明の他の実施例の分割指示の説明図であ
る。
る。
５…分割指示、６…分割指示に従い論理回路情報を抽出
する、７…抽出した論理回路情報とチェック条件を比較
する、８…チェック結果と論理回路情報を出力する、１
０…分割指示に従い論理回路を分割する。
する、７…抽出した論理回路情報とチェック条件を比較
する、８…チェック結果と論理回路情報を出力する、１
０…分割指示に従い論理回路を分割する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 英也 神奈川県横浜市戸塚区戸塚町216番地株式 会社日立製作所情報通信事業部内 (72)発明者 田辺 智久 神奈川県横浜市戸塚区戸塚町216番地株式 会社日立製作所情報通信事業部内
Claims (4)
- 【請求項１】論理回路の分割を指示する手段と分割指示
に従った論理回路情報を抽出する手段とチェック条件を
比較照合する手段と分割の指示に従い論理回路を分割す
る手段もしくはその一部を設けたことを特徴とする論理
分割方式。 - 【請求項２】論理回路の分割を指示する手段として素子
単位に指示する手段を特徴とする請求項１記載の論理分
割方式。 - 【請求項３】論理回路の分割を指示する手段として論理
回路図面の頁等の範囲を指示する手段を特徴とする請求
項１記載の論理分割方式。 - 【請求項４】論理回路の分割を指示する手段として素子
及び論理回路図面の頁等を指示する手段を特徴とする請
求項１記載の論理分割方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217200A JPH0773225A (ja) | 1993-09-01 | 1993-09-01 | 論理分割方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217200A JPH0773225A (ja) | 1993-09-01 | 1993-09-01 | 論理分割方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773225A true JPH0773225A (ja) | 1995-03-17 |
Family
ID=16700436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217200A Pending JPH0773225A (ja) | 1993-09-01 | 1993-09-01 | 論理分割方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773225A (ja) |
-
1993
- 1993-09-01 JP JP5217200A patent/JPH0773225A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| JPS63245940A (ja) | ブロック配置処理方式 | |
| US5586047A (en) | System for creating datapath circuit layout | |
| JPH0773225A (ja) | 論理分割方式 | |
| JPH03257624A (ja) | 画面言語方式 | |
| JPS60205672A (ja) | 論理回路図の論理シンボル配置方法 | |
| JP3012437B2 (ja) | 自動配置方法 | |
| JP3447067B2 (ja) | プロセスフロー作成方法 | |
| JP2870585B2 (ja) | ハードウェアシミュレータ | |
| JP2822677B2 (ja) | 電子回路設計装置 | |
| JP2843914B2 (ja) | Ｃａｄシステム | |
| JP3057786B2 (ja) | レイアウト検証システム | |
| JP2922536B2 (ja) | 論理回路図処理装置、及び論理回路図表示方法 | |
| JPH1174361A (ja) | Ｌｓｉのレイアウト処理方法 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JP3003340B2 (ja) | 基板ｃａｄシステム | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| JPH05174088A (ja) | 回路図作成装置 | |
| JPH0793392A (ja) | レイアウトパターンデータからの素子抽出方法 | |
| JPH02205974A (ja) | プリント基板上への部品自動配置装置 | |
| JPH06132401A (ja) | レイアウト検証装置 | |
| JPH03242766A (ja) | 論理回路図入力システム | |
| JPH11143913A (ja) | 設計者付与名称の保存方式および復元方式 | |
| JPH07200655A (ja) | 自動設計装置 |