JPH077337B2

JPH077337B2 - 情報処理装置

Info

Publication number: JPH077337B2
Application number: JP60259540A
Authority: JP
Inventors: 淳長谷部; 良平加藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-11-19
Filing date: 1985-11-19
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: JPS62118478A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段Ｆ作用Ｇ実施例 G₁ 画像処理装置の説明（第２図） G₂ モード切換の説明（第１図、第３図） G₃ プログラム実行モードの説明（第１図） G₄ プログラム交換モードの説明（第１図） G₅ リセット（停止）モードの説明（第１図） G₆ TC（40）の処理の流れの説明（第１図、第４図）Ｈ発明の効果Ａ産業上の利用分野この発明はプログラムに従って情報例えば画像の処理を
なす装置であって、このプログラムの内容を可変できる
処理装置に関する。

Ｂ発明の概要この発明は可変プログラムの情報処理装置において、第
１のモード（プログラム実行）、第２のモード（リセッ
ト＝停止）、第３のモード（プログラム交換）の３つの
モードで処理用プロセッサのマイクロプログラムをコン
トロールすることにより処理の実行〜停止及びプログラ
ム交換を明快に矛盾なくできるようにしたものである。

Ｃ従来の技術ビデオ画像処理システムが種々提案されている（例えば
電子通信学会論文誌85/4 Vol.J68−D No.4、特開昭58-2
15813号公報参照）。

第５図はこのビデオ画像処理装置の一例を示すものであ
る。

一般にこの種の処理装置は同図に示すように入出力部
（１）と、入力画像メモリ（2A）と出力画像メモリ（2
B）とからなるメモリ部（２）と、データ処理部（３）
とから構成されている。

入出力部（１）は、例えばビデオカメラ（４）よりのビ
デオ信号をA/D変換してデジタル画像データとし、これ
を入力画像メモリ（2A）に書き込み、また、出力画像メ
モリ（2B）より処理された画像データを読み出し、これ
をD/A変換してアナログビデオ信号に戻し、これを例え
ばVTR（５）に記録したり、モニタ受像機（６）に供給
してビデオ画像をモニタできるようにする。

メモリ部（２）への書き込み及び読み出しは画像のまと
まり、すなわち１フィールドあるいは１フレーム単位で
なされる。このため入力画像メモリ（2A）及び出力画像
メモリ（2B）の各々は１フィールドあるいは１フレーム
分の画像データ分の容量を有するメモリを複数枚有す
る。

データ処理部（３）はプロセッサを有し、そのプログラ
ムに従って入力画像メモリ（2A）にストアされた画像デ
ータを読み出してこれに種々の加工処理を加え、その処
理後のデータを出力画像メモリ（2B）に書き込む処理を
行う。

データ処理部（３）のプロセッサは１枚あるいは複数枚
のプロセッサからなっており、そのマイクロプログラム
メモリの内容であるマイクロプログラムは、より処理の
幅を広げる場合には交換できるようにされている。この
場合、プログラム供給部（一般にはホストのコンピュー
タ）（７）よりそのマイクロプログラムが各プロセッサ
に供給され、ユーザのプログラム交換要求（スイッチの
オン）によりマイクロプログラムが交換されるようにさ
れている。

Ｄ発明が解決しようとする問題点上記のような、可変プログラム処理システムにおいて
は、プロセッサのマイクロプログラムによる処理実行、
処理停止、プログラム交換を明快に矛盾なくできること
が必要である。

Ｅ問題点を解決するための手段本発明によれば複数の処理用プロセッサと、該複数の処
理用プロセッサのモードを実行モードとリセットモード
とプログラム交換モードのうちの任意のモードに切り換
え制御する制御用プロセッサと、を備えた情報処理装置
であって、上記制御用プロセッサは、上記モードを示す信号を出力
するモード信号生成手段（403）と、処理プログラムと
該処理プログラムが格納される位置を示すアドレス信号
を出力するプログラム供給部（401）（402）と、上記処
理プログラムの書き込みを可能にするための書込み信号
を出力する書込み信号発生手段（404）とを備え、上記複数の処理用プロセッサは夫々、マイクロプログラ
ムを記憶するマイクロプログラムメモリ（61〜64）と、
該マイクロプログラムメモリに読出しアドレスを供給す
るマイクロプログラムコントローラ（60）と、上記マイ
クロプログラムメモリから読出された上記マイクロプロ
グラムに応じた処理動作を行う演算部と、上記プログラ
ム供給部からのアドレス信号と上記マイクロプログラム
コントローラからのアドレス信号とを選択的に上記マイ
クロプログラムメモリに供給するセレクタ（70）とを有
し、上記実行モード時に、上記モード信号生成手段（403）
が上記実行モードを示す信号を出力し、上記セレクタ
（70）は、上記実行モードを示す信号に基づいて上記マ
イクロプログラムコントローラ（60）からのアドレス信
号を上記マイクロプログラムメモリ（61〜64）に供給
し、上記演算部が上記マイクロプログラムメモリ（61〜
64）から読出されたマイクロプログラムに応じた処理動
作を実行し、上記リセットモード時に、上記モード信号生成手段が上
記リセットモードを示す信号を出力し、上記セレクタ
（70）は、上記リセットモードを示す信号に基づいて上
記マイクロプログラムコントローラ（60）からのアドレ
ス信号を上記マイクロプログラムメモリ（61〜64）に供
給し、上記マイクロプログラムコントローラが上記リセ
ットモードを示す信号に基づいて常に所定のアドレスを
示すアドレス信号を出力することにより、上記演算部の
処理動作が停止し、上記プログラム交換モード時に、上記モード信号生成手
段（403）が上記プログラム交換モードを示す信号を出
力し、上記セレクタ（70）は、上記プログラム交換モー
ドを示す信号に基づいて上記プログラム供給部（401）
（402）からの上記アドレス信号を上記マイクロプログ
ラムメモリ（61〜64）に供給し、上記マイクロプログラ
ムメモリ（61〜64）は、上記書込み信号発生手段（40
4）から供給される上記書込み信号に応答して、上記セ
レクタ（70）を介して供給される上記アドレス信号にて
示される位置に上記プログラム供給部（401）（402）か
ら供給される上記処理プログラムを交換後のマイクロプ
ログラムとして記憶するようになされている情報処理装
置を提供する。

Ｆ作用第１のモードのときはマイクロプログラムコントローラ
（60）よりのアドレスがセレクト手段（70）を通じてマ
イクロプログラムメモリ（61）〜（64）に供給されてプ
ログラムが実行され、第２のモードのときはマイクロプ
ログラムコントローラ（60）よりのアドレスがセレクト
手段（70）を通じてマイクロプログラムメモリ（61）〜
（64）に供給されるもマイクロプログラムコントローラ
（60）にはこれより常にプログラムスタートアドレスを
発生させる信号が供給されて処理停止とされ、第３のモ
ードのときは、プログラム供給部（40）よりのアドレス
がセレクト手段（70）を通じてマイクロプログラムメモ
リ（61）〜（64）に供給されるとともに書き込み信号発
生手段（404）よりの書き込み信号によりプログラム供
給部（40）よりのプログラムがこのマイクロプログラム
メモリ（61）〜（64）に書き込まれてプログラム交換さ
れる。

Ｇ実施例 G₁ 画像処理装置の説明第２図はこの発明装置が適用されるビデオ画像処理装置
の全体の概要の一実施例を示すもので、この例はデータ
処理の高速化を実現した例である。

すなわち、この例ではデータ処理部を主として画素値を
計算するプロセッサの系（以下PIPと称す）（30A）とア
ドレスの管理等のデータの流れの管理と処理のタイミン
グ合わせを司るプロセッサの系（以下PVPと称す）（30
B）とに分ける。

従来のデータ処理部ではこの両者の処理時間を合計した
処理時間を必要とするのに対し、このように分ければ両
者のうち、より大きい方の処理時間で済む（前掲特開昭
58-215813号公報参照）。したがって、この例の場合に
はビデオデータ処理をリアルタイムで行うことが可能に
なるほどの高速処理ができる。

また、同図において（10）は入出力部（以下IOCと称
す）、（20）はメモリ部（以下VIMと称す）で、これは
入力画像メモリ（VIMIN）（20A）と出力画像メモリ（VI
MOUT）（20B）とからなる。（40）は処理の実行，停
止、プログラム交換をコントロールする全体のコントロ
ーラとしてのプロセッサ（以下TCと称す）である。

（50）はホストのコンピュータで、TC（40）から各プロ
セッサに供給するプログラムはこのホストのコンピュー
タ（50）から供給しておく。TC（40）ではそのプログラ
ムを例えばRAMにストアしておく。

IOC（10）は前述と同様にビデオカメラやVTRからのビデ
オ信号をA/D変換し、入力画像メモリ（20A）に画像イメ
ージで書き込み、また、処理後の画像を出力画像メモリ
（20B）から読み出し、D/A変換し、モニタ等に出力す
る。

この場合、このIOC（10）に入出力可能な信号はNTSC方
式あるいはR,G,B方式のビデオ信号であり、その方式の
指定はTC（40）によりなされる。また、１画素は例えば
８ビットのデータとされる。

VIM（20）は複数枚のフレームメモリ、例えば12枚の765
×512バイトのフレームメモリから構成されている。こ
の例の場合、これら12枚のフレームメモリの使われ方は
固定的ではなく、処理目的に応じ、あるいは処理対象画
像に応じ、入力画像メモリ（20A）と出力画像メモリ（2
0B）とに自由に割り当てることができるようにされてい
る。また、メモリは２枚１組にして使用され、一方が書
き込み状態のとき、他方より読み出しができるようにさ
れて、IOC（10）によるVIM（20）の外部からの処理と、
PIP（30A）及びPVP（30B）によるVIM（20）の内部での
処理が並行して行えるようにされている。

この場合において、このVIM（20）の複数枚のフレーム
メモリが、IOC（10）の支配下におかれるか、PVP（30
B）の支配下におかれるかの支配モード信号はIOC（10）
より発生し、VIM（20）に供給されている。

PIP（30A）とPVP（30B）は基本的には同じアーキテクチ
ャで、制御部、演算部、メモリ部、入出力ポートからな
る独立のプロセッサで、それぞれ複数の単位プロセッサ
からなるマルチプロセッサ構成とされ、主として並列処
理方式により処理の高速化が図られている。

PIP（30A）は例えば60枚のPIPプロセッサと数枚のサブ
のプロセッサを有し、VIM（20）よりの画像データを加
工又はこのPIP内部で画像データを生成する。

PVP（30B）は例えば30枚のプロセッサを有し、VIM（2
0）よりの画像データのPIP（30A）への割り当てや回収
などVIM（20）より内側の画像データの流れをコントロ
ールする。

すなわち、PVP（30B）ではVIM（20）へのアドレスデー
タ及びコントロール信号を生成し、これらをVIM（20）
に供給するとともに、PIP（30A）の入出力コントロール
信号や他のコントロール信号を生成し、これらをPIP（3
0A）に供給する。

この画像データ処理としては常に入力画像メモリ（20
A）の１枚のフレームよりのデータのみを処理して出力
画像メモリ（20B）にその処理後のデータを書き込む場
合のみではなく、複数枚のフレームメモリよりの複数フ
レームにまたがるデータを用いて処理を行うこともあ
る。

そして、PIP（30A）及びPVP（30B）での演算桁数は16ビ
ットが標準で画像データ処理の演算処理は１フレームの
画像データは１フレーム以内の処理すなわちリアルタイ
ム処理ができるような処理速度が可能とされる。もっと
も、１フレーム以上の処理時間を必要とする処理もあ
る。

この場合、PIP（30A）及びPVP（30B）による画像データ
処理はフレームに同期して行われる。このため、PVP（3
0B）にはIOC（10）よりフレームに同期した処理開始タ
イミング信号PSが供給される。この信号PSは通常ハイレ
ベルで、処理開始タイミングになるとローレベルとな
る。一方、PVP（30B）からは１つの処理が終了したこと
を示す信号OKがIOC（10）に供給される。この信号OKはP
VP（30B）のプロセッサのうち処理系のタイミング管理
を司るこのPVP（30B）の中核のプロセッサより処理が終
わると出力される。処理開始タイミング信号PSは各フレ
ームの１ライン目を示すフレーム開始信号と処理終了信
号OKとからIOC（10）において生成する。

リアルタイムで処理をなす場合には、信号OKは各フレー
ムの終りで必ず得られるため、信号PSはフレーム開始信
号FLと同じ信号になる。

一方、処理時間が１フレームより長い場合には、信号PS
はフレーム周期とはならず、信号OKが出た次のフレーム
の始めで得られる。

そして、IOC（10）からの処理開始タイミング信号PSが
ローレベルになったことをPVP（30B）の中核のプロセッ
サがプログラム的に検出すると、このプロセッサが走り
出し、他のプロセッサ（PIPも含む）にプログラムによ
りタイミング信号を出して、VIM（20）にアドレスを供
給し、VIM（20）よりの画像データを読み出してPIP（30
A）にて加工処理を行う。そして、処理が終わると信号O
Kを出力して停止し、次の処理開始タイミング信号PSを
待つ。

この場合、同期信号やバースト信号は除かれた画像信号
部分のみが処理対象とされており、VIM（20）から読み
出されたデータは同期信号やバースト信号は含んでいな
い。このため、このIOC（10）では同期信号、バースト
信号、垂直ブランキング信号を生成するROMを内蔵して
おり、MTSC信号の場合、VIMOUT（20B）からのデータを
（必要なら組みかえて）これら同期信号、バースト信
号、垂直ブランキング信号とともにD/Aコンバータに送
る。

また、３原色信号である場合にも、外部同期信号が必要
であり、これもこの回路（15）で生成され、モニター等
に供給されるようにされている。

G₂ モード切換の説明以上のようなマルチプロセッサによる並列処理システム
において、TC（40）が以下に述べるように３つのモード
により総合的に管理することにより、矛盾なく処理実
行、停止、プログラム交換ができるものである。

第１図はPIP（30A）又はPVP（30B）の複数のプロセッサ
のうちの１つのプロセッサの制御部と、TC（40）との間
の接続関係を示すもので、プログラム交換されているす
べてのプロセッサについて同様の構成となる。

すなわち、同図において、TC（40）以外はプロセッサの
制御部の構成の一例を示し、（60）はマイクロプログラ
ムコントローラ、（61）〜（64）はマイクロプログラム
メモリである。マイクロプログラムコントローラ（60）
からはマイクロプログラムメモリ（61）〜（64）のアド
レスを発生する。

マイクロプログラムメモリ（61）からは、マイクロプロ
グラムコントローラ（60）の複数のインストラクション
のうちの１つを選択するインストラクションビットが得
られ、これがレジスタ（65）を介してコントローラ（6
0）のインストラクション端子Ｉに供給される。

この場合、インストラクションビットは例えば４ビット
で16通りのインストラクションをこのコントローラ（6
0）は有する。

また、（66）は選択器で、これには所望の１ビットの情
報が複数個供給され、マイクロプログラムメモリ（62）
より読み出された情報によってそのうちの１つが選択さ
れる。この選択器（66）よりの１ビットの情報はプログ
ラムコントローラ（60）にコンディションコードとして
供給され、次のアドレスとして、１個歩進したものか、
ダイレクト入力端Ｄに供給されるアドレスか、その他の
アドレスかを選択する情報とされる。

マイクロプログラムメモリ（63）からは、例えば「go t
o文」の行き先のアドレスの情報や、Doループの回数等
の情報が得られ、これはレジスタ（67₁）にラッチされ
る。

マイクロプログラムメモリ（64）からはマイクロインス
トラクションの情報が得られ、これはレジスタ（68）を
介してこのプロセッサの演算部に与えられる。

このマイクロプログラムコントローラ（60）は３つのイ
ネーブル信号PL,VECT,MAPのうちの１つをインストラク
ションビットに応じてイネーブルとするようにされてい
る。したがって、インストラクションビットによりレジ
スタ（67₁）〜（67₃）のうちの１つがイネーブルにな
り、そのレジスタにラッチされていたアドレスがダイレ
クト入力となる。殆どのインストラクションでは信号PL
がイネーブルになり、信号VECT,MAPがイネーブルになる
のは特定のインストラクションのみである。しかも、そ
のインストラクションビットの状態において、ダイレク
ト入力を選択するかどうかは選択器（66）よりのコンデ
ィションコードによる。

また、このマイクロプログラムコントローラ（60）はレ
ジスタ（65）よりの４ビットのインストラクションビッ
トが〔0000〕のとき、〔JUMP ZERO〕という命令になり
このマイクロプログラムコントローラ（60）よりはコン
ディションコードに関係なく常にスタートアドレスであ
る０番地が出力される状態となる。

一方、TC（40）はマイクロプログラムメモリ（61）〜
（64）に供給するプログラムがストアされるRAM（401）
と、そのアドレス発生器（402）を有する。

また、実行モード、リセット（停止）モード、プログラ
ム交換モードの３つのモード実現するための２ビットの
モード信号MA及びMBを生成するモード信号生成手段（40
3）が設けられるとともに、プログラム交換モードのと
き、マイクロプログラムメモリ（61）〜（64）に対する
プログラム書き込み信号を発生する書き込み信号発生手
段（404）が設けられる。

モード信号生成手段（403）は例えば第３図のように形
成される。

すなわち、スイッチSWA及びSWBは操作者によって切り換
えられるスイッチで、それぞれその一方の端子Ａに正の
直流電圧が与えられ、他方の端子Ｂは接地されている。
そして、スイッチSWAに得られる信号ａはオアゲート（4
08）の一方の入力端に供給される。また、スイッチSWB
に得られる信号ｂはモード信号MBとして導出されるとと
もにオアゲート（408）の他方の入力端に供給される。
そして、オアゲート（408）よりモード信号MAが導出さ
れる。

この場合、この２ビットのモード信号MA及びMBにより次
のようにモードが設定される。

すなわち、スイッチSWBが端子Ａ側に切り換えられると
きはスイッチSWAの状態にかかわらず実行モード、スイ
ッチSWAが端子Ａ側に切り換えられ、スイッチSWBが端子
Ｂ側に切り換えられるとリセットモード、さらにスイッ
チSWBがＢ側に切り換えられ、かつスイッチSWAも端子Ｂ
側に切り換えられるとプログラム交換モードとなる。

上記の〔表１〕から明らかなように、信号MBが「０」に
なるときはプログラムの実行を停止し、「１」になった
ら実行可能となる。したがって、このモード信号MBはリ
セット（停止）信号として意味づけられる。

一方、信号MAが「０」になるときがプログラム交換が可
能となる。したがって、このモード信号MAはチェンジ信
号として意味づけられる。

この２つのモード信号MA,MBによって次のように各モー
ドが現出される。

すなわち、（70）はマイクロプログラムメモリ（61）〜
（64）に対するアドレスを、マイクロプログラムコント
ローラ（60）からのアドレスと、TC（40）からのアドレ
スとを選択するためのセレクタで、このセレクト信号と
して信号MAが供給され、この信号MAが「１」のときマイ
クロプログラムコントローラ（60）よりのアドレスを、
この信号MAが「０」のときTC（40）よりのアドレスを、
それぞれ選択する。

また、（71）は書き込み信号WRをゲートするゲート回路
で、信号MAがそのゲート信号とされ、これが「０」のと
きゲート開とされて、マイクロプログラムメモリ（61）
〜（64）の各書き込みイネーブル端子に信号WRが供給さ
れる。

各マイクロプログラムメモリ（61）〜（64）は、その書
き込みイネーブル端子に「０」が供給されるとき書き込
み可能状態となる。

さらに、信号MBはレジスタ（65）のリセット端子に供給
され、これが「０」のときレジスタ（65）はリセットさ
れる。

TC（40）においてはモード信号MA,MBの状態をロード制
御部（400）が監視し、各モードに応じて、このTC（4
0）内の処理をコントロールするようにされている。

G₃ プログラム実行モードの説明このとき、モード信号MAは「１」であるので、セレクタ
（70）からはマイクロプログラムコントローラ（60）よ
りのアドレスが得られ、これはレジスタ（69）を介して
１クロック分遅らされて各マイクロプログラムメモリ
（61）〜（64）に供給される。また、オアゲート（71）
の出力は信号MAが「１」であるので常に「１」となり、
メモリ（61）〜（64）は書き込みイネーブルにならな
い。

さらに、モード信号MBが「１」であるので、レジスタ
（65）はリセットされず、マイクロプログラムメモリ
（61）より読み出されたデータがこのレジスタ（65）で
１クロック分遅らされてマイクロプログラムコントロー
ラ（60）のインストラクション端子に供給され、プログ
ラムが実行される。このとき、マイクロプログラムメモ
リ（64）よりはマイクロインストラクションが読み出さ
れ、レジスタ（68）で１クロック分遅らされて演算部に
供給される。

この実行モードにおいて、プログラムコントローラ（6
0）とマイクロプログラムメモリ（61）〜（64）との間
に１つのレジスタ（69）、マイクロプログラムメモリ
（61）〜（63）の出力側とプログラムコントローラ（6
0）との間に１つのレジスタ（65），（67₁）、（選択器
（66）の入力にはレジスタが在る）というように２つの
パイプラインレジスタをはさんでいる。これによってク
ロックサイクルを短くすることができる。

すなわち、この例の画像処理装置は、マルチプロセッサ
による並列処理方式を主として採用するが、上記のよう
にパイプライン処理方式をも一部取り入れてより処理の
高速化が図られている。

G₄ プログラム交換モードの説明このとき、モード信号MBは「０」であるので、レジスタ
（65）はリセットされ、プログラムコントローラ（60）
のインストラクション端子には〔0000〕が供給されるの
で、このプログラムコントローラ（60）よりのアドレス
は常に０が出力し続け、停止している。つまり、PIP（3
0A）及び（30B）のすべての処理系プロセッサのプログ
ラムアドレスが「０」で、プログラム停止の状態にあ
る。

一方、モード信号MAも「０」であるので、セレクタ（7
0）はTC（40）のアドレス発生器（402）よりのアドレス
を選択する状態になる。

すなわち、このプログラム交換モードではすべてのプロ
セッサのマイクロプログラムメモリは完全にTC（40）に
支配される。なお、この場合、プログラムコントローラ
（60）の出力イネーブル端子に信号MAを供給して、この
プログラムコントローラ（60）の出力バッファをオフと
しておくようにしてもよい。

そして、このプログラム交換のモードにおいては、TC
（40）のプログラム交換のプログラムに従って、ロード
制御部（400）の命令に従いアドレス発生器（402）より
RAM（401）にアドレスが与えられて、マイクロプログラ
ムメモリ（61）〜（64）に送るプログラムデータがこの
RAM（401）より読み出される。これとともに書き込み信
号発生手段（404）よりの書き込み信号WRが「０」にな
り、モード信号MAが「０」であるので、オアゲート（7
1）の出力も「０」になるためマイクロプログラムメモ
リ（61）〜（64）は書き込み可能状態となる。

したがって、RAM（401）よりのプログラムデータがアド
レス発生手段（402）よりのアドレスに従ってマイクロ
プログラムメモリ（61）〜（64）に順次書き込まれてプ
ログラム交換がなされる。

この例では、このプログラム交換は複数のプロセッサの
１つ毎に順次なされる。

すなわち、TC（40）にはプロセッサ選択信号がストアさ
れているROM（405）が設けられており、このROM（405）
よりプログラム交換時、ロード制御部（400）よりの命
令によりプロセッサ選択信号が読み出される。そして、
このプロセッサ選択信号がデコーダ（406）でデコード
されて、選択されるプロセッサに対する選択信号SELの
みが「０」になり、他は「１」となる。この選択信号SE
Lはオアゲート（71）に供給されており、この選択信号S
ELが「０」になっているプロセッサのマイクロプログラ
ムメモリ（61）〜（64）のみが書き込み可能状態とさ
れ、プログラムの書き換えがなされる。

１つのプロセッサのマイクロプログラムメモリへの書き
換えが終わると、ROM（405）から次のプロセッサのプロ
セッサ選択信号が発生し、そのプロセッサの選択信号SE
Lが「０」になり、同様にしてこのプロセッサのプログ
ラム交換がされる。すべてのプロセッサのプログラムを
交換するときはこれがプロセッサの数だけ繰り返される
ことになる。

また、この例では各プロセッサに送るプログラムが複数
ある場合、あるいは、各プロセッサに送るプログラムが
異なる複数のものである場合、これら複数のプログラム
を１つのプログラムとみなして各プロセッサに書き込む
ようにする。そして、そのプロセッサ毎において必要な
プログラムはその実行開始アドレスを各プロセッサに与
えることにより指定してやるようにする。

その実行開始アドレスはRAM（407）より得られ、各プロ
セッサのレジスタ（67₃）に供給される。そしてこのレ
ジスタ（67₃）のラッチ信号として前の選択信号SELが供
給され、この選択信号SELが「０」から「１」になるタ
イミングでそのときの実行開始アドレスがラッチされ
る。

このレジスタ（67₃）はマイクロプログラムコントロー
ラ（60）よりのイネーブル信号MAPによりイネーブルに
なり、そのラッチデータがダイレクト入力端Ｄに供給さ
れるが、前述の実行モード時において、プログラムスタ
ートするとき、このレジスタ（67₃）よりのアドレスが
プログラムコントローラ（60）に取り込まれて、このア
ドレスからプログラムコントローラ（60）よりアドレス
が発生するようにされている。

こうして、１つのプロセッサにはプログラムとその実行
開始アドレスが順次送られる。なおRAM（407）の各プロ
セッサ毎の実行開始アドレスはホストのコンピュータ
（50）より予め与えられている。

前述もしたように、このプログラム交換モードではマイ
クロプログラムコントローラ（60）はアドレス０番地を
出し続け、停止状態にある。

G₅ リセット（停止）モードの説明このときは、モード信号MA＝1,MB＝０であるので、各プ
ロセッサのセレクタ（70）からはプログラムコントロー
ラ（60）よりのアドレスが選択されるが、レジスタ（6
5）が信号MBによりリセット状態であるので、このプロ
グラムコントローラ（60）からはアドレス０番地が出続
け、すべてのプロセッサではプログラム実行停止の状態
となる。

信号MAが「１」であるから、マイクロプログラムメモリ
（61）〜（64）に「０」になる書き込み信号は与えられ
ない。

そして、このリセットモードにおいて各プロセッサのマ
イクロプログラムメモリに予め書き込まれている複数の
プログラムのうちの次に実行したいプログラムの開始ア
ドレスが指定し直される。すなわち、これはプログラム
交換時と同様にROM（405）よりプロセッサ選択信号とRA
M（407）より実行開始アドレスがプロセッサ毎に順次出
力され、順次各プロセッサのレジスタ（67₃）に、信号S
ELによって実行開始アドレスがラッチされる。

G₆ TC（40）の処理の流れの説明以上の３つのモードはTC（40）のプロセッサのプログラ
ムによってコントロールされる。

第４図はそのTC（40）における処理のフローチャートで
ある。

すなわち、先ず、ステップ〔101〕でリセット信号MBの
状態が判別される。そして、信号MB＝１のときは、第３
図から明らかなように信号MA＝１であるのでプログラム
実行モードであり、TC（40）ではこのステップ〔101〕
を続けることになる。

そして、信号MB＝０になると、このステップ〔101〕か
らステップ〔102〕に進み、信号MAの状態が判別され
る。

信号MA＝１であればリセットモードであり、前述したよ
うに全プロセッサのプログラムコントローラ（60）はア
ドレス０を出し続け、プログラム実行停止となる。そし
て、このときステップ〔103〕に進み、全プロセッサに
順次開始アドレスが供給される。そして、ステップ〔10
1〕に戻る。

一方、ステップ〔102〕において信号MA＝０であれば、
信号MB＝０であるのでプログラム交換モードとなり、ス
テップ〔104〕に進み、TC（40）のROM（405）に０をロ
ードして最初のプロセッサを指定し、ステップ〔105〕
でプログラムをそのプロセッサに転送する。次にステッ
プ〔106〕に進み、ROM（405）を１つ進ませる。次にス
テップ〔107〕でプログラムの転送がすべてのプロセッ
サに対し終了し、あるいは転送の必要なプロセッサへの
転送が終了したかどうか判別され、終了していなければ
ステップ〔105〕に戻り、次のプロセッサへのプログラ
ム転送がステップ〔106〕でなされる。

このステップ〔105〕〜〔107〕が、最大、プロセッサの
数だけくり返される。

そして、ステップ〔107〕でプログラムの転送が終了し
たと判別されると、ステップ〔108〕に進み、信号MAの
状態が判別される。信号MA＝０であればこのステップ
〔108〕がくり返えされプログラム交換モードが保持さ
れることになる。信号MA＝１になるとプログラム交換モ
ードを脱したことになり、ステップ〔101〕に戻る。

以上の例の場合、複数のプロセッサからなる並列処理装
置においてその複数のプロセッサがTC（40）によってト
ータル的に３つのモードで管理されることになり、各プ
ロセッサは相互に矛盾なく管理される。すなわち、複数
のプロセッサを別個に管理すると、あるものは実行、あ
るものはプログラム交換、あるものはリセットと区々に
なり、誤った実行をしてしまうことにもなりかねない
が、この例ではそのような事態を防止することができ
る。

また、この例の場合、プログラム交換モードや実行モー
ドから、スイッチSWB,SWAを採用することによってリセ
ットモードに即座に移ることができる。したがって、実
行途中やプログラム交換がすべてのプロセッサになされ
ていない途中の段階で適宜リセットモードにすることが
できる。

なお、以上はマルチプロセッサの例として説明したがこ
の発明は１つのプロセッサをモードコントロールする場
合にも適用できることは言うまでもない。

なお、以上はこの発明装置をビデオ信号処理に適用した
場合であるが、オーディオ信号や他の情報信号をデジタ
ル処理する場合にも、単位時間分毎にメモリにストアし
て、その単位時間分の信号毎に処理するものであるの
で、この発明はこれらビデオ信号以外の情報信号処理に
も適用可能である。

Ｈ発明の効果この発明によれば、処理プロセッサを３つのモードでト
ータル的にコントロールすることによって、処理の実行
〜停止、プログラム交換を明快に矛盾なく制御できるも
のである。

【図面の簡単な説明】

第１図はこの発明装置の要部の一例のブロック図、第２
図はこの発明装置の一例としてのビデオ画像処理装置の
例を示すブロック図、第３図はモード信号生成手段の例
を示す図、第４図はモードコントロールのフローチャー
トを示す図、第５図はビデオ画像処理装置の一例のブロ
ック図である。（40）はプログラム供給部となるTC、（60）はマイクロ
プログラムコントローラ、（61）〜（64）はマイクロプ
ログラムメモリ、（70）はセレクタ、（401）はプログ
ラムをストアしているRAM、（402）はそのアドレス発生
部、（403）はモード信号生成部、（404）は書き込み信
号発生部である。

Claims

【特許請求の範囲】

【請求項１】複数の処理用プロセッサと、該複数の処理
用プロセッサのモードを実行モードとリセットモードと
プログラム交換モードのうちの任意のモードに切り換え
制御する制御用プロセッサと、を備えた情報処理装置に
おいて、上記制御用プロセッサは、上記モードを示す信号を出力
するモード信号生成手段と、処理プログラムと該処理プ
ログラムが格納される位置を示すアドレス信号を出力す
るプログラム供給部と、上記処理プログラムの書き込み
を可能にするための書込み信号を出力する書込み信号発
生手段とを備え、上記複数の処理用プロセッサは夫々、マイクロプログラ
ムを記憶するマイクロプログラムメモリと、該マイクロ
プログラムメモリに読出しアドレスを供給するマイクロ
プログラムコントローラと、上記マイクロプログラムメ
モリから読出された上記マイクロプログラムに応じた処
理動作を行う演算部と、上記プログラム供給部からのア
ドレス信号と上記マイクロプログラムコントローラから
のアドレス信号とを選択的に上記マイクロプログラムメ
モリに供給するセレクタとを有し、上記実行モード時に、上記モード信号生成手段が上記実
行モードを示す信号を出力し、上記セレクタは、上記実
行モードを示す信号に基づいて上記マイクロプログラム
コントローラからのアドレス信号を上記マイクロプログ
ラムメモリに供給し、上記演算部が上記マイクロプログ
ラムメモリから読出されたマイクロプログラムに応じた
処理動作を実行し、上記リセットモード時に、上記モード信号生成手段が上
記リセットモードを示す信号を出力し、上記セレクタ
は、上記リセットモードを示す信号に基づいて上記マイ
クロプログラムコントローラからのアドレス信号を上記
マイクロプログラムメモリに供給し、上記マイクロプロ
グラムコントローラが上記リセットモードを示す信号に
基づいて常に所定のアドレスを示すアドレス信号を出力
することにより、上記演算部の処理動作が停止し、上記プログラム交換モード時に、上記モード信号生成手
段が上記プログラム交換モードを示す信号を出力し、上
記セレクタは、上記プログラム交換モードを示す信号に
基づいて上記プログラム供給部からの上記アドレス信号
を上記マイクロプログラムメモリに供給し、上記マイク
ロプログラムメモリは、上記書込み信号発生手段から供
給される上記書込み信号に応答して、上記セレクタを介
して供給される上記アドレス信号にて示される位置に上
記プログラム供給部から供給される上記処理プログラム
を交換後のマイクロプログラムとして記憶するようにな
されていることを特徴とする情報処理装置。