JPH0773691A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0773691A JPH0773691A JP5216029A JP21602993A JPH0773691A JP H0773691 A JPH0773691 A JP H0773691A JP 5216029 A JP5216029 A JP 5216029A JP 21602993 A JP21602993 A JP 21602993A JP H0773691 A JPH0773691 A JP H0773691A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- output
- voltage follower
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 １出力端子当りの回路素子数を減らし、多出
力化の際のＩＣのチップ面積の増大を避ける。 【構成】 制御信号ＳＨが“Ｌ”になると、スイッチ４
２，４４がオフ、スイッチ４６がオンする。アナログ入
力信号Ｖinがコンデンサ４１に充電される。コンデンサ
４５の蓄積電荷は、スイッチ４６を通してボルテージフ
ォロワ４３へ入力され、その出力が出力端子４７から出
力される。ＳＨが“Ｈ”になると、スイッチ４２，４４
がオン、スイッチ４６がオフする。コンデンサ４１の蓄
積電荷がスイッチ４２でサンプリングされてボルテージ
フォロワ４３に入力され、その出力信号が出力端子４７
から出力されると共に、スイッチ４４を介してコンデン
サ４５が充電される。
力化の際のＩＣのチップ面積の増大を避ける。 【構成】 制御信号ＳＨが“Ｌ”になると、スイッチ４
２，４４がオフ、スイッチ４６がオンする。アナログ入
力信号Ｖinがコンデンサ４１に充電される。コンデンサ
４５の蓄積電荷は、スイッチ４６を通してボルテージフ
ォロワ４３へ入力され、その出力が出力端子４７から出
力される。ＳＨが“Ｈ”になると、スイッチ４２，４４
がオン、スイッチ４６がオフする。コンデンサ４１の蓄
積電荷がスイッチ４２でサンプリングされてボルテージ
フォロワ４３に入力され、その出力信号が出力端子４７
から出力されると共に、スイッチ４４を介してコンデン
サ４５が充電される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＴＦＴ（Thin F
ilm Transistor）を用いた液晶ディスプレイのソース側
駆動集積回路（ＩＣ）等に使用され、アナログ入力信号
をサンプリングして一定時間保持するサンプルホールド
回路に関するものである。
ilm Transistor）を用いた液晶ディスプレイのソース側
駆動集積回路（ＩＣ）等に使用され、アナログ入力信号
をサンプリングして一定時間保持するサンプルホールド
回路に関するものである。
【０００２】
【従来の技術】図２は、従来のサンプルホールド回路の
一構成例を示す回路図である。このサンプルホールド回
路は、例えばＴＦＴを用いた液晶ディスプレイのソース
側駆動ＩＣ内に設けられており、アナログ入力信号Ｖin
をサンプリングして一定時間保持する第１のサンプルホ
ールド回路１０と、該アナログ入力信号Ｖinをサンプリ
ングして一定時間保持する第２のサンプルホールド回路
２０とを有し、それらの出力側が出力端子３０に接続さ
れ、１出力端子当り２回路分の第１，第２のサンプルホ
ールド回路１０，２０より構成されている。第１のサン
プルホールド回路１０は、制御信号ＳＨによりオン，オ
フ動作してアナログ入力信号Ｖinを取り込むスイッチ１
１と、該スイッチ１１の出力信号を蓄積するコンデンサ
１２と、制御信号ＳＨの反転信号によってオン状態とな
り、該コンデンサ１２の蓄積電荷のインピィーダンス変
換を行って出力端子３０へ出力するボルテージフォロワ
１３とで、構成されている。第２のサンプルホールド回
路２０は、制御信号ＳＨの反転信号によりオン，オフ動
作してアナログ入力信号Ｖinを取り込むスイッチ２１
と、該スイッチ２１の出力信号を蓄積するコンデンサ２
２と、制御信号ＳＨによりオン状態となって該コンデン
サ２２の蓄積電荷のインピィーダンス変換を行って出力
端子３０へ出力するボルテージフォロワ２３とで、構成
されている。ボルテージフォロワ１３，２３は、オープ
ンループ利得を有する直流差動増幅器において、出力電
圧を直接、該直流差動増幅器の（−）側入力端子にフィ
ードバック接続した回路であり、出力電圧が（＋）側入
力端子の電圧とその大きさがほとんど等しく、極性も反
転しない回路である。
一構成例を示す回路図である。このサンプルホールド回
路は、例えばＴＦＴを用いた液晶ディスプレイのソース
側駆動ＩＣ内に設けられており、アナログ入力信号Ｖin
をサンプリングして一定時間保持する第１のサンプルホ
ールド回路１０と、該アナログ入力信号Ｖinをサンプリ
ングして一定時間保持する第２のサンプルホールド回路
２０とを有し、それらの出力側が出力端子３０に接続さ
れ、１出力端子当り２回路分の第１，第２のサンプルホ
ールド回路１０，２０より構成されている。第１のサン
プルホールド回路１０は、制御信号ＳＨによりオン，オ
フ動作してアナログ入力信号Ｖinを取り込むスイッチ１
１と、該スイッチ１１の出力信号を蓄積するコンデンサ
１２と、制御信号ＳＨの反転信号によってオン状態とな
り、該コンデンサ１２の蓄積電荷のインピィーダンス変
換を行って出力端子３０へ出力するボルテージフォロワ
１３とで、構成されている。第２のサンプルホールド回
路２０は、制御信号ＳＨの反転信号によりオン，オフ動
作してアナログ入力信号Ｖinを取り込むスイッチ２１
と、該スイッチ２１の出力信号を蓄積するコンデンサ２
２と、制御信号ＳＨによりオン状態となって該コンデン
サ２２の蓄積電荷のインピィーダンス変換を行って出力
端子３０へ出力するボルテージフォロワ２３とで、構成
されている。ボルテージフォロワ１３，２３は、オープ
ンループ利得を有する直流差動増幅器において、出力電
圧を直接、該直流差動増幅器の（−）側入力端子にフィ
ードバック接続した回路であり、出力電圧が（＋）側入
力端子の電圧とその大きさがほとんど等しく、極性も反
転しない回路である。
【０００３】図３は、図２に示すサンプルホールド回路
のタイミングチャートであり、この図を参照しつつ図２
の動作を説明する。制御信号ＳＨ＝“Ｌ”の区間では、
スイッチ２１がオン状態となり、アナログ入力信号Ｖin
がコンデンサ２２に充電される。このとき、ボルテージ
フォロワ２３はオフ状態となっている。一方、スイッチ
１１はオフ状態となっているが、ボルテージフォロワ１
３がオン状態となっているため、該ボルテージフォロワ
１３によってコンデンサ１２に充電された電圧が出力信
号Ｖout の形で出力端子３０へ出力される。次に、制御
信号ＳＨ＝“Ｈ”の区間では、スイッチ１１がオン状態
となり、アナログ入力信号Ｖinがコンデンサ１２に充電
される。このとき、ボルテージフォロワ１３はオフ状態
となっている。一方、スイッチ２１はオフ状態となって
いるが、ボルテージフォロワ２３がオン状態となってお
り、コンデンサ２２に前回充電された電圧が該ボルテー
ジフォロワ２３によって出力信号Ｖout の形で出力端子
３０へ出力される。以降、制御信号ＳＨの“Ｌ”及び
“Ｈ”に従い、前記と同様の動作を繰り返す。
のタイミングチャートであり、この図を参照しつつ図２
の動作を説明する。制御信号ＳＨ＝“Ｌ”の区間では、
スイッチ２１がオン状態となり、アナログ入力信号Ｖin
がコンデンサ２２に充電される。このとき、ボルテージ
フォロワ２３はオフ状態となっている。一方、スイッチ
１１はオフ状態となっているが、ボルテージフォロワ１
３がオン状態となっているため、該ボルテージフォロワ
１３によってコンデンサ１２に充電された電圧が出力信
号Ｖout の形で出力端子３０へ出力される。次に、制御
信号ＳＨ＝“Ｈ”の区間では、スイッチ１１がオン状態
となり、アナログ入力信号Ｖinがコンデンサ１２に充電
される。このとき、ボルテージフォロワ１３はオフ状態
となっている。一方、スイッチ２１はオフ状態となって
いるが、ボルテージフォロワ２３がオン状態となってお
り、コンデンサ２２に前回充電された電圧が該ボルテー
ジフォロワ２３によって出力信号Ｖout の形で出力端子
３０へ出力される。以降、制御信号ＳＨの“Ｌ”及び
“Ｈ”に従い、前記と同様の動作を繰り返す。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
サンプルホールド回路では、１出力端子当り２回路分の
第１，第２のサンプルホールド回路１０，２０が必要と
なる。そのため、出力端子３０の数を増やして多出力化
を図る場合、それに応じて第１，第２のサンプルホール
ド回路１０，２０が増大するため、ＩＣのチップ面積が
増大するという問題があり、それを比較的簡単な回路構
成で解決することが困難であった。本発明は、前記従来
技術が持っていた課題として、多出力化の場合にチップ
面積が増大するという点について解決し、チップ面積の
増大を軽減できるサンプルホールド回路を提供すること
を目的とする。
サンプルホールド回路では、１出力端子当り２回路分の
第１，第２のサンプルホールド回路１０，２０が必要と
なる。そのため、出力端子３０の数を増やして多出力化
を図る場合、それに応じて第１，第２のサンプルホール
ド回路１０，２０が増大するため、ＩＣのチップ面積が
増大するという問題があり、それを比較的簡単な回路構
成で解決することが困難であった。本発明は、前記従来
技術が持っていた課題として、多出力化の場合にチップ
面積が増大するという点について解決し、チップ面積の
増大を軽減できるサンプルホールド回路を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明は、前記課題を解
決するために、アナログ入力信号をサンプリングして一
定時間保持するサンプルホールド回路において、この回
路を少なくとも、アナログ入力信号を蓄積する第１のコ
ンデンサと、制御信号によりオン，オフ動作して前記第
１のコンデンサの蓄積電荷を出力する第１のスイッチ
と、前記第１のスイッチの出力信号をインピィーダンス
変換して出力端子へ出力するボルテージフォロワと、前
記制御信号によりオン，オフ動作して前記ボルテージフ
ォロワの出力信号を導通／遮断する第２のスイッチと、
前記第２のスイッチの出力信号を蓄積する第２のコンデ
ンサと、前記制御信号の反転信号によりオン，オフ動作
して前記第２のコンデンサの蓄積電荷を前記ボルテージ
フォロワの入力側へ帰還する第３のスイッチとで、構成
している。
決するために、アナログ入力信号をサンプリングして一
定時間保持するサンプルホールド回路において、この回
路を少なくとも、アナログ入力信号を蓄積する第１のコ
ンデンサと、制御信号によりオン，オフ動作して前記第
１のコンデンサの蓄積電荷を出力する第１のスイッチ
と、前記第１のスイッチの出力信号をインピィーダンス
変換して出力端子へ出力するボルテージフォロワと、前
記制御信号によりオン，オフ動作して前記ボルテージフ
ォロワの出力信号を導通／遮断する第２のスイッチと、
前記第２のスイッチの出力信号を蓄積する第２のコンデ
ンサと、前記制御信号の反転信号によりオン，オフ動作
して前記第２のコンデンサの蓄積電荷を前記ボルテージ
フォロワの入力側へ帰還する第３のスイッチとで、構成
している。
【０００６】
【作用】本発明によれば、以上のようにサンプルホール
ド回路を構成したので、制御信号が例えば“Ｌ”のとき
には、第１及び第２のスイッチがオフ状態、第３のスイ
ッチがオン状態となる。そのため、アナログ入力信号が
第１のコンデンサに充電されると共に、第２のコンデン
サの蓄積電荷が第３のスイッチを介してボルテージフォ
ロワに入力され、そこでインピィーダンス変換されて出
力端子から出力される。次に、制御信号が“Ｈ”になる
と、第１及び第２のスイッチがオン状態、第３のスイッ
チがオフ状態となる。すると、第１のコンデンサの蓄積
電荷が第１のスイッチを介してボルテージフォロワに入
力され、そこでインピィーダンス変換されて出力端子か
ら出力されると共に、第２のスイッチを介して第２のコ
ンデンサが充電される。以後、制御信号の“Ｌ”と
“Ｈ”の繰り返しによって前記と同様の、アナログ入力
信号のサンプリングと、その一定時間の保持が行われ
る。従って、前記課題を解決できるのである。
ド回路を構成したので、制御信号が例えば“Ｌ”のとき
には、第１及び第２のスイッチがオフ状態、第３のスイ
ッチがオン状態となる。そのため、アナログ入力信号が
第１のコンデンサに充電されると共に、第２のコンデン
サの蓄積電荷が第３のスイッチを介してボルテージフォ
ロワに入力され、そこでインピィーダンス変換されて出
力端子から出力される。次に、制御信号が“Ｈ”になる
と、第１及び第２のスイッチがオン状態、第３のスイッ
チがオフ状態となる。すると、第１のコンデンサの蓄積
電荷が第１のスイッチを介してボルテージフォロワに入
力され、そこでインピィーダンス変換されて出力端子か
ら出力されると共に、第２のスイッチを介して第２のコ
ンデンサが充電される。以後、制御信号の“Ｌ”と
“Ｈ”の繰り返しによって前記と同様の、アナログ入力
信号のサンプリングと、その一定時間の保持が行われ
る。従って、前記課題を解決できるのである。
【０００７】
【実施例】図１は、本発明の実施例を示すサンプルホー
ルド回路の回路図である。このサンプルホールド回路
は、例えばＴＦＴを用いた液晶ディスプレイのソース側
駆動ＩＣ内に設けられるもので、アナログ入力信号Ｖin
を蓄積する第１のコンデンサ４１を有し、該コンデンサ
４１の一方の電極がグランド（ＧＮＤ）に接続されると
共に、他方の電極が、制御信号ＳＨによってオン，オフ
動作する第１のスイッチ４２を介してノードＮ４２に接
続されている。ノードＮ４２は、ボルテージフォロワ４
３の入力側に接続され、その出力側ノードＮ４３が、制
御信号ＳＨによりオン，オフ動作する第２のスイッチ４
４を介してノードＮ４４に接続されると共に、該ノード
Ｎ４３が出力信号Ｖout 用の出力端子４７に接続されて
いる。ボルテージフォロワ４３は、従来と同様に、オー
プンループ利得を有する直流差動増幅器の出力端子が、
該（−）側入力端子にフィードバック接続された回路で
ある。ノードＮ４４は、第２のコンデンサ４５を介して
ＧＮＤに接続されると共に、制御信号ＳＨの反転信号に
よりオン，オフ動作する第３のスイッチ４６を介してノ
ードＮ４２に接続されている。第１，第２，第３のスイ
ッチ４２，４４，４６は、トランジスタ等で構成されて
いる。
ルド回路の回路図である。このサンプルホールド回路
は、例えばＴＦＴを用いた液晶ディスプレイのソース側
駆動ＩＣ内に設けられるもので、アナログ入力信号Ｖin
を蓄積する第１のコンデンサ４１を有し、該コンデンサ
４１の一方の電極がグランド（ＧＮＤ）に接続されると
共に、他方の電極が、制御信号ＳＨによってオン，オフ
動作する第１のスイッチ４２を介してノードＮ４２に接
続されている。ノードＮ４２は、ボルテージフォロワ４
３の入力側に接続され、その出力側ノードＮ４３が、制
御信号ＳＨによりオン，オフ動作する第２のスイッチ４
４を介してノードＮ４４に接続されると共に、該ノード
Ｎ４３が出力信号Ｖout 用の出力端子４７に接続されて
いる。ボルテージフォロワ４３は、従来と同様に、オー
プンループ利得を有する直流差動増幅器の出力端子が、
該（−）側入力端子にフィードバック接続された回路で
ある。ノードＮ４４は、第２のコンデンサ４５を介して
ＧＮＤに接続されると共に、制御信号ＳＨの反転信号に
よりオン，オフ動作する第３のスイッチ４６を介してノ
ードＮ４２に接続されている。第１，第２，第３のスイ
ッチ４２，４４，４６は、トランジスタ等で構成されて
いる。
【０００８】図４は、図１に示すサンプルホールド回路
のタイミングチャートであり、この図を参照しつつ図１
の動作を説明する。制御信号ＳＨが“Ｌ”の区間では、
スイッチ４２，４４がオフ状態、スイッチ４６がオン状
態のため、アナログ入力信号Ｖinがコンデンサ４１に充
電される。スイッチ４６はオン状態のため、コンデンサ
４５に蓄積された電圧がボルテージフォロワ４３に入力
され、その入力が該ボルテージフォロワ４３でインピィ
ーダンス変換され、該コンデンサ４５の蓄積電圧に応じ
た出力信号Ｖout が出力端子４７へ出力される。制御信
号ＳＨが“Ｈ”の区間では、スイッチ４２，４４がオン
状態、スイッチ４６がオフ状態となる。そのため、コン
デンサ４１に充電された電圧がスイッチ４２でサンプリ
ングされ、ボルテージフォロワ４３へ入力される。ボル
テージフォロワ４３では、スイッチ４２からの入力のイ
ンピィーダンス変換を行い、スイッチ４４を介してコン
デンサ４５を充電すると共に、出力信号Ｖout の形で出
力端子４７へ出力する。次に、制御信号ＳＨが“Ｌ”の
区間になると、スイッチ４２，４４がオフ状態、スイッ
チ４６がオン状態となる。そのため、コンデンサ４５に
充電された電圧がスイッチ４６でサンプリングされてボ
ルテージフォロワ４３に入力される。スイッチ４４がオ
フ状態のため、ボルテージフォロワ４３の出力信号Ｖou
t は、直前の状態が保持される。このとき、新たなアナ
ログ入力信号Ｖinによってコンデンサ４１が充電され
る。その後、制御信号ＳＨが“Ｈ”に変化した場合も、
前記と同様の動作を繰り返すことになる。
のタイミングチャートであり、この図を参照しつつ図１
の動作を説明する。制御信号ＳＨが“Ｌ”の区間では、
スイッチ４２，４４がオフ状態、スイッチ４６がオン状
態のため、アナログ入力信号Ｖinがコンデンサ４１に充
電される。スイッチ４６はオン状態のため、コンデンサ
４５に蓄積された電圧がボルテージフォロワ４３に入力
され、その入力が該ボルテージフォロワ４３でインピィ
ーダンス変換され、該コンデンサ４５の蓄積電圧に応じ
た出力信号Ｖout が出力端子４７へ出力される。制御信
号ＳＨが“Ｈ”の区間では、スイッチ４２，４４がオン
状態、スイッチ４６がオフ状態となる。そのため、コン
デンサ４１に充電された電圧がスイッチ４２でサンプリ
ングされ、ボルテージフォロワ４３へ入力される。ボル
テージフォロワ４３では、スイッチ４２からの入力のイ
ンピィーダンス変換を行い、スイッチ４４を介してコン
デンサ４５を充電すると共に、出力信号Ｖout の形で出
力端子４７へ出力する。次に、制御信号ＳＨが“Ｌ”の
区間になると、スイッチ４２，４４がオフ状態、スイッ
チ４６がオン状態となる。そのため、コンデンサ４５に
充電された電圧がスイッチ４６でサンプリングされてボ
ルテージフォロワ４３に入力される。スイッチ４４がオ
フ状態のため、ボルテージフォロワ４３の出力信号Ｖou
t は、直前の状態が保持される。このとき、新たなアナ
ログ入力信号Ｖinによってコンデンサ４１が充電され
る。その後、制御信号ＳＨが“Ｈ”に変化した場合も、
前記と同様の動作を繰り返すことになる。
【０００９】以上のように、本実施例では、１出力端子
当り、１つのボルテージフォロワ４３、３つのスイッチ
４２，４４，４６、及び２つのコンデンサ４１，４５で
サンプルホールド回路が構成されているので、出力端子
４７を多数設けて多出力化を図った場合でも、従来に比
べてＩＣのチップ面積の増大を大幅に軽減することがで
きる。なお、本発明は上記実施例に限定されず、種々の
変形が可能である。例えば、図１のサンプルホールド回
路に他の回路素子を付加することによってサンプルホー
ルド時間の短縮化や、あるいはノイズの除去等を図る回
路構成にすることも可能である。また、上記実施例のサ
ンプルホールド回路を、ＴＦＴを用いた液晶ディスプレ
イのソース側駆動ＩＣ以外の種々の回路に搭載すること
が可能である。
当り、１つのボルテージフォロワ４３、３つのスイッチ
４２，４４，４６、及び２つのコンデンサ４１，４５で
サンプルホールド回路が構成されているので、出力端子
４７を多数設けて多出力化を図った場合でも、従来に比
べてＩＣのチップ面積の増大を大幅に軽減することがで
きる。なお、本発明は上記実施例に限定されず、種々の
変形が可能である。例えば、図１のサンプルホールド回
路に他の回路素子を付加することによってサンプルホー
ルド時間の短縮化や、あるいはノイズの除去等を図る回
路構成にすることも可能である。また、上記実施例のサ
ンプルホールド回路を、ＴＦＴを用いた液晶ディスプレ
イのソース側駆動ＩＣ以外の種々の回路に搭載すること
が可能である。
【００１０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第１，第２のコンデンサ、第１，第２，第３のス
イッチ、及びボルテージフォロワによってサンプルホー
ルド回路を構成したので、１出力端子当りの回路構成が
簡単になる。そのため、出力端子を多数設けて多出力化
を図った場合、従来に比べてＩＣのチップ面積の増大を
軽減することが可能となる。
れば、第１，第２のコンデンサ、第１，第２，第３のス
イッチ、及びボルテージフォロワによってサンプルホー
ルド回路を構成したので、１出力端子当りの回路構成が
簡単になる。そのため、出力端子を多数設けて多出力化
を図った場合、従来に比べてＩＣのチップ面積の増大を
軽減することが可能となる。
【図１】本発明の実施例を示すサンプルホールド回路の
回路図である。
回路図である。
【図２】従来のサンプルホールド回路の回路図である。
【図３】図２のタイミングチャートである。
【図４】図１のタイミングチャートである。
４１，４５ 第１，第２のコンデンサ ４２，４４，４６ 第１，第２，第３のスイッチ ４３ ボルテージフォロワ ４７ 出力端子 ＳＨ 制御信号 Ｖin アナログ入力信号 Ｖout 出力信号
Claims (1)
- 【請求項１】 アナログ入力信号を蓄積する第１のコン
デンサと、 制御信号によりオン，オフ動作して前記第１のコンデン
サの蓄積電荷を出力する第１のスイッチと、 前記第１のスイッチの出力信号をインピィーダンス変換
して出力端子へ出力するボルテージフォロワと、 前記制御信号によりオン，オフ動作して前記ボルテージ
フォロワの出力信号を導通／遮断する第２のスイッチ
と、 前記第２のスイッチの出力信号を蓄積する第２のコンデ
ンサと、 前記制御信号の反転信号によりオン，オフ動作して前記
第２のコンデンサの蓄積電荷を前記ボルテージフォロワ
の入力側へ帰還する第３のスイッチとを、 備えたことを特徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216029A JPH0773691A (ja) | 1993-08-31 | 1993-08-31 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216029A JPH0773691A (ja) | 1993-08-31 | 1993-08-31 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0773691A true JPH0773691A (ja) | 1995-03-17 |
Family
ID=16682184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216029A Withdrawn JPH0773691A (ja) | 1993-08-31 | 1993-08-31 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773691A (ja) |
-
1993
- 1993-08-31 JP JP5216029A patent/JPH0773691A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708007B2 (ja) | サンプル・ホールド回路 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JP2835347B2 (ja) | サンプリンングされたアナログ電流蓄積用回路 | |
| JPS6059389A (ja) | 液晶表示装置の駆動回路 | |
| JPH06232706A (ja) | 比較器 | |
| JPH0773691A (ja) | サンプルホールド回路 | |
| JP3396580B2 (ja) | Ｍｏｓスイッチング回路 | |
| JPH01272312A (ja) | スイッチドキャパシタ回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| CN1019708B (zh) | 取样保持电路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| JPH04295699A (ja) | サンプルホールド回路 | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH0268799A (ja) | サンプル・ホールド回路の制御方法 | |
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| CN100423419C (zh) | 直流电压转换器 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPS61194700A (ja) | サンプルアンドホ−ルド回路 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS6354012A (ja) | スイツチトキヤパシタ差回路 | |
| JPH04204891A (ja) | 液晶表示装置の駆動回路 | |
| JPH09306194A (ja) | サンプル・ホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |