JPH077377A - 有極型リ−プフロッグ・フィルタ - Google Patents
有極型リ−プフロッグ・フィルタInfo
- Publication number
- JPH077377A JPH077377A JP3103514A JP10351491A JPH077377A JP H077377 A JPH077377 A JP H077377A JP 3103514 A JP3103514 A JP 3103514A JP 10351491 A JP10351491 A JP 10351491A JP H077377 A JPH077377 A JP H077377A
- Authority
- JP
- Japan
- Prior art keywords
- differentiator
- filter
- polar
- integrator
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
- H03H11/045—Leapfrog structures
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】有極フィルタを半導体集積回路化できるように
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。入力段および出力段にそれぞれ微分器
が設けられ、前記出力側微分器の前段に第３の微分器が
設けられている。前記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間にあらに他の微分器
が設けられる。これらの微分器を構成する回路と有極回
路網との合計個数が偶数でありかつ前記フイルタの次数
に等しく選定されている。各隣接回路がそれら間にリ−
プフロッグ型負帰還が施されるように接続されでおり、
かつ前記入力段の微分器のみが自己負帰還型に構成され
ている。
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。入力段および出力段にそれぞれ微分器
が設けられ、前記出力側微分器の前段に第３の微分器が
設けられている。前記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間にあらに他の微分器
が設けられる。これらの微分器を構成する回路と有極回
路網との合計個数が偶数でありかつ前記フイルタの次数
に等しく選定されている。各隣接回路がそれら間にリ−
プフロッグ型負帰還が施されるように接続されでおり、
かつ前記入力段の微分器のみが自己負帰還型に構成され
ている。
Description
【０００１】
【産業上の利用分野】本発明はアクティブフィルタとし
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に偶数次ハイパスフィルタとして構成された有極型リ
−プフロッグ・ハイパスフィルタに関するものである。
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に偶数次ハイパスフィルタとして構成された有極型リ
−プフロッグ・ハイパスフィルタに関するものである。
【０００２】
【従来技術】従来、図４Ａに示されているようなパッシ
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキ−回
路、バイカッド回路あるいはＦＤＮＲ(Frequency-Depen
dent Negative Resistance）フィルタを構成して、アク
ティブフィルタを形成するか、これらの回路を単位とし
て所定のフィルタを形成している。フィルタ特性を変え
たい場合には、バイカッド回路等では、抵抗やコンデン
サの定数を変えることによって調整しなければならな
い。また、ＦＤＮＲは、通常数段に接続されており、フ
ィルタ特性を調整するには、それに使用される素子の定
数をすべて変えなければならず、ＦＤＮＲフィルタで
は、フィルタ特性を調整することは困難である。また、
他のフィルタ回路でも、フィルタ特性を調整する場合に
は、可変抵抗器が用いられているものにあっては、混成
集積回路として構成せざるを得ない。あるいはまた、所
定の抵抗値のチップ部品を予め選択してプリント基板に
実装しなければならないため、形状が大きくなる欠点が
ある。勿論、これらのアクティブフィルタは、演算増幅
器、抵抗およびコンデンサで形成されており、半導体集
積回路化が図られているが、可変抵抗器を必要とするも
のや、チップ部品を選択してフィルタ特性を調整するの
もにあっては、上述のようにプリント基板に実装して混
成集積回路としてフィルタを構成しなければならないの
で、モノリシック集積回路化を図ることができないとい
う難点がある。
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキ−回
路、バイカッド回路あるいはＦＤＮＲ(Frequency-Depen
dent Negative Resistance）フィルタを構成して、アク
ティブフィルタを形成するか、これらの回路を単位とし
て所定のフィルタを形成している。フィルタ特性を変え
たい場合には、バイカッド回路等では、抵抗やコンデン
サの定数を変えることによって調整しなければならな
い。また、ＦＤＮＲは、通常数段に接続されており、フ
ィルタ特性を調整するには、それに使用される素子の定
数をすべて変えなければならず、ＦＤＮＲフィルタで
は、フィルタ特性を調整することは困難である。また、
他のフィルタ回路でも、フィルタ特性を調整する場合に
は、可変抵抗器が用いられているものにあっては、混成
集積回路として構成せざるを得ない。あるいはまた、所
定の抵抗値のチップ部品を予め選択してプリント基板に
実装しなければならないため、形状が大きくなる欠点が
ある。勿論、これらのアクティブフィルタは、演算増幅
器、抵抗およびコンデンサで形成されており、半導体集
積回路化が図られているが、可変抵抗器を必要とするも
のや、チップ部品を選択してフィルタ特性を調整するの
もにあっては、上述のようにプリント基板に実装して混
成集積回路としてフィルタを構成しなければならないの
で、モノリシック集積回路化を図ることができないとい
う難点がある。
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零を有する有極型として構成される必要がある
とともに、上述した従来提案されている構成でそれを実
現しようとすると、部品点数が多く回路構成が複雑とな
る欠点がある。また、プリント基板に多数の部品が実装
された混成集積回路にあっては形状も大きく、フィルタ
特性の調整も困難なものが多い欠点がある。本発明は、
リ−プフロッグ・シミュレ−ション技法に着目し（1985
年3月25日株式会社産業報知センタ−発行「アナログフ
ィルタの設計」（M. E. VAN VALKENBURG著、柳沢健監訳
・金井元他訳を参照されたい）、この技法を用いて、こ
のような問題を完全に克服した有極型のリ−プフロッグ
・フィルタを提供することを目的とする。
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零を有する有極型として構成される必要がある
とともに、上述した従来提案されている構成でそれを実
現しようとすると、部品点数が多く回路構成が複雑とな
る欠点がある。また、プリント基板に多数の部品が実装
された混成集積回路にあっては形状も大きく、フィルタ
特性の調整も困難なものが多い欠点がある。本発明は、
リ−プフロッグ・シミュレ−ション技法に着目し（1985
年3月25日株式会社産業報知センタ−発行「アナログフ
ィルタの設計」（M. E. VAN VALKENBURG著、柳沢健監訳
・金井元他訳を参照されたい）、この技法を用いて、こ
のような問題を完全に克服した有極型のリ−プフロッグ
・フィルタを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述のよう
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２− 号に開示された発明を基礎とするも
のである。図１は上記特許出願に係る発明の１つの実施
例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成す
る過程について説明するためのブロック図、そして図３
はこの有極回路網の周波数特性を示す図である。これら
の図に示された事項は本発明においてその構成要素とし
て用いられる。従って、まずこれらの事項について図１
〜３を参照して説明する。
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２− 号に開示された発明を基礎とするも
のである。図１は上記特許出願に係る発明の１つの実施
例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成す
る過程について説明するためのブロック図、そして図３
はこの有極回路網の周波数特性を示す図である。これら
の図に示された事項は本発明においてその構成要素とし
て用いられる。従って、まずこれらの事項について図１
〜３を参照して説明する。
【０００５】図１において、入力端子１は、略無限大の
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
【０００６】以上の説明からわかるように、図１の回路
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
【０００７】図１の有極回路網は、図３に示されている
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
【０００８】図２Ｄのブロック図は図１の有極回路網に
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
【数１】
【０００９】図２Ａは基本帰還系と呼ばれる負帰還回路
のブロック図であって、加算器３とブロック４、５から
構成されている。図２Ｂは図２Ａのブロック４、５に対
応するブロック７、８に、夫々所定の伝達関数を有する
積分器を用いて構成したブロック図を示している。また
図２Ｃのブロック１４は図２Ａのブロック４、５に対応
するブロック１０、１４に、夫々無限大の利得を有する
演算増幅器と所定の伝達関数を有するブロックで構成し
ている。図２Ｄは、図２Ｂと図２Ｃのブロック図から構
成された上記有極回路網のブロック図を示している。図
２Ｄのブロックから図１の有極回路網が直接変換によっ
て得られる。
のブロック図であって、加算器３とブロック４、５から
構成されている。図２Ｂは図２Ａのブロック４、５に対
応するブロック７、８に、夫々所定の伝達関数を有する
積分器を用いて構成したブロック図を示している。また
図２Ｃのブロック１４は図２Ａのブロック４、５に対応
するブロック１０、１４に、夫々無限大の利得を有する
演算増幅器と所定の伝達関数を有するブロックで構成し
ている。図２Ｄは、図２Ｂと図２Ｃのブロック図から構
成された上記有極回路網のブロック図を示している。図
２Ｄのブロックから図１の有極回路網が直接変換によっ
て得られる。
【００１０】ここで、数１の伝達関数を求めておく。図
２Ａの伝達関数は、一般的な負帰還回路のブロックであ
るので、数２のように表わされる。但し、αはブロック
４の変数であり、βはブロック５の変数である。
２Ａの伝達関数は、一般的な負帰還回路のブロックであ
るので、数２のように表わされる。但し、αはブロック
４の変数であり、βはブロック５の変数である。
【数２】
【００１１】従って、数２から図２Ａのブロック図の伝
達関数は、数３で表わされる。
達関数は、数３で表わされる。
【数３】
【００１２】図２Ａのブロック図において、ブロック
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
【数４】
【００１３】すると図２Ａのブロック図は、図２Ｂのよ
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
【数５】
【００１４】また、図２Ａのブロック図において、ブロ
ック４、５の変数α、βを数６のように置き換える。
ック４、５の変数α、βを数６のように置き換える。
【数６】
【００１５】そのブロック図は図２Ｃに示すようなブロ
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
【数７】
【００１６】即ち、数７の結果から図２Ｃのブロック図
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
【００１７】ここで、図２Ｃのブロック１４の伝達関数
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
【００１８】従って、図２Ｂと図２Ｃのブロック図を組
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
【００１９】本発明によれば、以上図１〜図３に関して
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記出力側微分器の前段に第３の微分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の微分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリ−プフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側微分器以外の微分器がす
べて自己負帰還型に構成されている有極型リ−プフロッ
グ・フィルタが提供される。
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記出力側微分器の前段に第３の微分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の微分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリ−プフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側微分器以外の微分器がす
べて自己負帰還型に構成されている有極型リ−プフロッ
グ・フィルタが提供される。
【００２０】
【実施例】図４Ａは従来から用いられている偶数次パッ
シブＨＰＦ（ハイパスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリ−プフロッグ・シミュレ−ション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リ−プフロッグ・フィルタが図６に
示されている。
シブＨＰＦ（ハイパスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリ−プフロッグ・シミュレ−ション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リ−プフロッグ・フィルタが図６に
示されている。
【００２１】以下において、図４Ａのパッシブフィルタ
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
【００２２】まず図４Ａのパッシブフィルタを構成する
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。このスケ−リング後の抵
抗、コンデンサおよびコイルの素子値をそれぞれR'''、
C'''およびL'''とすると、これらは数８で与えられる。
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。このスケ−リング後の抵
抗、コンデンサおよびコイルの素子値をそれぞれR'''、
C'''およびL'''とすると、これらは数８で与えられる。
【数８】
【００２３】図４Ｂのブロック図からアドミタンスＹと
インピ−ダンスＺは数９のように表される。
インピ−ダンスＺは数９のように表される。
【数９】
【００２４】図４Ｂにおいて、アドミタンスとインピ−
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
【数１０】
【００２５】ここで、冒頭で引用した「アナログフィル
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
【００２６】図５Ａの各ブロックに数８の式を代入する
と、図５Ｂとなる。ここで、上述したように図２Ｃを図
２Ｄに書換えることができることを想起して、その関係
を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換え
ることができる。
と、図５Ｂとなる。ここで、上述したように図２Ｃを図
２Ｄに書換えることができることを想起して、その関係
を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換え
ることができる。
【００２７】さらにまた、上述した図２Ｄのブロックか
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２３は微分器であり、ブロック２１は有極回
路網である。この図６の回路が図４Ａと等価な本発明の
この実施例による奇数次の有極型リ−プフロッグ・フィ
ルタである。図６において、１２および１３で示されて
いる回路は図１において１２および１３で示された積分
器および微分器に対応するものであり、従ってこれらの
積分器１２と微分器１３よりなる回路２１は図１につい
て上述した有極回路網に対応するものであることは容易
に明らかであろう。また、図６において、Ｇ1、Ｇi+1、
Ｇnはそれぞれ可変コンダクタンス増幅器であり、それ
らの出力端子にＣ1、ＣI+1、Ｌnが接続されて微分回路
を構成し、演算増幅器Ｅ1、Ｅi、Ｅnとともに微分器２
０、２２、２３を構成している。これらは微分器１３に
対応した微分器であり、入力段の微分器２０のみが自己
負帰還型に構成されている。さらに、出力段の微分器２
３から前段の微分器２２に、その微分器２２から前段の
有極回路網２１に、そしてその有極回路網２１から入力
段の微分器２０にそれぞれリ−プフロッグ様式で負帰還
が施されている。なお、この場合、積分器と有極回路網
の個数の和は偶数でありかつこのフィルタの次数に等し
く、点線で接続された有極回路網２１と微分器２２の組
合せを直列に追加することにより、高次の有極型リ−プ
フロッグ・フィルタを形成することができる。
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２３は微分器であり、ブロック２１は有極回
路網である。この図６の回路が図４Ａと等価な本発明の
この実施例による奇数次の有極型リ−プフロッグ・フィ
ルタである。図６において、１２および１３で示されて
いる回路は図１において１２および１３で示された積分
器および微分器に対応するものであり、従ってこれらの
積分器１２と微分器１３よりなる回路２１は図１につい
て上述した有極回路網に対応するものであることは容易
に明らかであろう。また、図６において、Ｇ1、Ｇi+1、
Ｇnはそれぞれ可変コンダクタンス増幅器であり、それ
らの出力端子にＣ1、ＣI+1、Ｌnが接続されて微分回路
を構成し、演算増幅器Ｅ1、Ｅi、Ｅnとともに微分器２
０、２２、２３を構成している。これらは微分器１３に
対応した微分器であり、入力段の微分器２０のみが自己
負帰還型に構成されている。さらに、出力段の微分器２
３から前段の微分器２２に、その微分器２２から前段の
有極回路網２１に、そしてその有極回路網２１から入力
段の微分器２０にそれぞれリ−プフロッグ様式で負帰還
が施されている。なお、この場合、積分器と有極回路網
の個数の和は偶数でありかつこのフィルタの次数に等し
く、点線で接続された有極回路網２１と微分器２２の組
合せを直列に追加することにより、高次の有極型リ−プ
フロッグ・フィルタを形成することができる。
【００２８】図７は図６の有極リ−プフロッグ・フィル
タの周波数特性を示しており、積分器を構成する可変コ
ンダクタンス増幅器のトランジスタ差動対に流されてい
る作動電流を可変することによって、その増幅器の相互
コンダクタンスgmが変動して、通過周波数帯域が調整さ
れる。それらの相互コンダクタンスgmが例えば１、0.
5、2mS（ジ−メンスまたはモ−）と可変されると、
（イ）、（ロ）、（ハ）と通過周波数帯域が変動する。
このようにして、周波数特性の調整を行なうことができ
る。
タの周波数特性を示しており、積分器を構成する可変コ
ンダクタンス増幅器のトランジスタ差動対に流されてい
る作動電流を可変することによって、その増幅器の相互
コンダクタンスgmが変動して、通過周波数帯域が調整さ
れる。それらの相互コンダクタンスgmが例えば１、0.
5、2mS（ジ−メンスまたはモ−）と可変されると、
（イ）、（ロ）、（ハ）と通過周波数帯域が変動する。
このようにして、周波数特性の調整を行なうことができ
る。
【図１】本発明の有極型リ−プフロッグ・フィルタの構
成要素として使用される有極回路網の一例を示す回路
図。
成要素として使用される有極回路網の一例を示す回路
図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図であ
る。
る。
【図４Ａ】偶数次のパッシブ・ハイパスフィルタの一例
を示す図である。
を示す図である。
【図４Ｂ】図４Ａをアドミタンスとインピ−ダンスで表
した図である。
した図である。
【図５Ａ】図４Ａをリ−プフロッグ・シミュレ−ション
技法に従って展開したシグナルフロ−を示す図である。
技法に従って展開したシグナルフロ−を示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた
本発明による有極型リ−プフロッグ・フィルタの実施例
を示す回路図である。
本発明による有極型リ−プフロッグ・フィルタの実施例
を示す回路図である。
【図７】図６に示された本発明の実施例の周波数特性の
傾向を示す図である。
傾向を示す図である。
１２ 積分器 １３ 微分器 ２１ 有極回路網 ２０、２２、２３ 微分器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年５月２４日
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブフィルタとし
て構成し得る有極型リープフロッグ・フィルタに関し、
特に偶数次ハイパスフィルタとして構成された有極型リ
ープフロッグ・ハイパスフィルタに関するものである。
て構成し得る有極型リープフロッグ・フィルタに関し、
特に偶数次ハイパスフィルタとして構成された有極型リ
ープフロッグ・ハイパスフィルタに関するものである。
【０００２】
【従来技術】従来、図４Ａに示されているようなパッシ
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキー回
路、バイカッド回路あるいはＦＤＮＲ（Ｆｒｅｑｕｅｎ
ｃｙ−Ｄｅｐｅｎｄｅｎｔ ＮｅｇａｔｉｖｅＲｅｓｉ
ｓｔａｎｃｅ）フィルタを構成して、アクティブフィル
タを形成するか、これらの回路を単位として所定のフィ
ルタを形成している。フィルタ特性を変えたい場合に
は、バイカッド回路等では、抵抗やコンデンサの定数を
変えることによって調整しなければならない。また、Ｆ
ＤＮＲは、通常数段に接続されており、フィルタ特性を
調整するには、それに使用される素子の定数をすべて変
えなければならず、ＦＤＮＲフィルタでは、フィルタ特
性を調整することは困難である。また、他のフィルタ回
路でも、フィルタ特性を調整する場合には、可変抵抗器
が用いられているものにあっては、混成集積回路として
構成せざるを得ない。あるいはまた、所定の抵抗値のチ
ップ部品を予め選択してプリント基板に実装しなければ
ならないため、形状が大きくなる欠点がある。勿論、こ
れらのアクティブフィルタは、演算増幅器、抵抗および
コンデンサで形成されており、半導体集積回路化が図ら
れているが、可変抵抗器を必要とするものや、チップ部
品を選択してフィルタ特性を調整するものにあっては、
上述のようにプリント基板に実装して混成集積回路とし
てフィルタを構成しなければならないので、モノリシッ
ク集積回路化を図ることができないという難点がある。
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキー回
路、バイカッド回路あるいはＦＤＮＲ（Ｆｒｅｑｕｅｎ
ｃｙ−Ｄｅｐｅｎｄｅｎｔ ＮｅｇａｔｉｖｅＲｅｓｉ
ｓｔａｎｃｅ）フィルタを構成して、アクティブフィル
タを形成するか、これらの回路を単位として所定のフィ
ルタを形成している。フィルタ特性を変えたい場合に
は、バイカッド回路等では、抵抗やコンデンサの定数を
変えることによって調整しなければならない。また、Ｆ
ＤＮＲは、通常数段に接続されており、フィルタ特性を
調整するには、それに使用される素子の定数をすべて変
えなければならず、ＦＤＮＲフィルタでは、フィルタ特
性を調整することは困難である。また、他のフィルタ回
路でも、フィルタ特性を調整する場合には、可変抵抗器
が用いられているものにあっては、混成集積回路として
構成せざるを得ない。あるいはまた、所定の抵抗値のチ
ップ部品を予め選択してプリント基板に実装しなければ
ならないため、形状が大きくなる欠点がある。勿論、こ
れらのアクティブフィルタは、演算増幅器、抵抗および
コンデンサで形成されており、半導体集積回路化が図ら
れているが、可変抵抗器を必要とするものや、チップ部
品を選択してフィルタ特性を調整するものにあっては、
上述のようにプリント基板に実装して混成集積回路とし
てフィルタを構成しなければならないので、モノリシッ
ク集積回路化を図ることができないという難点がある。
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零を有する有極型として構成される必要がある
とともに、上述した従来提案されている構成でそれを実
現しようとすると、部品点数が多く回路構成が複雑とな
る欠点がある。また、プリント基板に多数の部品が実装
された混成集積回路にあっては形状も大きく、フィルタ
特性の調整も困難なものが多い欠点がある。本発明は、
リープフロッグ・シミュレーション技法に着目し（１９
８５年３月２５日株式会社産業報知センター発行「アナ
ログフィルタの設計」（Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮ
ＢＵＲＧ著、柳沢健監訳・金井元他訳を参照された
い）、この技法を用いて、このような問題を完全に克服
した有極型のリープフロッグ・フィルタを提供すること
を目的とする。
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零を有する有極型として構成される必要がある
とともに、上述した従来提案されている構成でそれを実
現しようとすると、部品点数が多く回路構成が複雑とな
る欠点がある。また、プリント基板に多数の部品が実装
された混成集積回路にあっては形状も大きく、フィルタ
特性の調整も困難なものが多い欠点がある。本発明は、
リープフロッグ・シミュレーション技法に着目し（１９
８５年３月２５日株式会社産業報知センター発行「アナ
ログフィルタの設計」（Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮ
ＢＵＲＧ著、柳沢健監訳・金井元他訳を参照された
い）、この技法を用いて、このような問題を完全に克服
した有極型のリープフロッグ・フィルタを提供すること
を目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述のよう
に、リープフロッグ・シミュレーション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２−３３３１６６号に開示された発明を基礎とする
ものである。図１は上記特許出願に係る発明の１つの実
施例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成
する過程について説明するためのブロック図、そして図
３はこの有極回路網の周波数特性を示す図である。これ
らの図に示された事項は本発明においてその構成要素と
して用いられる。従って、まずこれらの事項について図
１〜３を参照して説明する。
に、リープフロッグ・シミュレーション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２−３３３１６６号に開示された発明を基礎とする
ものである。図１は上記特許出願に係る発明の１つの実
施例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成
する過程について説明するためのブロック図、そして図
３はこの有極回路網の周波数特性を示す図である。これ
らの図に示された事項は本発明においてその構成要素と
して用いられる。従って、まずこれらの事項について図
１〜３を参照して説明する。
【０００５】図１において、入力端子１は、略無限大の
利得をもつ演算増幅器Ａ１の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ１の出
力端子は可変コンダクタンス増幅器Ａ２の正相入力端子
に接続され、その出力端子はコンデンサＣ１が接続され
て演算増幅器Ａ１の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ２は、コンデンサＣ１とによ
って積分器１１を構成し、演算増幅器Ａ１は、積分器１
１によって負帰還が掛るようになされて、演算増幅器Ａ
１は、積分器１１とによって微分器１３を形成してい
る。また、可変コンダクタンス増幅器Ａ２の出力端子
は、可変コンダクタンス増幅器Ａ３の正相入力端子に接
続され、可変コンダクタンス増幅器Ａ３の出力端子にコ
ンデンサＣ２が接続されるとともに、可変コンダクタン
ス増幅器Ａ２の逆相入力端子に接続されている。可変コ
ンダクタンス増幅器Ａ３とコンデンサＣ２とによって積
分器１２を形成している。可変コンダクタンス増幅器Ａ
３の逆相入力端子は接地されている。
利得をもつ演算増幅器Ａ１の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ１の出
力端子は可変コンダクタンス増幅器Ａ２の正相入力端子
に接続され、その出力端子はコンデンサＣ１が接続され
て演算増幅器Ａ１の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ２は、コンデンサＣ１とによ
って積分器１１を構成し、演算増幅器Ａ１は、積分器１
１によって負帰還が掛るようになされて、演算増幅器Ａ
１は、積分器１１とによって微分器１３を形成してい
る。また、可変コンダクタンス増幅器Ａ２の出力端子
は、可変コンダクタンス増幅器Ａ３の正相入力端子に接
続され、可変コンダクタンス増幅器Ａ３の出力端子にコ
ンデンサＣ２が接続されるとともに、可変コンダクタン
ス増幅器Ａ２の逆相入力端子に接続されている。可変コ
ンダクタンス増幅器Ａ３とコンデンサＣ２とによって積
分器１２を形成している。可変コンダクタンス増幅器Ａ
３の逆相入力端子は接地されている。
【０００６】以上の説明からわかるように、図１の回路
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
【０００７】図１の有極回路網は、図３に示されている
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ１、Ａ２の夫々の相互コンダクタンスｇｍ１、ｇｍ２
を設定するべく動作電流を調整することによって減衰極
の移動ができる。例えば、積分器１２を形成する可変コ
ンダクタンス増幅器Ａ３の動作電流を調整することで、
周波数ｆ０にあるＰ１をｆ１にあるＰ２に移動させるこ
とができる。また、積分器１１、１２を構成する可変コ
ンダクタンス増幅器Ａ２、Ａ３の動作電流を同時に同一
方向に調整することで、所定の周波数ｆ０で減衰極を移
動させることなく、減衰量のみを変動させることができ
る。
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ１、Ａ２の夫々の相互コンダクタンスｇｍ１、ｇｍ２
を設定するべく動作電流を調整することによって減衰極
の移動ができる。例えば、積分器１２を形成する可変コ
ンダクタンス増幅器Ａ３の動作電流を調整することで、
周波数ｆ０にあるＰ１をｆ１にあるＰ２に移動させるこ
とができる。また、積分器１１、１２を構成する可変コ
ンダクタンス増幅器Ａ２、Ａ３の動作電流を同時に同一
方向に調整することで、所定の周波数ｆ０で減衰極を移
動させることなく、減衰量のみを変動させることができ
る。
【０００８】図２Ｄのブロック図は図１の有極回路網に
対応するものであり、従って図２Ｄのブロックから図１
の有極回路網が直接変換されて形成され得るものである
ことについて説明しておく。上述のように図１の有極回
路網は積分器１２と微分器１３とを組合せた負帰還回路
であるから、伝達関数は積分器１２と微分器１３の伝達
関数を加算したものとなる。即ち、微分器の伝達関数を
ｓＣ１／ｇｍ１、積分器の伝達関数をｇｍ２／ｓＣ２と
すると、図１の伝達関数は下記の数１のように表わされ
る。但し、Ｖ１は入力電圧、Ｖ２は出力電圧、ｇｍ１、
ｇｍ２は夫々可変コンダクタンス増幅器Ａ１、Ａ２の相
互コンダクタンスである。
対応するものであり、従って図２Ｄのブロックから図１
の有極回路網が直接変換されて形成され得るものである
ことについて説明しておく。上述のように図１の有極回
路網は積分器１２と微分器１３とを組合せた負帰還回路
であるから、伝達関数は積分器１２と微分器１３の伝達
関数を加算したものとなる。即ち、微分器の伝達関数を
ｓＣ１／ｇｍ１、積分器の伝達関数をｇｍ２／ｓＣ２と
すると、図１の伝達関数は下記の数１のように表わされ
る。但し、Ｖ１は入力電圧、Ｖ２は出力電圧、ｇｍ１、
ｇｍ２は夫々可変コンダクタンス増幅器Ａ１、Ａ２の相
互コンダクタンスである。
【数１】
【０００９】図２Ａは基本帰還系と呼ばれる負帰還回路
のブロック図であって、加算器３とブロック４、５から
構成されている。図２Ｂは図２Ａのブロック４、５に対
応するブロック７、８に、夫々所定の伝達関数を有する
積分器を用いて構成したブロック図を示している。また
図２Ｃのブロック１４は図２Ａのブロック４、５に対応
するブロック１０、１４に、夫々無限大の利得を有する
演算増幅器と所定の伝達関数を有するブロックで構成し
ている。図２Ｄは、図２Ｂと図２Ｃのブロック図から構
成された上記有極回路網のブロック図を示している。図
２Ｄのブロックから図１の有極回路網が直接変換によっ
て得られる。
のブロック図であって、加算器３とブロック４、５から
構成されている。図２Ｂは図２Ａのブロック４、５に対
応するブロック７、８に、夫々所定の伝達関数を有する
積分器を用いて構成したブロック図を示している。また
図２Ｃのブロック１４は図２Ａのブロック４、５に対応
するブロック１０、１４に、夫々無限大の利得を有する
演算増幅器と所定の伝達関数を有するブロックで構成し
ている。図２Ｄは、図２Ｂと図２Ｃのブロック図から構
成された上記有極回路網のブロック図を示している。図
２Ｄのブロックから図１の有極回路網が直接変換によっ
て得られる。
【００１０】ここで、数１の伝達関数を求めておく。図
２Ａの伝達関数は、一般的な負帰還回路のブロックであ
るので、数２のように表わされる。但し、αはブロック
４の変数であり、βはブロック５の変数である。
２Ａの伝達関数は、一般的な負帰還回路のブロックであ
るので、数２のように表わされる。但し、αはブロック
４の変数であり、βはブロック５の変数である。
【数２】
【００１１】従って、数２から図２Ａのブロック図の伝
達関数は、数３で表わされる。
達関数は、数３で表わされる。
【数３】
【００１２】図２Ａのブロック図において、ブロック
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
【数４】
【００１３】すると図２Ａのブロック図は、図２Ｂのよ
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
【数５】
【００１４】また、図２Ａのブロック図において、ブロ
ック４、５の変数α、βを数６のように置き換える。
ック４、５の変数α、βを数６のように置き換える。
【数６】
【００１５】そのブロック図は図２Ｃに示すようなブロ
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
【数７】
【００１６】即ち、数７の結果から図２Ｃのブロック図
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
【００１７】ここで、図２Ｃのブロック１４の伝達関数
は、［１／（ｓＣ１／ｇｍ１＋ｇｍ２／ｓＣ２）］であ
るので、そのブロックは、数５で示した伝達関数と同じ
である。
は、［１／（ｓＣ１／ｇｍ１＋ｇｍ２／ｓＣ２）］であ
るので、そのブロックは、数５で示した伝達関数と同じ
である。
【００１８】従って、図２Ｂと図２Ｃのブロック図を組
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
【００１９】本発明によれば、以上図１〜図３に関して
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記出力側微分器の前段に第３の微分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の微分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリープフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側微分器以外の微分器がす
べて自己負帰還型に構成されている有極型リープフロッ
グ・フィルタが提供される。
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記出力側微分器の前段に第３の微分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の微分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリープフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側微分器以外の微分器がす
べて自己負帰還型に構成されている有極型リープフロッ
グ・フィルタが提供される。
【００２０】
【実施例】図４Ａは従来から用いられている偶数次パッ
シブＨＰＦ（ハイパスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリープフロッグ・シミュレーション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リープフロッグ・フィルタが図６に
示されている。
シブＨＰＦ（ハイパスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリープフロッグ・シミュレーション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リープフロッグ・フィルタが図６に
示されている。
【００２１】以下において、図４Ａのパッシブフィルタ
と等価な図６のアクティブフィルタをリープフロッグの
手法を用いて設計する過程について説明する。
と等価な図６のアクティブフィルタをリープフロッグの
手法を用いて設計する過程について説明する。
【００２２】まず図４Ａのパッシブフィルタを構成する
抵抗、コンデンサおよびコイルをＲ’、Ｃ’およびＬ’
とし、抵抗を１に、遮断周波数ω０をｌ ｒａｄ／ｓｅ
ｃにスケーリングした抵抗、コンデンサおよびコイルを
Ｒ”、Ｃ”およびＬ”とし、そしてコイルをコンデンサ
と同一視し、Ｒ”が１Ω、遮断周波数がもとの値になる
ように再度、素子値および周波数をスケーリングする。
このスケーリング後の抵抗、コンデンサおよびコイルの
素子値をそれぞれＲ’’’、Ｃ’’’およびＬ’’’と
すると、これらは数８で与えられる。
抵抗、コンデンサおよびコイルをＲ’、Ｃ’およびＬ’
とし、抵抗を１に、遮断周波数ω０をｌ ｒａｄ／ｓｅ
ｃにスケーリングした抵抗、コンデンサおよびコイルを
Ｒ”、Ｃ”およびＬ”とし、そしてコイルをコンデンサ
と同一視し、Ｒ”が１Ω、遮断周波数がもとの値になる
ように再度、素子値および周波数をスケーリングする。
このスケーリング後の抵抗、コンデンサおよびコイルの
素子値をそれぞれＲ’’’、Ｃ’’’およびＬ’’’と
すると、これらは数８で与えられる。
【数８】
【００２３】図４Ｂのブロック図からアドミタンスＹと
インピーダンスＺは数９のように表される。
インピーダンスＺは数９のように表される。
【数９】
【００２４】図４Ｂにおいて、アドミタンスとインピー
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
【数１０】
【００２５】ここで、冒頭で引用した「アナログフィル
タの設計」に開示されているリープフロッグ・シミュレ
ーション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフローに展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
タの設計」に開示されているリープフロッグ・シミュレ
ーション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフローに展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
【００２６】図５Ａの各ブロックに数８の式を代入する
と、図５Ｂとなる。ここで、上述したように図２Ｃを図
２Ｄに書換えることができることを想起して、その関係
を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換え
ることができる。
と、図５Ｂとなる。ここで、上述したように図２Ｃを図
２Ｄに書換えることができることを想起して、その関係
を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換え
ることができる。
【００２７】さらにまた、上述した図２Ｄのブロックか
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２３は微分器であり、ブロック２１は有極回
路網である。この図６の回路が図４Ａと等価な本発明の
この実施例による奇数次の有極型リープフロッグ・フィ
ルタである。図６において、１２および１３で示されて
いる回路は図１において１２および１３で示された積分
器および微分器に対応するものであり、従ってこれらの
積分器１２と微分器１３よりなる回路２１は図１につい
て上述した有極回路網に対応するものであることは容易
に明らかであろう。また、図６において、Ｇ１、Ｇ
ｉ＋１、Ｇｎはそれぞれ可変コンダクタンス増幅器であ
り、それらの出力端子にＣ１、ＣＩ＋１、Ｌｎが接続さ
れて微分回路を構成し、演算増幅器Ｅ１、Ｅｉ、Ｅｎと
ともに微分器２０、２２、２３を構成している。これら
は微分器１３に対応した微分器であり、入力段の微分器
２０のみが自己負帰還型に構成されている。さらに、出
力段の微分器２３から前段の微分器２２に、その微分器
２２から前段の有極回路網２１に、そしてその有極回路
網２１から入力段の微分器２０にそれぞれリープフロッ
グ様式で負帰還が施されている。なお、この場合、積分
器と有極回路網の個数の和は偶数でありかつこのフィル
タの次数に等しく、点線で接続された有極回路網２１と
微分器２２の組合せを直列に追加することにより、高次
の有極型リープフロッグ・フィルタを形成することがで
きる。
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２３は微分器であり、ブロック２１は有極回
路網である。この図６の回路が図４Ａと等価な本発明の
この実施例による奇数次の有極型リープフロッグ・フィ
ルタである。図６において、１２および１３で示されて
いる回路は図１において１２および１３で示された積分
器および微分器に対応するものであり、従ってこれらの
積分器１２と微分器１３よりなる回路２１は図１につい
て上述した有極回路網に対応するものであることは容易
に明らかであろう。また、図６において、Ｇ１、Ｇ
ｉ＋１、Ｇｎはそれぞれ可変コンダクタンス増幅器であ
り、それらの出力端子にＣ１、ＣＩ＋１、Ｌｎが接続さ
れて微分回路を構成し、演算増幅器Ｅ１、Ｅｉ、Ｅｎと
ともに微分器２０、２２、２３を構成している。これら
は微分器１３に対応した微分器であり、入力段の微分器
２０のみが自己負帰還型に構成されている。さらに、出
力段の微分器２３から前段の微分器２２に、その微分器
２２から前段の有極回路網２１に、そしてその有極回路
網２１から入力段の微分器２０にそれぞれリープフロッ
グ様式で負帰還が施されている。なお、この場合、積分
器と有極回路網の個数の和は偶数でありかつこのフィル
タの次数に等しく、点線で接続された有極回路網２１と
微分器２２の組合せを直列に追加することにより、高次
の有極型リープフロッグ・フィルタを形成することがで
きる。
【００２８】図７は図６の有極リープフロッグ・フィル
タの周波数特性を示しており、積分器を構成する可変コ
ンダクタンス増幅器のトランジスタ差動対に流されてい
る作動電流を可変することによって、その増幅器の相互
コンダクタンスｇｍが変動して、通過周波数帯域が調整
される。それらの相互コンダクタンスｇｍが例えば１、
０．５、２ｍＳ（ジーメンスまたはモー）と可変される
と、（イ）、（ロ）、（ハ）と通過周波数帯域が変動す
る。このようにして、周波数特性の調整を行なうことが
できる。
タの周波数特性を示しており、積分器を構成する可変コ
ンダクタンス増幅器のトランジスタ差動対に流されてい
る作動電流を可変することによって、その増幅器の相互
コンダクタンスｇｍが変動して、通過周波数帯域が調整
される。それらの相互コンダクタンスｇｍが例えば１、
０．５、２ｍＳ（ジーメンスまたはモー）と可変される
と、（イ）、（ロ）、（ハ）と通過周波数帯域が変動す
る。このようにして、周波数特性の調整を行なうことが
できる。
【００２９】
【効果】本発明の有極型リープフロッグ・フィルタによ
れば、偶数次の連立チエビシェフ型アクティブ・フィル
タを極めて容易に形成できる極めて効果的なものであ
り、しかも、高次のフィルタを容易に形成しうる利点が
ある。また、このようなフィルタの構成要素が積分器に
よって負帰還が掛かった演算増幅器からなる微分器を主
としており、半導体集積回路化が極めて容易であり、従
って、部品点数を少なくすることが可能であり、かつ形
状を小型にすることができる。
れば、偶数次の連立チエビシェフ型アクティブ・フィル
タを極めて容易に形成できる極めて効果的なものであ
り、しかも、高次のフィルタを容易に形成しうる利点が
ある。また、このようなフィルタの構成要素が積分器に
よって負帰還が掛かった演算増幅器からなる微分器を主
としており、半導体集積回路化が極めて容易であり、従
って、部品点数を少なくすることが可能であり、かつ形
状を小型にすることができる。
【００３０】一方、本発明の有極型リープフロッグ・フ
ィルタは、主に可変コンダクタンス増幅器からなる積分
器を構成要素とする微分器によって構成されており、フ
ィルタ特性は、これらの可変コンダクタンス増幅器のト
ランジスタ差動対に供給される電流を調整することによ
って、その内部抵抗が可変されることにより、極めて容
易に通過帯域幅の調整ができる利点がある。 ─────────────────────────────────────────────────────
ィルタは、主に可変コンダクタンス増幅器からなる積分
器を構成要素とする微分器によって構成されており、フ
ィルタ特性は、これらの可変コンダクタンス増幅器のト
ランジスタ差動対に供給される電流を調整することによ
って、その内部抵抗が可変されることにより、極めて容
易に通過帯域幅の調整ができる利点がある。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の有極型リープフロッグ・フィルタの構
成要素として使用される有極回路網の一例を示す回路
図。
成要素として使用される有極回路網の一例を示す回路
図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図であ
る。
る。
【図４Ａ】偶数次のパッシブ・ハイパスフィルタの一例
を示す図である。
を示す図である。
【図４Ｂ】図４Ａをアドミタンスとインピーダンスで表
した図である。
した図である。
【図５Ａ】図４Ａをリープフロッグ・シミュレーション
技法に従って展開したシグナルフローを示す図である。
技法に従って展開したシグナルフローを示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図５Ｃ】図５Ｂを書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた
本発明による有極型リープフロッグ・フィルタの実施例
を示す回路図である。
本発明による有極型リープフロッグ・フィルタの実施例
を示す回路図である。
【図７】図６に示された本発明の実施例の周波数特性の
傾向を示す図である。
傾向を示す図である。
フロントページの続き (72)発明者 深井 功 埼玉県入間郡鶴ケ島町大字五味ヶ谷18番地 東光株式会社埼玉事業所内
Claims (1)
- 【請求項１】入出力端子を有する演算増幅器と、この演
算増幅器に負帰還をかける第１のコンデンサと第１の可
変コンダクタンス増幅器からなる第１の積分器とで構成
された微分器と、前記第１の積分器に負帰還をかける第
２のコンデンサと第２の可変コンダクタンス増幅器から
なる第２の積分器とで構成された有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器が
設けられ、前記出力側微分器の前段に第３の微分器が設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にあらに他の微分器が設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリ−プフロッグ型負帰還が施されるように接
続されており、かつ前記出力側微分器以外の微分器がす
べて自己負帰還型に構成されている有極型リ−プフロッ
グ・フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103514A JP2520056B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
| US07/863,413 US5298813A (en) | 1991-04-10 | 1992-04-03 | Polar leapfrog filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103514A JP2520056B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077377A true JPH077377A (ja) | 1995-01-10 |
| JP2520056B2 JP2520056B2 (ja) | 1996-07-31 |
Family
ID=14356067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103514A Expired - Fee Related JP2520056B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5298813A (ja) |
| JP (1) | JP2520056B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002299A (en) * | 1997-06-10 | 1999-12-14 | Cirrus Logic, Inc. | High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability |
| US6466091B1 (en) | 2000-10-02 | 2002-10-15 | Cirrus Logic, Inc. | High order multi-path operational amplifier with reduced input referred offset |
| US6307430B1 (en) | 2000-10-02 | 2001-10-23 | Cirrus Logic, Inc. | Noise reduction technique in chopper stabilized amplifier |
| US6515540B1 (en) | 2001-12-10 | 2003-02-04 | Cirrus Logic, Inc. | High order multi-path operational amplifier with output saturation recovery |
| CN101986236B (zh) * | 2010-10-27 | 2014-04-30 | 华为技术有限公司 | 稳压器的频率补偿电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634246B2 (ja) * | 1990-10-11 | 1994-05-02 | 東光株式会社 | 時定数可変形の微分器 |
| JPH063862B2 (ja) * | 1990-11-29 | 1994-01-12 | 東光株式会社 | アクティブ・フィルタ回路 |
| JP2520055B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
-
1991
- 1991-04-10 JP JP3103514A patent/JP2520056B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-03 US US07/863,413 patent/US5298813A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5298813A (en) | 1994-03-29 |
| JP2520056B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2520056B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Biolek et al. | Single-CDTA (current differencing transconductance amplifier) current-mode biquad revisited | |
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2539300B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPS63232705A (ja) | 集積能動電子フィルタ | |
| Tangsrirat | Cascadable Current-Controlled Current-Mode Universal Filters Using CDTAs and Grounded Capacitors. | |
| Minaei et al. | New realizations of current-mode and voltage-mode multifunction filters without external passive elements | |
| JPS6376515A (ja) | 遅延回路 | |
| JPS6362133B2 (ja) | ||
| JPH01170123A (ja) | ▲√ｆ▼自動利得制御増幅器 | |
| EP0049997B1 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| US3571629A (en) | Frequency-shaping network using controlled sources | |
| Singh | CMOS realization of VDTA based electronically tunable wave active filter with minimum power consumption at low supply voltage±0.82 V | |
| US4158824A (en) | Multi-node immittance network | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPH063862B2 (ja) | アクティブ・フィルタ回路 | |
| JP3181829B2 (ja) | アクティブフィルタ回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| Khan et al. | Generalised impedance converters with only transconductance elements and grounded capacitors | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| US3999154A (en) | Network with single amplifier for simulating FDNR circuit | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JPS63193710A (ja) | 積分回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |