JPS63193710A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS63193710A JPS63193710A JP2454387A JP2454387A JPS63193710A JP S63193710 A JPS63193710 A JP S63193710A JP 2454387 A JP2454387 A JP 2454387A JP 2454387 A JP2454387 A JP 2454387A JP S63193710 A JPS63193710 A JP S63193710A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- emitter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブフィルタの構成要素となる積分回
路に係り、特にＩＣ化する場合に好適なフィルタの構成
要素としての積分回路に関する。
路に係り、特にＩＣ化する場合に好適なフィルタの構成
要素としての積分回路に関する。
フィルタを含む回路をＩＣ化する場合には、いかにして
そのフィルタをＩＣ内部に取り入れ、外付は部品を少（
するかが重要な課題となる。一般にフィルタをＩＣ化す
る場合、アクティブフィルタを用いるが、 （リ 抵抗値、コンデンサの容量値の精度が良（な（、
それらの檀で定まるカットオフ周波数がばらついてしま
う。
そのフィルタをＩＣ内部に取り入れ、外付は部品を少（
するかが重要な課題となる。一般にフィルタをＩＣ化す
る場合、アクティブフィルタを用いるが、 （リ 抵抗値、コンデンサの容量値の精度が良（な（、
それらの檀で定まるカットオフ周波数がばらついてしま
う。
（２） 抵抗値、コンデンサの容量値をあまり大きく
できないので、カットオフ周波数の低いものは作りにく
い。
できないので、カットオフ周波数の低いものは作りにく
い。
などの問題点がある。
なお、上記問題点を解決するこの種の装置として関連す
るものには例えば特開昭５５−４５２２４号公報、特開
昭５５−４５２６６号公報などが挙げられる。
るものには例えば特開昭５５−４５２２４号公報、特開
昭５５−４５２６６号公報などが挙げられる。
上記従来技術は、トランジスタの高周波性能の点につい
ては配慮がされておらず、高帯域な信号を処理する必要
がある回路で使用することに問題がある。
ては配慮がされておらず、高帯域な信号を処理する必要
がある回路で使用することに問題がある。
一般にトランジスタの高周波性能を示す指数であるトラ
フ２フ１フ周波数ｆＴはエミッタ電流により第２図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてｆＴが大きくとれる領域で使用すべ
きである。
フ２フ１フ周波数ｆＴはエミッタ電流により第２図に示
すような変化をする。高周波性能を良くするにはエミッ
タ電流を大きくしてｆＴが大きくとれる領域で使用すべ
きである。
この場合には、後述するようコンデンサの容量値が太き
（なりＩＣ化した場合にチップ面積が増加することにな
る。
（なりＩＣ化した場合にチップ面積が増加することにな
る。
本発明の目的は、前記問題点を除去し、ＩＣ化フィルタ
に適した積分回路を提供することにある。
に適した積分回路を提供することにある。
本発明では、信号電圧を電流に変換する増幅器と負荷コ
ンデンサを有し、信号電圧を分圧して上記増幅器に供給
する。
ンデンサを有し、信号電圧を分圧して上記増幅器に供給
する。
本発明では、入力信号を分圧する２つの抵抗器が入力の
トランジスタに接続されるとともに、差動増幅器のエミ
ッタ電流供給用電源の電流値を制御する手段を設ける。
トランジスタに接続されるとともに、差動増幅器のエミ
ッタ電流供給用電源の電流値を制御する手段を設ける。
本発明は、信号電圧を電流に変換する増幅器と負荷コン
デンサで構成し、信号電圧を分圧して上記増幅器に接続
する。積分回路の積分利得は、増幅器の相互コンダクタ
ンスｌｆｍと負荷コンデンサ設計する場合には、容量値
をΩだけ小さく設計すα ることか可能となる。それ故、ＩＣ化に適する。
デンサで構成し、信号電圧を分圧して上記増幅器に接続
する。積分回路の積分利得は、増幅器の相互コンダクタ
ンスｌｆｍと負荷コンデンサ設計する場合には、容量値
をΩだけ小さく設計すα ることか可能となる。それ故、ＩＣ化に適する。
以下、本発明の一実施例を第１図により説明する。
第１図において、トランジスタＱ１のエミッタトウトラ
ンジスタＱ２のエミッタとが接続され、前記エミッタが
可変電流源Ａ１に接続されて、トランジスタＱ、 、
Ｑ２は差動対を構成している。またトランジスタＱ１の
ベースは、抵抗Ｒ１を介して入力端子Ｔ１に接続され入
力信号電圧１／Ｌ？Ｌが加えられ、トランジスタＱ２の
ベースにはバイアス電圧ＶＢ＋が加えられる。
ンジスタＱ２のエミッタとが接続され、前記エミッタが
可変電流源Ａ１に接続されて、トランジスタＱ、 、
Ｑ２は差動対を構成している。またトランジスタＱ１の
ベースは、抵抗Ｒ１を介して入力端子Ｔ１に接続され入
力信号電圧１／Ｌ？Ｌが加えられ、トランジスタＱ２の
ベースにはバイアス電圧ＶＢ＋が加えられる。
トランジスタＱ２のコレクタは、可変電流源Ａ２に接続
されるとともに他端が接地された負荷用コンデンサＣに
接続され、出力端子Ｔ３より出力信号電圧を得る。可変
電流源Ａ１およびＡ２は制御端子Ｔ２の信号によって制
御され、電流源Ａ１の電流値がＩｏの場合には、電流源
Ａ２の′ｔＥ流値がいとなるような関係を保って制御さ
れる。
されるとともに他端が接地された負荷用コンデンサＣに
接続され、出力端子Ｔ３より出力信号電圧を得る。可変
電流源Ａ１およびＡ２は制御端子Ｔ２の信号によって制
御され、電流源Ａ１の電流値がＩｏの場合には、電流源
Ａ２の′ｔＥ流値がいとなるような関係を保って制御さ
れる。
このような構成において、端子１の入力電圧をれユ、端
子Ｔ３の出力電圧をン５．え、入力電圧によってトラン
ジスタＱ２のコレクタに流れる交流電流を目、トランジ
スタＱ１． Ｑ２の各エミッタ抵抗なｒｅとすると、 が成立し、電流ＬｚがコンデンサＣに流れることにより
、出力電圧！。ｌを得る。信号の角周波数をωとすると
、 Ｓニラプラス演算子 となり、（す、（２）式からこの回路の伝達関数Ｈ１（
Ｓ）を求めると、 積分回路であることを示している。またエミッタ抵抗ｒ
ｇはエミッタ電流ＩｌＩ！により定まりに：ボルツマン
定数 Ｔ：絶対温度 ｑ：電子の電荷 で表わされ、常温でエミッタ電流１００μＡにおいてｆ
、 ｗ ２ｓｏΩである。
子Ｔ３の出力電圧をン５．え、入力電圧によってトラン
ジスタＱ２のコレクタに流れる交流電流を目、トランジ
スタＱ１． Ｑ２の各エミッタ抵抗なｒｅとすると、 が成立し、電流ＬｚがコンデンサＣに流れることにより
、出力電圧！。ｌを得る。信号の角周波数をωとすると
、 Ｓニラプラス演算子 となり、（す、（２）式からこの回路の伝達関数Ｈ１（
Ｓ）を求めると、 積分回路であることを示している。またエミッタ抵抗ｒ
ｇはエミッタ電流ＩｌＩ！により定まりに：ボルツマン
定数 Ｔ：絶対温度 ｑ：電子の電荷 で表わされ、常温でエミッタ電流１００μＡにおいてｆ
、 ｗ ２ｓｏΩである。
一般にトランジスタの高周波性能を示すトラン２７１７
周波数ｆｒは、エミッタ電流１．により第２図に示すよ
うな変化をする。したがって高周波性能を良くするため
にはエミッタ電流を大きくして周波数ＩＴが大きくとれ
る領域で使用すべきである。
周波数ｆｒは、エミッタ電流１．により第２図に示すよ
うな変化をする。したがって高周波性能を良くするため
にはエミッタ電流を大きくして周波数ＩＴが大きくとれ
る領域で使用すべきである。
もし積分利得をエミッタ抵抗ｒ、により定まるようＫす
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず性能が得られない場合があ
る。そこで本発明では抵抗Ｒ１とＲ２による分圧器で入
力信号を減衰させて差動対に人力することで、（４）式
のごと（実質的に時定倍に設計する。したがって、トラ
ンジスタＱ１．Ｑ２は常に周波数ｆＴが大きくなるエミ
ッタ電流で動作させることができる。
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず性能が得られない場合があ
る。そこで本発明では抵抗Ｒ１とＲ２による分圧器で入
力信号を減衰させて差動対に人力することで、（４）式
のごと（実質的に時定倍に設計する。したがって、トラ
ンジスタＱ１．Ｑ２は常に周波数ｆＴが大きくなるエミ
ッタ電流で動作させることができる。
また、ＩＣ化したコンデンサ容量Ｃ１および、電流源Ａ
＋ 、 Ａ２の電流値がばらついて、積分利得が変化し
た場合、制御端子Ｔ２の制御電圧Ｖａを制御することに
より、差動対Ｑ、、Ｑ２のエミッタ電流を変化して、所
望の積分利得を得ることができる。
＋ 、 Ａ２の電流値がばらついて、積分利得が変化し
た場合、制御端子Ｔ２の制御電圧Ｖａを制御することに
より、差動対Ｑ、、Ｑ２のエミッタ電流を変化して、所
望の積分利得を得ることができる。
また、抵抗Ｒ＜ 、 Ｒ２により、端子Ｔ１に入力する
信号電圧を分圧して、差動対Ｑ、、Ｑ２に印加するため
、実質的な入力ダイナミックレンジを拡大でき、歪、雑
音特性を良好にすることができる。
信号電圧を分圧して、差動対Ｑ、、Ｑ２に印加するため
、実質的な入力ダイナミックレンジを拡大でき、歪、雑
音特性を良好にすることができる。
第３図に本発明の別な実施例を示す。第３図にお、いて
、第１図と同じ構成は同一符号で示す。第３図が、第１
図と異なる点は、可変電流源Ａ２がカレントミラー動作
するＰＮＰトランジスタ対ＱｓｔＱ４に対して、ダイオ
ード接続されたトランジスタＱ４のコレクタに接続され
、他方のトランジスタＱ５のコレクタが、トランジスタ
Ｑ２のコレクタに接続されていることである。この構成
において、とすることで、第１図と同じ動作となる。
、第１図と同じ構成は同一符号で示す。第３図が、第１
図と異なる点は、可変電流源Ａ２がカレントミラー動作
するＰＮＰトランジスタ対ＱｓｔＱ４に対して、ダイオ
ード接続されたトランジスタＱ４のコレクタに接続され
、他方のトランジスタＱ５のコレクタが、トランジスタ
Ｑ２のコレクタに接続されていることである。この構成
において、とすることで、第１図と同じ動作となる。
第４図に本発明の別な実施例を示す。第４図において、
第１図と同じ構成は同一符号で示す。第４図が、第１図
と異なる点は、トランジスタＱ２のコレクタが、カレン
トミラー動作するＰＮＰトランジスタ対Ｑｓ 、 Ｑ４
の一方のトランジスタＱ４のコレクタに接続し、トラン
ジスタＱ１のコレクタが他方のダイオード接続されたト
ランジスタＱ１に接続されていることである。この構成
において、電流源Ａ唱の電流値をＩＯとすると、トラン
ジスタＱ１り直流動作は第１図と同様である。
第１図と同じ構成は同一符号で示す。第４図が、第１図
と異なる点は、トランジスタＱ２のコレクタが、カレン
トミラー動作するＰＮＰトランジスタ対Ｑｓ 、 Ｑ４
の一方のトランジスタＱ４のコレクタに接続し、トラン
ジスタＱ１のコレクタが他方のダイオード接続されたト
ランジスタＱ１に接続されていることである。この構成
において、電流源Ａ唱の電流値をＩＯとすると、トラン
ジスタＱ１り直流動作は第１図と同様である。
一方、負荷コンデンサに流れる信号電流はカレントミラ
動作するトランジスタＱｓ 、 Ｑ＝によって得が２倍
になる。
動作するトランジスタＱｓ 、 Ｑ＝によって得が２倍
になる。
第５図に本発明の他の実施例を示す。第３図において、
第１図と同じ構成については同じ符号を付しである。ト
ランジスタＱｓ を定電流源Ａ５はエミッタフォロワー
を構成している。コンデンサＣの積分出力はトランジス
タＱ５のベースに加えられ、エミッタから端子Ｔ４を経
て出力電圧’ｔｗｏとして取り出される。また一方、ト
ランジスタＱｓを経てトランジスタＱ２のベースにも加
えられ、負帰還ループを構成する。
第１図と同じ構成については同じ符号を付しである。ト
ランジスタＱｓ を定電流源Ａ５はエミッタフォロワー
を構成している。コンデンサＣの積分出力はトランジス
タＱ５のベースに加えられ、エミッタから端子Ｔ４を経
て出力電圧’ｔｗｏとして取り出される。また一方、ト
ランジスタＱｓを経てトランジスタＱ２のベースにも加
えられ、負帰還ループを構成する。
したがって第３図の伝達関数Ｈ２（Ｓ）は、となり、カ
ットオフ周波数Ｗｏが である低域通過フィルタとなる。
ットオフ周波数Ｗｏが である低域通過フィルタとなる。
そして、この場合、コンデンサＣのばらつきはトランジ
スタＱ１− Ｑ２のエミッタ電流を変化することでｒｇ
を可変でき、正確に設定できる。またコンデンサＣ１お
よびエミッタ抵抗ｒｇの値が小くすることで、カットオ
フ周波数Ｗｏを低くできるので、カットオフ周波数の低
いフィルタでもコンデンサＣをＩＣ内に集積できるので
、ＩＣ化の効果が大きい。
スタＱ１− Ｑ２のエミッタ電流を変化することでｒｇ
を可変でき、正確に設定できる。またコンデンサＣ１お
よびエミッタ抵抗ｒｇの値が小くすることで、カットオ
フ周波数Ｗｏを低くできるので、カットオフ周波数の低
いフィルタでもコンデンサＣをＩＣ内に集積できるので
、ＩＣ化の効果が大きい。
また第６図に本発明の積分回路を高域通過フィルタとし
たさらに別の実施例を示す。第 図において第１図、第
５図と同じ構成には同じ符号を付しである。入力電圧’
Ｌｎは端子Ｔｓを経て負荷コンデンサＣに加えられる。
たさらに別の実施例を示す。第 図において第１図、第
５図と同じ構成には同じ符号を付しである。入力電圧’
Ｌｎは端子Ｔｓを経て負荷コンデンサＣに加えられる。
コンデンサＣの他端はトランジスタＱ２のコレクタに接
続されている。
続されている。
トランジスタＱ１のベースはバイアス電圧ＶＢ３に接続
されている。したがって第６図の伝達関数Ｈ３（Ｓ）は
、 で表わされ、高域通過フィルタを示している。第５図の
実施例と同様の効果が得られることは明白である。
されている。したがって第６図の伝達関数Ｈ３（Ｓ）は
、 で表わされ、高域通過フィルタを示している。第５図の
実施例と同様の効果が得られることは明白である。
さらに一般的な積分回路の応用として、第７図に示す双
二次形フィルタがある。第７図において、Ｇ＋ 、 Ｇ
２は積分回路で、積分利得はそれぞれ、Ｇ１゜Ｇ２であ
る。またＧｓ 、 Ｇ４． Ｇｓはそれぞれ入力端子ン
ムの大きさを定める定数ｏ、ｂ、αを与える係数回路を
示す。入力電圧ねユは端子Ｔ６に加えられ、出力電圧ン
ｔｇＪ−は端子Ｔ７に表われる。第５図の回路の伝達関
数Ｅ（４（ｓ）は で表わされ、α、ｂ、ａの値により低域通過、高域通過
、帯域通過などの各種フィルタを構成することができる
。
二次形フィルタがある。第７図において、Ｇ＋ 、 Ｇ
２は積分回路で、積分利得はそれぞれ、Ｇ１゜Ｇ２であ
る。またＧｓ 、 Ｇ４． Ｇｓはそれぞれ入力端子ン
ムの大きさを定める定数ｏ、ｂ、αを与える係数回路を
示す。入力電圧ねユは端子Ｔ６に加えられ、出力電圧ン
ｔｇＪ−は端子Ｔ７に表われる。第５図の回路の伝達関
数Ｅ（４（ｓ）は で表わされ、α、ｂ、ａの値により低域通過、高域通過
、帯域通過などの各種フィルタを構成することができる
。
第８図に第７図における係数α、ｂ、ｃをそれぞれα−
ｏ 、 ｂ−＝ｏ 、 ａ−１とした低域通過フィルタ
を構成する本発明の実施例を示す。第８図において、第
７図の積分回路Ｇ１に相当する回路のトランジスタは１
００番代、 Ｇ２に相当するトランジスタは２００番代
の符号を付し、２桁代はトランジスタ対１０１，１０２
及び２０１ 、２０２のエミッタ電流制御回路を示す。
ｏ 、 ｂ−＝ｏ 、 ａ−１とした低域通過フィルタ
を構成する本発明の実施例を示す。第８図において、第
７図の積分回路Ｇ１に相当する回路のトランジスタは１
００番代、 Ｇ２に相当するトランジスタは２００番代
の符号を付し、２桁代はトランジスタ対１０１，１０２
及び２０１ 、２０２のエミッタ電流制御回路を示す。
ここでＲｈｏｓ −Ｒ２０５−Ｘ Ｒｈ。
に選んであり、トランジスタＱ＋ｏｚとＱ＋ｏ３．及び
Ｃ２０５とＣ２０２のコレクタ電流は等しい。
Ｃ２０５とＣ２０２のコレクタ電流は等しい。
したがって第８図の回路の伝達関数Ｈｓ（Ｓ）はとなり
、２次の低域通過特性を示す。
、２次の低域通過特性を示す。
ここでＲ１ｏ＋−Ｒｌｏａ Ｒｌｏｚ−Ｒｌｏｓ、Ｒ
２ｏ１−Ｒ２ｏａＲ２０２−Ｒ２Ｏ３とした。第８図の
実施例においても本発明の効果は他の実施例と同じであ
ることは明白である。
２ｏ１−Ｒ２ｏａＲ２０２−Ｒ２Ｏ３とした。第８図の
実施例においても本発明の効果は他の実施例と同じであ
ることは明白である。
第９図に本発明の別な実施例を示す。第９図において、
第８図と同じ構成は同一符号で示す。第 ・９図が第８
図と異なる点は、トランジスタＱ＋ｏ２のコレクタがＱ
＋ｏ６のコレクタに接続され、Ｑ＋ｏ４のエミッタとＱ
＋Ｈのコレクタが接続されていること、および、トラン
ジスタ２０２のコレクタがＣ２０４のコレクタに接続さ
れ、Ｃ２ｏ ａのエミッタとＱ＋ｏｓのコレクタが接続
されていることで゛ある。トランジスタＱ＋ｏａとＣ２
０７のベースは、バイアス電圧ＶＢ＋ｏｌＣ接続されて
いる。トランジスタＱ＋ｏ６． Ｑ＋ｏ７の効果は、Ｃ
７゜２．Ｃ２゜、の駆動インピーダンスを大きくするた
めに設けるもので、実質的な動作は、第８図と同じであ
る。
第８図と同じ構成は同一符号で示す。第 ・９図が第８
図と異なる点は、トランジスタＱ＋ｏ２のコレクタがＱ
＋ｏ６のコレクタに接続され、Ｑ＋ｏ４のエミッタとＱ
＋Ｈのコレクタが接続されていること、および、トラン
ジスタ２０２のコレクタがＣ２０４のコレクタに接続さ
れ、Ｃ２ｏ ａのエミッタとＱ＋ｏｓのコレクタが接続
されていることで゛ある。トランジスタＱ＋ｏａとＣ２
０７のベースは、バイアス電圧ＶＢ＋ｏｌＣ接続されて
いる。トランジスタＱ＋ｏ６． Ｑ＋ｏ７の効果は、Ｃ
７゜２．Ｃ２゜、の駆動インピーダンスを大きくするた
めに設けるもので、実質的な動作は、第８図と同じであ
る。
本発明によれば、トランジスタを最も高周波特性の優れ
た動作領域のエミッタ電流で動作させ、かつ積分利得を
任意の値に選定することができ＆したがって、フィルタ
のＩＣ化においても高周波特性に優れ、また低周波にカ
ットオフを持つフィルタにおいても小さい容量で構成で
きるのでＩＣ化に効果がある。
た動作領域のエミッタ電流で動作させ、かつ積分利得を
任意の値に選定することができ＆したがって、フィルタ
のＩＣ化においても高周波特性に優れ、また低周波にカ
ットオフを持つフィルタにおいても小さい容量で構成で
きるのでＩＣ化に効果がある。
第１図は本発明の一実施例を示す回路図、第２図はトラ
ンジスタの高周波特性を示す特性図、第５図、第４図、
第５図、第６図は他の実施例を示す回路図、第７図は一
般的な双二次フィルタを示すブロック図、第８図、第９
図はさらに他の実施例を示す回路図である。 Ｔ１・・・入力端子、 Ｔ２・・・制御端子、 Ｔｓ・・・出力端子、 Ｒ１，Ｒ２・・・分圧用抵抗。 高／旧 毛２凶 う め３．２１ 応Ｊ」 地Ｓ層 第４０ ソー。 把７ ロ ラ め８ｉ￥１ 易デ 凶
ンジスタの高周波特性を示す特性図、第５図、第４図、
第５図、第６図は他の実施例を示す回路図、第７図は一
般的な双二次フィルタを示すブロック図、第８図、第９
図はさらに他の実施例を示す回路図である。 Ｔ１・・・入力端子、 Ｔ２・・・制御端子、 Ｔｓ・・・出力端子、 Ｒ１，Ｒ２・・・分圧用抵抗。 高／旧 毛２凶 う め３．２１ 応Ｊ」 地Ｓ層 第４０ ソー。 把７ ロ ラ め８ｉ￥１ 易デ 凶
Claims (1)
- １、第１の差動対を構成する第１、第２のトランジスタ
と、第１の差動対トランジスタのエミッタ電流を供給す
る電流源と、前記第２のトランジスタのコレクタに接続
された負荷コンデンサと、入力信号電圧の分圧手段と、
該分圧手段の出力を前記第１のトランジスタのベースに
供給する手段を有し、前記入力信号電圧の積分出力を前
記負荷コンデンサの端子電圧として得る積分回路であっ
て、前記第１の差動対のエミッタ電流供給用電流源の電
流値を制御する手段を有するとともに、前記入力信号電
圧の分圧手段が、信号入力端子と前記第１のトランジス
タの間に直列接続された第１の抵抗と、第１のトランジ
スタと支流接地電位に接続した第２の抵抗から成ること
を特徴とする積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024543A JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024543A JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193710A true JPS63193710A (ja) | 1988-08-11 |
| JPH0821831B2 JPH0821831B2 (ja) | 1996-03-04 |
Family
ID=12141064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024543A Expired - Fee Related JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821831B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137513A (ja) * | 1988-11-18 | 1990-05-25 | Sanyo Electric Co Ltd | アクテイブフイルタ回路 |
| US5053650A (en) * | 1988-12-27 | 1991-10-01 | Hitachi, Ltd. | Monolithic semiconductor integrated circuit device having current adjusting circuit |
| JPH0435518A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
| JPH0435519A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| JPS5731334U (ja) * | 1980-07-25 | 1982-02-18 | ||
| JPS5739117U (ja) * | 1980-08-13 | 1982-03-02 | ||
| JPS59177209U (ja) * | 1983-05-11 | 1984-11-27 | クラリオン株式会社 | ポツプ雑音除去回路 |
-
1987
- 1987-02-06 JP JP62024543A patent/JPH0821831B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| JPS5545266A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| JPS5731334U (ja) * | 1980-07-25 | 1982-02-18 | ||
| JPS5739117U (ja) * | 1980-08-13 | 1982-03-02 | ||
| JPS59177209U (ja) * | 1983-05-11 | 1984-11-27 | クラリオン株式会社 | ポツプ雑音除去回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137513A (ja) * | 1988-11-18 | 1990-05-25 | Sanyo Electric Co Ltd | アクテイブフイルタ回路 |
| US5053650A (en) * | 1988-12-27 | 1991-10-01 | Hitachi, Ltd. | Monolithic semiconductor integrated circuit device having current adjusting circuit |
| JPH0435518A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
| JPH0435519A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821831B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (ja) | ||
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| JPH01152805A (ja) | 増幅装置 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| US5463309A (en) | Variable voltage to current conversion circuit | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPH10256830A (ja) | 発振回路 | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| JPH0225286B2 (ja) | ||
| JPH0821831B2 (ja) | 積分回路 | |
| JP3232856B2 (ja) | アナログフィルタ | |
| JP2932534B2 (ja) | 状態変数回路 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JP2507010B2 (ja) | フィルタ回路 | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH0648774B2 (ja) | 積分回路 | |
| JP3427647B2 (ja) | 音質調整回路 | |
| JP5480481B2 (ja) | 集積回路コントローラ用の内部周波数補償回路 | |
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |