JPH0774352A - Ｍｏｓｆｅｔ及びその製造方法 - Google Patents

Ｍｏｓｆｅｔ及びその製造方法

Info

Publication number
JPH0774352A
JPH0774352A JP5217678A JP21767893A JPH0774352A JP H0774352 A JPH0774352 A JP H0774352A JP 5217678 A JP5217678 A JP 5217678A JP 21767893 A JP21767893 A JP 21767893A JP H0774352 A JPH0774352 A JP H0774352A
Authority
JP
Japan
Prior art keywords
trench
transistor
region
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5217678A
Other languages
English (en)
Inventor
Satwinder Malhi
マルヒ サットウインダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0774352A publication Critical patent/JPH0774352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 単一の半導体ダイ上に集積される多くの、独
立の素子が必要となる適用対象に、トレンチ技法を用い
た電力トランジスタを提供する。 【構成】 降伏性能を犠牲にすることなく改善されたＲ
ＤＳｏｎ性能を提供する電力トランジスタセル５１。ソ
ース２０、ドレイン１６、及びトレンチ２７が基板１２
に形成される。該ソース２０と該トレンチ２７との間の
空間１５上の表面にゲート２６が形成される。ドリフト
領域１４が該トレンチ２７の回りに形成される。トレン
チ２７の回りに形成されたドリフト領域１４が、ダイ領
域を犠牲にすることなくＲＥＳＵＲＦトランジスタ５０
の特性を改善する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路の分
野に属し、主に高電力素子に関連する。
【０００２】
【従来の技術】高電力用集積回路の分野では、電力トラ
ンジスタの開発について多くの研究がなされて来た。減
縮表面電界（reduced surface field ：ＲＥＳＵＲＦ)
技術によって、低い“オン−抵抗”（ＲＤＳｏｎ）と高
い降伏能力とを同時に示すＬＤＭＯＳ電力トランジスタ
（横方向二重拡散（lateral double diffused)ＭＯＳト
ランジスタ）を可能とする進歩が成された（Ｊ．Ａ．Ａ
ｐｐｅｌｓ 及び Ｈ．Ｍ．Ｊ．Ｖａｓｅ“高電圧薄膜
素子（ＲＥＳＵＲＦ素子）”、１９７９年ＩＥＤＭ技術
ダイジェスト、２３８−２４１頁）。
【０００３】ＩＣ設計において、半導体ダイ領域は重要
である。一般的に、トランジスタ領域が大きくなるのに
伴い、低い“オン”抵抗（以後ＲＤＳｏｎとして参照す
る）をトランジスタは示す。トランジスタの性能と素子
のコストダウンという設計上の二律背反性が、設計にお
ける重大な制約となっている。この問題が、トランジス
タ領域を最小にすると同時に低いＲＤＳｏｎを提供する
新たなトランジスタ構造の研究の契機となった。１つの
改善は、トレンチＤＭＯＳトランジスタの開発であった
（“ウエダダイスケ、タカギヒロミツ、カノウゴ−タ；
全、セルフアライメント（self aligned) 処理を用い作
成された超低 オン抵抗電力ＭＯＳＦＥＴ”、ＩＥＥＥ
電子素子のトランズアクション、１９８７年４月第
４、ＥＤ−３４版）。上で述べた公知文献で説明されて
いる電力トランジスタはバックサイドのドレイン接続を
有するため、単一の半導体基板上に集積される幾つかの
独立した素子には適さない。
【０００４】
【発明が解決すべき課題】本発明の目的は、単一の半導
体ダイ上に集積される多くの、独立の素子が必要となる
適用対象に、トレンチ技法を用いる電力トランジスタを
提供することにある。本発明の他の目的は、ソースと基
板との間の電気的な分離を備えるトレンチ技法を用いる
高電力トランジスタを提供することにある。本発明の更
なる目的及び利点は、以下の明細書及び図面を参照する
ことにより当業者に明らかになるであろう。
【０００５】
【課題を解決するための手段及び作用】トレンチベース
（trench based）ＲＥＳＵＲＦ ＬＤＭＯＳ（縮減され
た表面電界横方向複合拡散ＭＯＳ（reduced surface fi
eld lateral duble diffusedＭＯＳ）トランジスタ構造
が、トランジスタセルピッチを最小にすることにより改
善されたＲＤＳｏｎ性能を提供する。ドレインとソース
とトレンチとが基板に構成される。ゲートが、ソースと
トレンチとの間の空間上の表面に形成され、該空間はト
ランジスタチャネルを形成する。ＲＥＳＵＲＦトランジ
スタ性能を提供するドリフト領域は、トレンチの回りに
形成され、これによりトランジスタ領域を減少させる。
トップ−ドレイン設計が、多重トレンチベースＲＥＳＵ
ＲＦ ＬＤＭＯＳトランジスタ構成を、単一の半導体ダ
イ上に形成することを可能にする。
【０００６】
【実施例】図１は、垂直トレンチベースＤＭＯＳトラン
ジスタ３０を示している従来技術の断面図である。基板
には、ドレイン３２と、ドリフト領域３４と、ボディ領
域３６と、バックゲート３８と、ソース４０とが形成さ
れている。トレンチはボディ領域３６を通りドリフト領
域３４にまで形成されている。該トレンチは、酸化物４
１で覆われ、ポリシリコンで満たされてゲート４２を形
成する。ゲートトレンチ４２を備えることにより、（ボ
ディ領域３６内の）チャネル３５がトレンチの近傍に形
成され、これより従来のＬＤＭＯＳ（横方向二重拡散Ｍ
ＯＳ）トランジスタのチャネルによる横方向の空間は小
さくされていた。遺憾なことに、トレンチベースＤＭＯ
Ｓトランジスタ３０は、垂直素子（ドレイン領域３２は
基板である）で、これが独立して絶縁された多くのトレ
ンチベースＤＭＯＳトランジスタ３０を同じダイ上に構
成することを困難にしている。この構成の垂直トレンチ
電力トランジスタは、共通のドレイン端子を共用するた
めに、互いを独立して絶縁することができない。
【０００７】図２は本発明の好適な実施例であるマルチ
−セルトレンチベースＲＥＳＵＲＦ横方向ＤＭＯＳ（Ｌ
ＤＭＯＳ）トランジスタ５０を示す断面図である。トラ
ンジスタ５０は、２つのトランジスタセル５１、５２を
有する。それぞれのトランジスタセルは独立のトランジ
スタとして動作することができる。トランジスタセル５
１、５２は、同様に構成され、半導体基板１２の頂部表
面に置かれた共通ドレイン端子１６を共用する。
【０００８】トランジスタセル５１を参照し、セル５１
はソース２０、ゲート２６、トレンチ２７、及びドレイ
ン１６を有する。ソース２０、ゲート２６及びドレイン
１６は、基板１２の表面に対して横方向に形成される。
トレンチ２７は、基板１２内に広がり、ゲート２６とド
レイン１６との間に配置されている。ドリフト領域１４
はトレンチ２７を包む。ドリフト領域１４は、酸化物２
５で満たされたトレンチを包み込み、基板１２に形成さ
れたドレイン領域１６との接続を行う。ソース２０とバ
ックゲート２２とはドリフト領域１４から離されて基板
１２に形成される。ゲート酸化膜２４とポリシリコンの
ゲート２６とは、ソース２０とドリフト領域１４との間
の領域１５上に構成される。領域１５はチャネル１５を
形成する。ドレイン領域１６は、トランジスタセル５１
とトランジスタセル５２の両方用の共通のドレイン１６
である。
【０００９】更に図２を参照し、トレンチ２７はトラン
ジスタ５０に長いドリフト領域１４を提供する。ドリフ
ト領域１４は、トレンチ２７の頂部から、トレンチ２７
の底部を沿い、他方の側面に沿ってトレンチ２７の頂部
まで広がっている。これにより、横方向のトランジスタ
領域を用いることなく長いドリフト領域１４を効率的に
提供している。これがダイ領域を犠牲にすることなく、
高い降伏電圧性能を好適に提供する。更に降伏電圧性能
を向上させるため、トレンチをより深くすることがで
き、これによりドリフト領域１４の全体の長さを長くす
ることができる。深められたトレンチの深さは、無視し
うる程度の影響しかダイ領域に与えない。ドレイン領域
１６が基板内への拡散の代わりに表面拡散で形成され、
この結果トランジスタ５０は“頂部ドレイン”素子とな
っているので、トランジスタ５０は、従来技術の垂直ト
レンチＤＭＯＳトランジスタと異なる。このユニークな
特徴が、同一の半導体チップ上に形成される、複数の独
立に絶縁されたトランジスタ５０を可能にする。
【００１０】図２を更に参照し、トレンチベースＲＥＳ
ＵＲＦ ＬＤＭＯＳトランジスタ５０は、従来技術の横
方向素子に比べてセルピッチ（Ｗ）が非常に短くなって
いる。該トレンチの特徴により、６０Ｖの素子用のＬＤ
ＭＯＳトランジスタのセルピッチ（Ｗ）は８ミクロンか
ら約３ミクロンにまで狭まった。セルピッチは、完全な
トランジスタセルのために必要とされる最小の横方向領
域として定義される。狭められたセルピッチは、セル密
度を２倍以上の因数まで増大させ、これにより、半導体
ダイの与えられた領域に、更に多くのチャネル領域を提
供できる。ＲＤＳｏｎはトランジスタ領域に反比例する
ため、狭められたセルピッチは、シリコンの与えられた
領域におけるチャネル領域を増大させ、これによりトラ
ンジスタのＲＤＳｏｎを減少させる。
【００１１】トランジスタ５０は以下の手法により製造
することができる。約１ミクロンの厚さのＳｉＯ2 層を
Ｐ型基板１２上に形成する。パターン化されたレジスト
を該ＳｉＯ2 層上に形成する。複数のトレンチを、該パ
ターン化されたレジストに従い該ＳｉＯ2 層を貫き基板
１２までもエッチする。リングラス（phosphosilicate
glass ：ＰＳＧ）層をトランジスタ５０の表面上に形成
する。熱処理が実行され、トレンチの内側に沿ってＮ型
拡散層１４が形成される（以下ドリフト領域１４として
参照する）。（該Ｎ型ドリフト領域１４は、該ＰＳＧ層
のリンにより作りだされる。）該ＰＳＧ層は取り除か
れ、基板１２の頂部にドレイン１６を形成するためマス
クを用いてＮ型注入がなされる。トレンチが酸化物で満
たされトレンチ酸化物２５を形成するように、厚いＳｉ
Ｏ2 層がトランジスタ５０上に形成される。トレンチ内
のトレンチ酸化物２５のみが残るように、トランジスタ
５０の表面がでるまで該ＳｉＯ2 層はエッチングされ
る。焼きなまし（アニール）処理により、ドリフト領域
１４とドレイン１６との両方を更に外部拡散（outdiffu
se) させる。薄いＳｉＯ2 層が、トランジスタ５０上に
形成されゲート酸化物２４を形成する。Ｎ＋型不純物が
ドープされたポリシリコン層がトランジスタ５０上に形
成される。エッチングにより該ポリシリコン層と薄いＳ
ｉＯ2 層を部分的に取り除きゲート２６を形成する。レ
ジストマスクを用いて、Ｎ＋型不純物の注入はそれ自身
ゲート２６と整合し、ソース２０とドレインコンタクト
１７とを形成する。同様に、マスクを用いたＰ＋型不純
物の注入でバックゲートコンタクト２２を形成し、これ
により、ソース２０を基板１２（これはまた回路のグラ
ンドである）へ短絡させる。約５０００オングストロー
ムのＳｉＯ2 層（図２中には示されていない）が、ウエ
ハーの表面上に形成される。該厚い酸化物層がエッチン
グされ、ドレイン１６、ソース２０、ゲート２６領域に
達するコンタクト開口部が形成される。パターン化され
た金属層（図２には示さず）がトランジスタ５０上にデ
ポジットされ、ドレイン１６とソース２０とゲート２６
への電気接続が形成される。トレンチベースＲＥＳＵＲ
Ｆ ＬＤＭＯＳトランジスタ５０は、従来技術よりもセ
ルピッチ（Ｗ）が非常に狭い。
【００１２】バックゲートコンタクト２２を介して基板
１２に電気的に接続される（これによりグランドと結ば
れる）ソース２０を備える図２のトランジスタ５０は、
ロウ側ドライバ（low side driver ）構造の動作のため
に適切に適合する。図３に示されているロウ側ドライブ
構造は、ロード５２に接続されたドレイン１６と、回路
のグランド５４に接続されたソース２０と、制御回路５
６に接続されたゲート２６とを備えるトランジスタ５０
から成る。
【００１３】図２を参照されたい、トランジスタ５０は
次のように動作する。ゲート２６上にトランジスタ５０
のしきい値電圧（Ｖt ）よりも大きな電圧を印加する
と、チャネル１５が反転し、電流が、ドレインコンタク
ト１７から、ドレイン１６を通り、ドリフト領域１４を
通り、チャネル１５を通り、最後にソース２０を通り流
れる。ドリフト領域１４は、ゲート酸化膜２４−ドリフ
ト領域１４間の電界が減少するように、電界を再形成す
るよう動作し、これにより、素子の降伏電圧は増大しＲ
ＤＳｏｎは減少する。ドリフト領域１４の長さ、ドーピ
ング、厚みを適切に設計することによって、トランジス
タのＲＤＳｏｎと降伏電圧との両方を最適化することが
できる。ドリフト領域１４の長さが降伏電圧に直接比例
するため、セルピッチ（Ｗ）を増大させることなく、ト
レンチの深さを深くすることにより高い降伏電圧を提供
でき、これはトランジスタ５０の領域を拡大させないこ
とが分かるであろう。
【００１４】降伏状態の間、ドレイン１６が通常動作の
最大定格よりも大きな電圧に達すると、次のことが起き
る：ドレイン１６の電圧が増加するに従い、ドレイン１
６で電圧が最大であるため、空乏領域がドリフト領域１
４−基板領域１２の境界に沿って成長し、ドレイン１６
に近づくにつれて大きくなる。同時に、空乏領域がドレ
イン１６−基板１２間に、形成される。ドリフト領域１
４が完全な空乏状態になると、トランジスタ５０は降伏
し、降伏パスはドレイン１６−基板１２の境界の近傍に
位置する。これは、チャネル１５上に位置する薄いゲー
ト酸化膜２４の近傍で降伏現象が発生することを防ぐ。
【００１５】図４は、本発明の別の実施例である。構造
上、絶縁領域２１が、図２のトランジスタ５０からトラ
ンジスタ６０を異ならしめている。絶縁領域２１は、基
板１２からソース２０を電気的に分離している。この例
では、絶縁領域２１はＮ型にドープされた領域から成
る。トレンチベースＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタ６０は、第１のＳｉＯ2 層の形成前に大きなＮ型絶
縁領域２１が形成される点を除き、図２のトランジスタ
５０と同様な手法により製造される。マスクされたＰ型
領域２３（以下ボディ領域２３として参照する）が、絶
縁領域２１内に形成される。ウエハーがエッチングされ
てトレンチが形成されるとき、該トレンチは、絶縁領域
２１−ボディ領域２３の境界エッジ上で中央に位置決め
される。トランジスタ６０の残りの製造プロセスは図２
で記述した工程に従う。
【００１６】図４のトランジスタ６０は、絶縁領域２１
の存在による基板１２からのソース２０の電気的分離の
ために独創的である。これが、ソース２０と基板１２と
の間を電気的に分離することが必要となるハイ側（high
side)ドライバ素子への適用にトランジスタ６０を用い
ることを可能にし、これにより、トランジスタ６０の適
用性の範囲を広めている。図５に示すハイ側ドライバ素
子は、電源５８に接続されたドレイン１６と、ロード５
２に接続されたソース２０と、制御回路５６に接続され
たゲート２６とを備えるトランジスタ６０から成る。
【００１７】図６は本発明の更に別の実施例を示してい
る。トレンチベースＲＥＳＵＲＦＬＤＭＯＳトランジス
タ７０は、ドレイン１６がトレンチ２７内に形成され、
そして、それがポリシリコンからなる点においてトラン
ジスタ５０と異なる。ドレイン１６は、トレンチ２７内
の酸化物２５を延び、トレンチ２７の下のドリフト領域
１４の部分に接続されている。これにより、以前の構成
ではドレイン１６により占められていたトレンチとトレ
ンチとの間の横方向領域を、設計者が取り除くことを可
能にする。この構成が、２つのトランジスタセル７１と
７２とが単一のトレンチ２７を共用することを許容す
る。従って、２つのトランジスタセル毎にトレンチ２７
が１つのみ必要となる。これがセルピッチを更に狭め、
そして、セルピッチの減少がＲＤＳｏｎの減少に対応す
るため、ＲＤＳｏｎを更に減少させる。
【００１８】図６のトランジスタ７０を形成するため、
トレンチは図２に関連して述べたように製造される。厚
いＳｉＯ2 層２５がトレンチを満たし、該ＳｉＯ2 層２
５がトレンチのみを満たし、トレンチ酸化物２５を形成
するようにウエハーの表面がエッチングされた後に、選
択的な異方向性（anisotropic)エッチングが、多数のト
レンチ酸化物２５内にトレンチを形成するのに用いられ
る。該異方向性エッチングは、水平面のエッチングのみ
を可能とするので、トレンチ酸化物２５の側壁はエッチ
されず、エッチは垂直方向にのみ働く。薄いＳｉＯ2 層
が、ウエハーの面上に（そして、トレンチの底部に沿っ
た横方向表面に）形成される。パターン化されたウエッ
トエッチングにより、トレンチ内の横方向表面に形成さ
れたそれを含むＳｉＯ2 層を部分的に取り除き、これに
よりゲート酸化膜２４が形成される。Ｎ＋型にドープさ
れたポリシリコン層がウエハーの表面に形成されまたト
レンチを満たす。ポリシリコン層のエッチングによりド
レイン１６とゲート２６との両方が形成される。残りの
製造ステップは図２に関連して記述したプロセスに従
う。
【００１９】図６において、ドリフト領域１４の長さ
は、トランジスタ７０の降伏電圧に直接的に比例するた
め、トレンチは、トランジスタ５０により提供されるの
と同じ降伏電圧比率を提供するためにより深く形成され
なければならない。トランジスタ７０は、ソース２０が
バックゲート２２を介して基板１２に結合されているた
め、ロウ側ドライバ素子の適用には理想的である。
【００２０】図７は、本発明の更に別の実施例である。
トランジスタ８０は、図６のようなトレンチ酸化物２５
内に形成されたドレイン１６を備えるトレンチベースＲ
ＥＳＵＲＦ ＬＤＭＯＳトランジスタ８０である。しか
しながら、絶縁領域２１が、図４におけるように、ソー
ス２０を基板１２から電気的に分離している。従って、
トランジスタ８０は、ソース２０とグランド電位（基板
１２）との間で電気的な分離を必要とするハイ側ドライ
バ素子のような、非常に広い適用範囲を有する。この構
造上の相違により、付加的な製造ステップが必要とな
る。ＳｉＯ2 層をウエハー表面上に形成する前に、大き
なＮ型絶縁領域２１を形成するためにレジストマスクが
用いられる。同じレジストマスクを用いて、Ｐ型タンク
（以下ボディ領域２３として参照する）が絶縁領域２１
内に形成される。残りの製造ステップは図６に関連して
述べたプロセスに従う。
【００２１】本発明を好適な実施例を参照しながら記述
したが、この記述は限定のために構成されたものではな
い。記述した実施例の種々の改変が、発明の記述を参照
して当業者により明らかになるであろう。従って、添付
の特許請求の範囲は、発明の真の範囲内に有るこのよう
な改変或いは例を包含することが分かるであろう。
【００２２】以上の説明に関し更に以下の項を開示す
る。 １．ソースと、ゲートと、ドレインと、該ゲートと該ド
レインとの間に配置されたトレンチと、該トレンチを取
り囲むドリフト領域とを有することを特徴とする横方向
電力トランジスタ。 ２．第１項記載の横方向電力トランジスタであって、更
に、該トレンチを満たす絶縁物を有することを特徴とす
る横方向電力トランジスタ。
【００２３】３．第２項記載の横方向電力トランジスタ
において、該絶縁物が酸化物であることを特徴とする横
方向電力トランジスタ。 ４．第１項記載の横方向電力トランジスタにおいて、該
ソースとドレインとがＮ型半導体物質から成り、該ゲー
トがポリクリスタリン（polycrystalline)シリコンから
成ることを特徴とする横方向電力トランジスタ。 ５．基板と、該基板に形成されたボディ領域と、該ボデ
ィに形成されたソース領域と、ゲートと、該基板に形成
されたドレイン領域と、該ソース領域と該ドレイン領域
との間の基板の面に形成されたトレンチと、該トレンチ
を囲むドリフト領域とから成ることを特徴とする電力ト
ランジスタ。
【００２４】６．第５項記載の電力トランジスタであっ
て、更に、該基板から該ソース領域を電気的に分離する
ため、該ボディ領域の下の該基板の面に形成された絶縁
領域を有することを特徴とする電力トランジスタ。 ７．第５項記載の高電圧電力トランジスタセルにおい
て、高電圧電力トランジスタの値する降伏電圧で、また
は前で、該ドリフト領域が完全に空になるように、基板
ドーピング濃度と、ドリフト領域の深さと、ドーピング
のプロフィールとがＲＥＳＵＲＦトランジスタ設計原理
に基づき設計されていることを特徴とする高電圧電力ト
ランジスタセル。
【００２５】８．ソースと、ゲートと、トレンチ内に形
成されたドレインとを有することを特徴とする電力トラ
ンジスタ。 ９．第８項記載の電力トランジスタであって、更にトレ
ンチを取り囲むドリフト領域を有することを特徴とする
電力トランジスタ。 １０．第９項記載の電力トランジスタであって、該ドレ
インが該ドリフト領域に接続されていることを特徴とす
る電力トランジスタ。
【００２６】１１．第１０項記載の電力トランジスタで
あって、該ドレインを取り囲む該トレンチに誘電体を有
することを特徴とする電力トランジスタ。 １２．第１１項記載の電力トランジスタであって、該誘
電体が酸化物で、該ドレインがポリクリスタリン（poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。 １３．ソースとゲートとを有する第１トランジスタセル
と、ソースとゲートとを有する第２トランジスタセル
と、トレンチ内に形成された第１トランジスタセルと第
２トランジスタセル用の共通ドレインと、第１トランジ
スタセルと第２トランジスタセル用のドリフト領域を形
成するトレンチを取り囲むドリフト領域とから成ること
を特徴とする電力トランジスタ。
【００２７】１４．第１３項記載の電力トランジスタに
おいて、該トレンチ内に形成された該共通ドレインが、
基板に形成された溝と、該溝を満たす誘電体と、該溝を
取り囲む該ドリフト領域への誘電体内の開口と、該誘電
体の該開口を満たす導電性物質とから成ることを特徴と
する電力トランジスタ。 １５．第１４項記載の電力トランジスタにおいて、該誘
電体が酸化物で、該ドレインがポリクリスタリン（poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。
【００２８】１６．第１５項記載の電力トランジスタで
あって、付加的に、ソースを基板から電気的に分離す
る、該第１及び第２トランジスタセルのソースの下の該
基板に形成された絶縁領域を有することを特徴とする電
力トランジスタ。 １７．ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向Ｄ
ＭＯＳトランジスタのＲＤＳｏｎ性能を改善する方法で
あって：半導体基板を形成し、該基板にトレンチを形成
し、該トレンチの回りにドリフト領域を形成し、該ソー
ス領域と該トレンチとの間の空間で、該基板にソース領
域を形成し、該基板にドレイン領域を形成し該ドリフト
領域へ接続を行い、該トレンチを満たすパターン化され
た絶縁層を形成し、該ソース領域と該トレンチとの間の
該空間の表面に第２のパターン化された絶縁層を形成
し、第２絶縁層の表面にパターン化された導電層を形成
することから成る方法。
【００２９】１８．第１７項記載の方法において、基板
から電気的に分離されたそのソースを有する狭められた
セルピッチを備える横方向ＤＭＯＳトランジスタが、更
に、該ソース領域の下にボディ領域を形成し、該ボディ
領域の下に絶縁領域を形成することから成ることを特徴
とする方法。 １９．ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向Ｄ
ＭＯＳトランジスタのＲＤＳｏｎ性能を改善する方法で
あって：半導体基板を形成し、該基板に第１トレンチを
形成し、該トレンチの回りにドリフト領域を形成し、該
ソース領域と該トレンチとの間で、該基板にソース領域
を形成し、該トレンチを満たす第１のパターン化された
絶縁層を形成し、第２トレンチが該第１トレンチを取り
囲む該ドリフト領域の下へ広がるように、第１絶縁層内
に第２トレンチを形成し、ドレイン領域が第１トレンチ
を取り囲む該ドリフト領域への電気的な接続を行うよう
に、第２トレンチ内にドレイン領域を形成し、該ソース
領域と該トレンチとの間の空間の表面に第２のパターン
化された絶縁層を形成し、該第２の絶縁層の表面にパタ
ーン化された導電層を形成することから成ることを特徴
とする方法。
【００３０】２０．第１９項記載の方法において、該基
板から電気的に分離されたそのソースを有する狭められ
たセルピッチを備える横方向ＤＭＯＳトランジスタが、
更に、該ソース領域の下にボディ領域を形成し、該ボデ
ィ領域の下に絶縁領域を形成することから成ることを特
徴とする方法。
【００３１】２１．トレンチベーストランジスタ技術を
利用することによって、降伏性能を犠牲にすることなく
改善されたＲＤＳｏｎ性能を提供する高電圧電力トラン
ジスタセルが開発された。ソース、ドレイン、及びトレ
ンチが基板に形成される。該ソースと該トレンチとの間
の空間上の表面にゲートが形成される。ドリフト領域が
該トレンチの回りに形成される。該ソースと該基板との
間の電気的な分離を可能にする絶縁領域を選択的に付加
することができる。更に、単一の半導体チップ上に存在
し、相互に電気的に分離される多数の高電圧電力トラン
ジスタを、横方向の電流の流れが可能にする。トレンチ
の回りに形成されたドリフト領域が、ダイ領域を犠牲に
することなくＲＥＳＵＲＦトランジスタ特性を提供す
る。
【００３２】
【効果】本発明によれば、単一の半導体ダイ上に集積さ
れる多くの、独立の素子が必要となる適用対象に、トレ
ンチ技法を用いる電力トランジスタを提供することがで
きる。また、ソースと基板との間の電気的な分離を備え
るトレンチ技法を用いる高電力トランジスタを提供する
もできる。
【図面の簡単な説明】
【図１】垂直トレンチベースＤＭＯＳトランジスタを示
す従来技術の断面図。
【図２】本発明の好適な実施例を示す断面図。
【図３】ロウ側駆動の構成を示す回路図。
【図４】本発明の別の実施例を示す断面図。
【図５】ハイ側駆動の構成を示す回路図。
【図６】本発明の更に別の実施例を示す断面図。
【図７】本発明の更に別の実施例を示す断面図。
【符号の説明】
１４ ドリフト領域 １５ チャネル ２０ ソース ２７ トレンチ ５０ トランジスタ ６０ トランジスタ ７０ トランジスタ ８０ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｒ 7514−4Ｍ ３０１ Ｗ 7514−4Ｍ ３０１ Ｇ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ソースと、 ゲートと、 ドレインと、 前記ゲートと前記ドレインとの間に配置されたトレンチ
    と、 前記トレンチを取り囲むドリフト領域とを有することを
    特徴とする横方向電力用トランジスタ。
  2. 【請求項２】 ダイ領域を増大することなくトランジス
    タ降伏電圧性能を向上させ、単一の半導体チップ上に多
    数のトランジスタを形成し、セルピッチの縮減によって
    横方向ＤＭＯＳトランジスタのＲＤＳｏｎ性能を改善す
    る方法であって：半導体基板を形成し、 前記基板にトレンチを形成し、 前記トレンチの回りにドリフト領域を形成し、 前記トレンチとの間に離隔領域をもって前記基板にソー
    ス領域を形成し、 前記基板にドレイン領域を形成し前記ドリフト領域へ接
    続を行い、 前記トレンチを満たすパターン化された絶縁層を形成
    し、 前記ソース領域と前記トレンチとの間の前記離隔領域の
    表面にパターン化された第２の絶縁層を形成し、 前記第２絶縁層の表面にパターン化された導電層を形成
    することから成る方法。
JP5217678A 1992-09-02 1993-09-01 Ｍｏｓｆｅｔ及びその製造方法 Pending JPH0774352A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/939,349 US5539238A (en) 1992-09-02 1992-09-02 Area efficient high voltage Mosfets with vertical resurf drift regions
US939349 1992-09-02

Publications (1)

Publication Number Publication Date
JPH0774352A true JPH0774352A (ja) 1995-03-17

Family

ID=25473029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5217678A Pending JPH0774352A (ja) 1992-09-02 1993-09-01 Ｍｏｓｆｅｔ及びその製造方法

Country Status (2)

Country Link
US (3) US5539238A (ja)
JP (1) JPH0774352A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249646A (ja) * 2001-12-18 2003-09-05 Fuji Electric Co Ltd 半導体装置
US6730961B2 (en) 2001-12-18 2004-05-04 Fuji Electric Co., Ltd. Semiconductor device
JP2004247541A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6806174B2 (en) 2003-01-30 2004-10-19 Anam Semiconductor, Inc. Semiconductor devices and methods for fabricating the same
US6861702B2 (en) 2001-05-11 2005-03-01 Fuji Electric Co., Ltd. Semiconductor device
US6921942B2 (en) 2003-10-30 2005-07-26 Oki Electric Industry Co., Ltd. Structure of a lateral diffusion MOS transistor in widespread use as a power control device
US7049202B2 (en) 2001-05-18 2006-05-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP2006332580A (ja) * 2005-04-28 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011187530A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017168759A (ja) * 2016-03-18 2017-09-21 東芝メモリ株式会社 不揮発性半導体記憶装置およびその製造方法
JP2019096776A (ja) * 2017-11-24 2019-06-20 日産自動車株式会社 半導体装置及びその製造方法

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
DE19638438A1 (de) 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
KR100268930B1 (ko) * 1996-11-12 2000-10-16 김영환 박막트랜지스터의 구조 및 그 제조방법
US6235581B1 (en) * 1997-07-02 2001-05-22 Texas Instruments Incorporated Floating gate memory structure and method for forming a low resistance continuous source line
FR2770687A1 (fr) * 1997-11-04 1999-04-30 Motorola Semiconducteurs Dispositif a semiconducteur lateral et son procede de formation
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
US6506648B1 (en) * 1998-09-02 2003-01-14 Cree Microwave, Inc. Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
AU4820100A (en) * 1999-05-06 2000-11-21 Cp Clare Corporation Mosfet with field reducing trenches in body region
US6140193A (en) * 1999-05-12 2000-10-31 United Microelectronics Corp. Method for forming a high-voltage semiconductor device with trench structure
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6118683A (en) * 1999-09-29 2000-09-12 Infineon Technologies North America Corporation Dynamic random access memory cell layout
EP1198010A1 (en) * 2000-10-11 2002-04-17 STMicroelectronics S.r.l. Power semiconductor device comprising a lateral DMOS transistor
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
DE10120052A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
DE10131705B4 (de) * 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
DE10131704A1 (de) 2001-06-29 2003-01-16 Atmel Germany Gmbh Verfahren zur Dotierung eines Halbleiterkörpers
DE10131706B4 (de) * 2001-06-29 2005-10-06 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors
GB0119215D0 (en) 2001-08-07 2001-09-26 Koninkl Philips Electronics Nv Trench bipolar transistor
US6784505B2 (en) 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
DE10354249A1 (de) * 2002-11-22 2004-06-03 Fuji Electric Device Technology Co. Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
US20040108544A1 (en) * 2002-12-09 2004-06-10 Semiconductor Components Industries, Llc High voltage mosfet with laterally varying drain doping and method
WO2004070791A2 (en) * 2003-02-04 2004-08-19 Great Wall Semiconductor Bi-directional power switch
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
US7967835B2 (en) * 2003-05-05 2011-06-28 Tyco Healthcare Group Lp Apparatus for use in fascial cleft surgery for opening an anatomic space
EP1623495B1 (en) 2003-05-06 2009-10-07 Enecsys Limited Power supply circuits
US8067855B2 (en) * 2003-05-06 2011-11-29 Enecsys Limited Power supply circuits
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7005703B2 (en) * 2003-10-17 2006-02-28 Agere Systems Inc. Metal-oxide-semiconductor device having improved performance and reliability
WO2005059958A2 (en) 2003-12-12 2005-06-30 Great Wall Semiconductor Corporation Monolithic power semiconductor structures
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
GB0407363D0 (en) * 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
WO2006048689A2 (en) * 2004-11-08 2006-05-11 Encesys Limited Integrated circuits and power supplies
US7211477B2 (en) * 2005-05-06 2007-05-01 Freescale Semiconductor, Inc. High voltage field effect device and method
US20060286757A1 (en) * 2005-06-15 2006-12-21 John Power Semiconductor product and method for forming a semiconductor product
US7868394B2 (en) * 2005-08-09 2011-01-11 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of manufacturing the same
US7375408B2 (en) * 2005-10-11 2008-05-20 United Microelectronics Corp. Fabricating method of a high voltage metal oxide semiconductor device
CN100454578C (zh) * 2005-10-27 2009-01-21 联华电子股份有限公司 高压金属氧化物半导体元件及其制造方法
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US20070157516A1 (en) * 2006-01-09 2007-07-12 Fischer Bernhard A Staged modular hydrocarbon reformer with internal temperature management
EP1868239B1 (en) * 2006-06-12 2020-04-22 ams AG Method of manufacturing trenches in a semiconductor body
KR100770539B1 (ko) * 2006-08-11 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
WO2008059443A1 (en) * 2006-11-16 2008-05-22 Nxp B.V. Self-aligned impact-ionization field effect transistor
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US12316274B2 (en) 2006-12-06 2025-05-27 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
TWI347675B (en) * 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method
US7775819B2 (en) * 2007-02-02 2010-08-17 Bader Scott M Buss plate bushing retainer and assembly thereof
US20080251863A1 (en) * 2007-04-14 2008-10-16 Sheng-Yi Huang High-voltage radio-frequency power device
KR100887030B1 (ko) 2007-05-29 2009-03-04 주식회사 동부하이텍 반도체 소자의 고전압 드리프트 형성 방법
US20080308868A1 (en) * 2007-06-15 2008-12-18 United Microelectronics Corp. High voltage metal oxide semiconductor transistor and fabrication method thereof
US7838940B2 (en) * 2007-12-04 2010-11-23 Infineon Technologies Ag Drain-extended field effect transistor
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
CN101933209B (zh) 2007-12-05 2015-10-21 太阳能安吉有限公司 分布式电力装置中的安全机构、醒来和关闭方法
US8289742B2 (en) 2007-12-05 2012-10-16 Solaredge Ltd. Parallel connected inverters
WO2009072075A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Photovoltaic system power tracking method
WO2009118682A2 (en) 2008-03-24 2009-10-01 Solaredge Technolgies Ltd. Zero current switching
EP2294669B8 (en) 2008-05-05 2016-12-07 Solaredge Technologies Ltd. Direct current power combiner
US20100109080A1 (en) * 2008-11-05 2010-05-06 Sheng-Yi Huang Pseudo-drain mos transistor
US12418177B2 (en) 2009-10-24 2025-09-16 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
JP2012033552A (ja) * 2010-07-28 2012-02-16 On Semiconductor Trading Ltd 双方向スイッチ及びその製造方法
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
US8878295B2 (en) * 2011-04-13 2014-11-04 National Semiconductor Corporation DMOS transistor with a slanted super junction drift structure
US20130043513A1 (en) 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
US8679919B2 (en) 2011-12-15 2014-03-25 Semiconductor Components Industries, Llc Electronic device comprising a conductive structure and an insulating layer within a trench and a process of forming the same
US8541302B2 (en) 2011-12-15 2013-09-24 Semiconductor Components Industries, Llc Electronic device including a trench with a facet and a conductive structure therein and a process of forming the same
US8647970B2 (en) 2011-12-15 2014-02-11 Semiconductor Components Industries, Llc Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
US8592279B2 (en) 2011-12-15 2013-11-26 Semicondcutor Components Industries, LLC Electronic device including a tapered trench and a conductive structure therein and a process of forming the same
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
DE112012005981B4 (de) * 2012-03-05 2025-04-30 Mitsubishi Electric Corporation Halbleitervorrichtungen
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US8748981B2 (en) * 2012-09-07 2014-06-10 Freescale Semiconductor, Inc. Semiconductor device and related fabrication methods
US9070576B2 (en) 2012-09-07 2015-06-30 Freescale Semiconductor Inc. Semiconductor device and related fabrication methods
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
EP2779251B1 (en) 2013-03-15 2019-02-27 Solaredge Technologies Ltd. Bypass mechanism
US9520390B2 (en) 2013-03-15 2016-12-13 Semiconductor Components Industries, Llc Electronic device including a capacitor structure and a process of forming the same
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
CN105448990B (zh) * 2014-08-26 2019-07-02 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
US9385229B2 (en) 2014-09-24 2016-07-05 Freescale Semiconductor, Inc. Semiconductor device with improved breakdown voltage
US9306060B1 (en) 2014-11-20 2016-04-05 Freescale Semiconductor Inc. Semiconductor devices and related fabrication methods
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US12057807B2 (en) 2016-04-05 2024-08-06 Solaredge Technologies Ltd. Chain of power devices
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US20170373142A1 (en) 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
CN106711186A (zh) * 2016-12-08 2017-05-24 长沙理工大学 一种低比导的高压功率器件
CN113130646B (zh) * 2019-12-30 2023-05-02 无锡华润上华科技有限公司 一种半导体器件及其制作方法
US20220384594A1 (en) * 2020-03-04 2022-12-01 Powerlite Semiconductor (Shanghai) Co., Ltd Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156446A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 半導体装置およびその製造方法
JPS61141180A (ja) * 1984-12-14 1986-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
JPS62132356A (ja) * 1985-12-04 1987-06-15 Sony Corp 半導体装置の製造方法
JPH0620108B2 (ja) * 1987-03-23 1994-03-16 三菱電機株式会社 半導体装置の製造方法
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
JPH07105493B2 (ja) * 1987-12-18 1995-11-13 松下電子工業株式会社 Ｍｉｓ型トランジスタ
JPH01187870A (ja) * 1988-01-22 1989-07-27 Hitachi Ltd 半導体装置およびその製造方法
JP2650733B2 (ja) * 1988-08-24 1997-09-03 株式会社日立製作所 半導体集積回路装置
JPH02119184A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd 絶縁ゲート半導体装置およびその製造方法
JPH02125667A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH0366166A (ja) * 1989-08-04 1991-03-20 Nissan Motor Co Ltd 半導体装置
JPH03190278A (ja) * 1989-12-20 1991-08-20 Oki Electric Ind Co Ltd オフセット型ｍｉｓトランジスタ装置
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861702B2 (en) 2001-05-11 2005-03-01 Fuji Electric Co., Ltd. Semiconductor device
DE10220810B4 (de) * 2001-05-11 2009-09-10 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauteil
US7049202B2 (en) 2001-05-18 2006-05-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US7312133B2 (en) 2001-05-18 2007-12-25 Fuji Electric Holdings Co., Ltd. Method of manufacturing semiconductor device
JP2003249646A (ja) * 2001-12-18 2003-09-05 Fuji Electric Co Ltd 半導体装置
US6730961B2 (en) 2001-12-18 2004-05-04 Fuji Electric Co., Ltd. Semiconductor device
US6806174B2 (en) 2003-01-30 2004-10-19 Anam Semiconductor, Inc. Semiconductor devices and methods for fabricating the same
JP2004247541A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6921942B2 (en) 2003-10-30 2005-07-26 Oki Electric Industry Co., Ltd. Structure of a lateral diffusion MOS transistor in widespread use as a power control device
JP2006332580A (ja) * 2005-04-28 2006-12-07 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011187530A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 半導体装置およびその製造方法
JP2017168759A (ja) * 2016-03-18 2017-09-21 東芝メモリ株式会社 不揮発性半導体記憶装置およびその製造方法
JP2019096776A (ja) * 2017-11-24 2019-06-20 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5539238A (en) 1996-07-23
US5569949A (en) 1996-10-29
US5696010A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
JPH0774352A (ja) Ｍｏｓｆｅｔ及びその製造方法
JP3348911B2 (ja) トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体
US7405452B2 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US5589405A (en) Method for fabricating VDMOS transistor with improved breakdown characteristics
US6600194B2 (en) Field-effect semiconductor devices
US5578508A (en) Vertical power MOSFET and process of fabricating the same
KR100816253B1 (ko) 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법
US6432775B2 (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US5032888A (en) Conductivity modulation buried gate trench type MOSFET
US6518127B2 (en) Trench DMOS transistor having a double gate structure
US6025237A (en) Methods of forming field effect transistors having graded drain region doping profiles therein
US6849898B2 (en) Trench MIS device with active trench corners and thick bottom oxide
US6787872B2 (en) Lateral conduction superjunction semiconductor device
US20100065908A1 (en) Alignment of trench for mos
JP2000353805A (ja) 拡張されたトレンチ及びドーピング領域を有するｍｏｓゲートパワー素子及び、それを形成するプロセス
JP2006511974A (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
US6639276B2 (en) Power MOSFET with ultra-deep base and reduced on resistance
JPH06260652A (ja) 高電圧パワートランジスタおよびその形成方法
JP3219045B2 (ja) 縦型ｍｉｓｆｅｔの製造方法
US4845051A (en) Buried gate JFET
JP3069054B2 (ja) 半導体デバイスのターミネーション構造およびその製法
JP2004311547A (ja) 縦形ｍｏｓトランジスタの製造方法
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
JPH0286136A (ja) 半導体素子およびその製造方法
US6133606A (en) High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020405