JPH077435A - Dither mixing circuit of ΣΔ AD converter - Google Patents

Dither mixing circuit of ΣΔ AD converter

Info

Publication number
JPH077435A
JPH077435A JP14878893A JP14878893A JPH077435A JP H077435 A JPH077435 A JP H077435A JP 14878893 A JP14878893 A JP 14878893A JP 14878893 A JP14878893 A JP 14878893A JP H077435 A JPH077435 A JP H077435A
Authority
JP
Japan
Prior art keywords
dither
voltage
reference voltage
converter
mixing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14878893A
Other languages
Japanese (ja)
Other versions
JP3189077B2 (en
Inventor
Hiroaki Idogawa
寛昭 伊戸川
Seiji Miyoshi
清司 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14878893A priority Critical patent/JP3189077B2/en
Publication of JPH077435A publication Critical patent/JPH077435A/en
Application granted granted Critical
Publication of JP3189077B2 publication Critical patent/JP3189077B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【目的】ΣΔAD変換器におけるディザ混入回路に関
し、入力信号を変化させることなしに、ディザを加えら
れるようにした、ΣΔAD変換器のディザ混入回路を提
供することを目的とする。 【構成】信号源1の電圧と基準電圧との差の電圧をコン
デンサCに充電し、充電された電圧と基準電圧との差の
電圧を積分して出力を発生するΣΔ変調部2を備え、こ
の積分出力を用いて1ビットのAD変換を行うようにし
たΣΔAD変換器において、ディザ混入回路3を設け
て、積分時の基準電圧の値を変化させることによって信
号源1の電圧にディザを混入して、ΣΔAD変換器のS
/N特性のレベル依存を防止するように構成する。
(57) [Abstract] [Object] Regarding a dither mixing circuit in a ΣΔ AD converter, an object of the present invention is to provide a dither mixing circuit of the ΣΔ AD converter in which dither can be added without changing the input signal. . A ΣΔ modulator 2 for charging a capacitor C with a voltage difference between a voltage of a signal source 1 and a reference voltage and integrating a voltage difference between the charged voltage and a reference voltage to generate an output, In a ΣΔ AD converter configured to perform 1-bit AD conversion using this integrated output, a dither mixing circuit 3 is provided, and dither is mixed in the voltage of the signal source 1 by changing the value of the reference voltage during integration. Then, S of the ΣΔ AD converter
It is configured to prevent the level dependency of the / N characteristic.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ΣΔAD変換器の改良
に関し、特に入力信号を変化させることなしに、ディザ
を加えられるようにした、ΣΔAD変換器のディザ混入
回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a .SIGMA..DELTA. AD converter, and more particularly to a dither mixing circuit of a .SIGMA..DELTA. AD converter which can add dither without changing an input signal.

【0002】ΣΔAD変換器のS/N特性は、入力信号
のレベルに依存して変化する。これに対して、入力信号
に微小信号(ディザ)を混入して、このようなレベル依
存を防止する方法が知られている。
The S / N characteristic of the ΣΔ AD converter changes depending on the level of the input signal. On the other hand, a method is known in which a minute signal (dither) is mixed into an input signal to prevent such level dependence.

【0003】ΣΔAD変換器におけるディザ混入回路
は、入力信号を変化させることなしに、ディザを混入で
きるものであることが要望される。
The dither mixing circuit in the ΣΔ AD converter is required to be capable of mixing dither without changing the input signal.

【0004】[0004]

【従来の技術】図4は、ディザ信号源を持つΣΔAD変
換器を示したものであって、11は信号源、12はΣΔ
AD変換器、13はディジタル・フィルタを示してい
る。ΣΔAD変換器12は、信号源11のアナログ入力
信号に対して、あるサンプリング周波数で1ビットのア
ナログ・ディジタル(AD)変換を行い、この出力をデ
ィジタル・フィルタ13を経て帯域制限することによっ
て、ディジタル化された出力を得る。
2. Description of the Related Art FIG. 4 shows a ΣΔ AD converter having a dither signal source, where 11 is a signal source and 12 is ΣΔ.
An AD converter, 13 is a digital filter. The ΣΔ AD converter 12 performs 1-bit analog-to-digital (AD) conversion on the analog input signal of the signal source 11 at a certain sampling frequency, and limits the output of this output through a digital filter 13 to obtain a digital signal. Get the converted output.

【0005】ΣΔAD変換器は、そのS/N特性が入力
信号のレベルに依存して変化するため、入力信号に適当
な微小信号(ディザ)を混入することによって、これを
改善することができる。図4において14はディザ信号
源であって、適当な直流信号または交流信号(方形波
等)からなるディザ信号を、加算部15を経て信号源1
1の入力信号に加算することによって、ΣΔAD変換器
12のS/N特性のレベル依存を防止することができ
る。
Since the S / N characteristic of the ΣΔ AD converter changes depending on the level of the input signal, this can be improved by mixing an appropriate minute signal (dither) into the input signal. In FIG. 4, reference numeral 14 denotes a dither signal source, which supplies a dither signal composed of an appropriate DC signal or AC signal (square wave or the like) to the signal source 1 via an adding unit 15.
By adding it to the input signal of 1, it is possible to prevent the S / N characteristic of the ΣΔ AD converter 12 from depending on the level.

【0006】図5は、従来のΣΔAD変換器におけるデ
ィザ混入回路とΣΔ変調部の例を示したものである。2
1はΣΔ変調部であって、SW1 〜SW4 はスイッチド
・キャパシタ部を構成するスイッチ、C0 はサンプリン
グ用のコンデンサ、OP1 は積分器を構成するオペアン
プ(演算増幅器)であって、C1 はその積分コンデンサ
である。22はディザ混入回路であって、OP2 はオペ
アンプ(演算増幅器)、R1,2 は抵抗である。
FIG. 5 shows an example of a dither mixing circuit and a ΣΔ modulation section in a conventional ΣΔ AD converter. Two
Reference numeral 1 denotes a ΣΔ modulation unit, SW 1 to SW 4 are switches forming a switched capacitor unit, C 0 is a sampling capacitor, OP 1 is an operational amplifier (operational amplifier) forming an integrator, C 1 is the integrating capacitor. Reference numeral 22 is a dither mixing circuit, OP 2 is an operational amplifier (operational amplifier), and R 1 and R 2 are resistors.

【0007】ΣΔ変調部21において、スイッチド・キ
ャパシタ部のスイッチSW1 とSW 2 、およびスイッチ
SW3 とSW4 は、あるサンプリング周波数で交互にオ
ン,オフを繰り返す。
In the ΣΔ modulator 21, the switched key
Switch SW of capacitor1 And SW 2 , And switch
SW3 And SWFour Are alternately turned on at a certain sampling frequency.
Turn on and off repeatedly.

【0008】スイッチSW1 ,SW2 がオンのとき、ス
イッチSW3 ,SW4 がオフであって、入力信号と基準
電圧Vref との差の電圧によって、コンデンサC0 が充
電される。スイッチSW3 ,SW4 がオンのとき、スイ
ッチSW1 ,SW2 がオフであって、基準電圧Vref
コンデンサC0 の電圧との差の電圧によって、積分コン
デンサC1 に積分される。
When the switches SW 1 and SW 2 are on, the switches SW 3 and SW 4 are off, and the capacitor C 0 is charged by the voltage difference between the input signal and the reference voltage V ref . When the switches SW 3 and SW 4 are on, the switches SW 1 and SW 2 are off, and the integrating capacitor C 1 is integrated by the difference voltage between the reference voltage V ref and the voltage of the capacitor C 0 .

【0009】信号源11の電圧をVS としたとき、ディ
ザ混入回路22におけるオペアンプOP2 は、+端子の
入力を中心として、−(R2 /R1 )VS を加算した出
力を発生する。この際、+端子の入力として、基準電圧
ref に対してある電圧α(V)を加算することによっ
て、ΣΔAD変換器におけるディザの混入を行うことが
できる。
When the voltage of the signal source 11 is V S , the operational amplifier OP 2 in the dither mixing circuit 22 generates an output obtained by adding − (R 2 / R 1 ) V S centered on the input of the + terminal. . At this time, dither can be mixed in the ΣΔ AD converter by adding a certain voltage α (V) to the reference voltage V ref as an input to the + terminal.

【0010】図6は、従来のΣΔAD変換器におけるデ
ィザ混入回路とΣΔ変調部の他の例を示したものであ
る。図6において、ΣΔ変調部21は図5の場合と同様
である。23はディザ混入回路、24はディザ信号源で
ある。ディザ混入回路23において、SW11〜SW14
は第2のスイッチド・キャパシタ部を構成するスイッ
チ、C01はサンプリング用のコンデンサである。
FIG. 6 shows another example of the dither mixing circuit and the ΣΔ modulation section in the conventional ΣΔ AD converter. In FIG. 6, the ΣΔ modulator 21 is the same as that in the case of FIG. Reference numeral 23 is a dither mixing circuit, and 24 is a dither signal source. In the dither mixing circuit 23, SW 11 to SW 14 4
Is a switch that constitutes the second switched capacitor unit, and C 01 is a sampling capacitor.

【0011】ディザ混入回路23において、スイッチド
・キャパシタ部のスイッチSW11,SW12、およびスイ
ッチSW13,SW14は、ΣΔ変調部21のスイッチド・
キャパシタ部のスイッチSW1 とSW2 、およびスイッ
チSW3 とSW4 と同期して交互にオン,オフを繰り返
し、ディザ信号源24からコンデンサC01に充電された
電荷が、ΣΔ変調部21の積分コンデンサC1 に充電さ
れることによって、ディザの混入が行われる。
In the dither mixing circuit 23, the switches SW 11 and SW 12 and the switches SW 13 and SW 14 in the switched capacitor section are switched in the ΣΔ modulation section 21.
Alternately turned on in synchronization with the switch SW 1 and SW 2, and the switch SW 3 and SW 4 of the capacitor unit, repeatedly off, the electric charge charged from the dither signal source 24 to the capacitor C 01 is the integral of the ΣΔ modulation unit 21 Dither mixing is performed by charging the capacitor C 1 .

【0012】[0012]

【発明が解決しようとする課題】図5に示されたΣΔA
D変換器は、その前段にオペアンプ等からなるディザ混
入回路を設けて、入力信号にディザを加えるようにして
いる。この回路では、入力信号が、前段に置かれたオペ
アンプを通るため、オペアンプの特性に影響されやすい
という問題がある。
ΣΔA shown in FIG.
The D converter is provided with a dither mixing circuit including an operational amplifier or the like in the preceding stage to add dither to the input signal. In this circuit, since the input signal passes through the operational amplifier placed in the previous stage, there is a problem that the characteristics of the operational amplifier are easily affected.

【0013】また図6に示されたΣΔAD変換器では、
ディザを加えるためにΣΔAD変換器の前段にオペアン
プ等を必要としないため、オペアンプの特性に影響され
ることがないが、信号入力部にスイッチド・キャパシタ
部を2つ持つため、両スイッチド・キャパシタ部の動作
タイミングの調節を厳密に行わなければならない。また
ディザ混入側のスイッチド・キャパシタ部のコンデンサ
の精度も、ΣΔAD変換器の特性劣化の原因になるとい
う問題がある。
Further, in the ΣΔ AD converter shown in FIG. 6,
Since an operational amplifier or the like is not required before the ΣΔ AD converter to add dither, it is not affected by the characteristics of the operational amplifier, but since it has two switched capacitor sections in the signal input section, both switched It is necessary to strictly adjust the operation timing of the capacitor unit. Further, there is a problem that the accuracy of the capacitor of the switched capacitor unit on the dither mixed side also causes the characteristic deterioration of the ΣΔ AD converter.

【0014】本発明は、このような従来技術の課題を解
決しようとするものであって、ディザ混入のために、Σ
ΔAD変換器の前段にオペアンプ等を必要としないの
で、オペアンプの特性に影響されることがなく、また常
に同じディザ信号を与えることができるので、ディザ信
号の変化によるS/N特性の劣化を防止することが可能
な、ΣΔAD変換器を提供することを目的としている。
The present invention is intended to solve the problems of the prior art as described above.
Since no operational amplifier or the like is required in the preceding stage of the ΔAD converter, the characteristics of the operational amplifier are not affected and the same dither signal can be always applied, so that the deterioration of the S / N characteristic due to the change of the dither signal is prevented. It is an object of the present invention to provide a ΣΔ AD converter capable of performing the above.

【0015】[0015]

【課題を解決するための手段】図1は本発明の原理的構
成を示したものである。 (1) 信号源1の電圧と基準電圧との差の電圧をコンデン
サCに充電し、この充電電圧と基準電圧との差の電圧を
積分して出力を発生するΣΔ変調部2を備えたΣΔAD
変換器において、基準電圧にディザを加算して出力する
ディザ混入回路3を設け、積分時の基準電圧を変化させ
ることによって、信号源1の電圧にディザを混入する。
FIG. 1 shows the basic configuration of the present invention. (1) ΣΔAD provided with a ΣΔ modulator 2 that charges the capacitor C with a voltage difference between the voltage of the signal source 1 and the reference voltage, and integrates the voltage difference between the charging voltage and the reference voltage to generate an output
In the converter, the dither mixing circuit 3 that adds the dither to the reference voltage and outputs it is provided, and the dither is mixed into the voltage of the signal source 1 by changing the reference voltage at the time of integration.

【0016】(2)(1)において、ディザ混入回路3が、逆
相入力を接地され正相入力に基準電圧を与えられた演算
増幅器OPを有し、この演算増幅器OPの出力を積分時
の基準電圧として与えるようにする。
(2) In (1), the dither mixing circuit 3 has an operational amplifier OP whose negative-phase input is grounded and whose positive-phase input is supplied with a reference voltage. The output of this operational amplifier OP is integrated. It should be given as a reference voltage.

【0017】(3)(2)において、演算増幅器OPが、出力
端子と逆相入力間に異なる値の抵抗とスイッチとの直列
回路からなる帰還回路を2組有し、各スイッチを交互に
オンに制御することによって、基準電圧に方形波を付加
した電圧を積分時の基準電圧として与えるようにする。
(3) In (2), the operational amplifier OP has two sets of feedback circuits each consisting of a series circuit of a resistor and a switch having different values between the output terminal and the anti-phase input, and the switches are alternately turned on. Control is performed so that a voltage obtained by adding a square wave to the reference voltage is applied as the reference voltage for integration.

【0018】(4)(2)において、演算増幅器OPが、出力
端子と逆相入力間に異なる値の抵抗とスイッチとの直列
回路からなる複数組の帰還回路を有し、いずれかのスイ
ッチをオンに制御することによって、基準電圧に異なる
電圧を付加した電圧を積分時の基準電圧として与えるよ
うにする。
(4) In (2), the operational amplifier OP has a plurality of sets of feedback circuits consisting of series circuits of resistors and switches having different values between the output terminal and the anti-phase input, and one of the switches is By controlling to be on, a voltage obtained by adding a different voltage to the reference voltage is given as the reference voltage for integration.

【0019】[0019]

【作用】(1) ΣΔ変調部2においては、信号源1の電圧
と基準電圧との差の電圧をコンデンサCに充電して、充
電電圧と基準電圧との差の電圧を積分して出力を発生す
る。ΣΔAD変換器は、この積分出力を用いて1ビット
のAD変換出力を発生する。
(1) In the ΣΔ modulation section 2, the capacitor C is charged with the voltage difference between the voltage of the signal source 1 and the reference voltage, and the voltage difference between the charging voltage and the reference voltage is integrated to obtain an output. Occur. The ΣΔ AD converter uses this integrated output to generate a 1-bit AD conversion output.

【0020】この場合に、ディザ混入回路3を設けて、
基準電圧にディザを加算して出力して、ΣΔ変調部2に
おける積分時の基準電圧を変化させることによって、信
号源1の電圧にディザを混入するようにするので、ディ
ザ混入のために、ΣΔAD変換器の前段に演算増幅器等
を必要とせず、従ってΣΔAD変換器の性能が、演算増
幅器の特性に影響されることがない。
In this case, by providing the dither mixing circuit 3,
The dither is added to the reference voltage and output, and the reference voltage at the time of integration in the ΣΔ modulation unit 2 is changed so that the dither is mixed in the voltage of the signal source 1. No operational amplifier or the like is required in the preceding stage of the converter, and therefore the performance of the ΣΔ AD converter is not affected by the characteristics of the operational amplifier.

【0021】(2)(1)の場合に、ディザ混入回路3に、逆
相入力を接地され正相入力に基準電圧を与えられた演算
増幅器OPを設け、この演算増幅器OPの出力を積分時
の基準電圧として与えることによって、入力信号にディ
ザを付与することができる。
(2) In the case of (1), the dither mixing circuit 3 is provided with an operational amplifier OP whose negative-phase input is grounded and whose positive-phase input is supplied with a reference voltage. It is possible to add dither to the input signal by applying it as the reference voltage.

【0022】(3)(2)の場合に、演算増幅器OPに、出力
端子と逆相入力間に異なる値の抵抗とスイッチとの直列
回路を接続した帰還回路を2組設けて、各スイッチを交
互にオンに制御することによって、基準電圧に方形波を
付加した電圧を積分時の基準電圧として与えることがで
き、これによって入力信号に方形波のディザを付与する
ことができる。
In the cases of (3) and (2), two sets of feedback circuits in which a series circuit of a resistor and a switch having different values are connected between the output terminal and the anti-phase input are provided in the operational amplifier OP, and each switch is provided. By alternately turning on the control, a voltage obtained by adding a square wave to the reference voltage can be given as a reference voltage for integration, and thus a square wave dither can be given to the input signal.

【0023】(4)(2)の場合に、演算増幅器OPに、出力
端子と逆相入力間に異なる値の抵抗とスイッチとの直列
回路からなる複数組の帰還回路を設けて、いずれかのス
イッチをオンに制御することによって、異なる電圧を基
準電圧に付加した電圧を積分時の基準電圧として与える
ことができ、これによって入力信号に異なる直流電圧を
ディザとして付与することができる。
In the cases of (4) and (2), the operational amplifier OP is provided with a plurality of sets of feedback circuits each including a series circuit of a resistor and a switch having different values between the output terminal and the negative phase input, By controlling the switch to be turned on, a voltage obtained by adding a different voltage to the reference voltage can be given as the reference voltage at the time of integration, whereby a different DC voltage can be given to the input signal as dither.

【0024】[0024]

【実施例】図2は、本発明の一実施例を示したものであ
って、ディザとして直流電圧を用いる場合を示してい
る。図5におけると同じ部分を同じ記号で示し、25は
ディザ混入回路である。ディザ混入回路25において、
OP3 はオペアンプ(演算増幅器)、R1 ,R2 は抵抗
である。
FIG. 2 shows an embodiment of the present invention in which a DC voltage is used as dither. The same parts as in FIG. 5 are indicated by the same symbols, and 25 is a dither mixing circuit. In the dither mixing circuit 25,
OP 3 is an operational amplifier (operational amplifier), and R 1 and R 2 are resistors.

【0025】信号源11からA点に、入力信号が与えら
れる。ΣΔ変調部21のスイッチド・キャパシタ部にお
いて、スイッチSW1 ,SW2 がオンのとき、スイッチ
SW 3 ,SW4 がオフであって、入力電圧Vsと基準電
圧Vref との差の電圧によって、コンデンサC0 が充電
される。
An input signal is given from the signal source 11 to point A.
Be done. In the switched capacitor part of the ΣΔ modulator 21
Switch SW1 , SW2 Switch is on
SW 3 , SWFour Is off, the input voltage Vs and the reference voltage are
Pressure VrefDepending on the voltage difference between0 Is charged
To be done.

【0026】次にスイッチド・キャパシタ部において、
スイッチSW3 ,SW4 がオンのとき、スイッチSW
1 ,SW2 がオフであって、コンデンサC0 の充電電圧
と、B点における基準電圧Vref2との差の電圧によっ
て、積分コンデンサC1 に積分される。
Next, in the switched capacitor section,
When the switches SW 3 and SW 4 are on, the switch SW
When 1 and SW 2 are off, the voltage of the difference between the charging voltage of the capacitor C 0 and the reference voltage V ref2 at the point B is integrated into the integrating capacitor C 1 .

【0027】基準電圧Vref2は、オペアンプOP3 の+
入力における基準電圧Vref に対して、抵抗R1,2
比によって定まる直流のディザ電圧が付与されている。
The reference voltage V ref2 is + of the operational amplifier OP 3 .
A DC dither voltage determined by the ratio of the resistors R 1 and R 2 is applied to the reference voltage V ref at the input.

【0028】これによって、積分コンデンサC1 に積分
される電圧は、入力信号にディザが加わった電圧に基づ
くものとなるので、オペアンプ等を通過させることな
く、入力信号をΣΔAD変換器に入力させることができ
る。
As a result, the voltage integrated in the integrating capacitor C 1 is based on the voltage obtained by adding dither to the input signal, so that the input signal can be input to the ΣΔ AD converter without passing through an operational amplifier or the like. You can

【0029】図3は、本発明の他の実施例を示したもの
であって、ディザとして方形波電圧または異なる直流電
圧を用いる場合を示している。図2におけると同じ部分
を同じ記号で示し、ディザ混入回路26において、SW
5 ,SW6 はスイッチ、R3(R3 ≠R2 )は抵抗であ
る。
FIG. 3 shows another embodiment of the present invention, in which a square wave voltage or a different DC voltage is used as the dither. In the dither mixing circuit 26, the same parts as those in FIG.
5 and SW 6 are switches, and R 3 (R 3 ≠ R 2 ) is a resistor.

【0030】図3の実施例においては、スイッチSW
5 ,SW6 が交互にオン,オフを繰り返すことによっ
て、基準電圧Vref を微小電圧変化させた方形波からな
るディザを与えられた基準電圧Vref3が、オペアンプO
3 の出力B点に得られ、この電圧によって、図2の場
合と同様に、積分コンデンサC1 における電荷の積分が
行われる。
In the embodiment of FIG. 3, the switch SW
By alternately turning on and off 5 , 5 and SW 6 , the reference voltage V ref3 to which the reference voltage V ref is dithered and which is a square wave in which the reference voltage V ref is changed by a small voltage is applied to the operational amplifier O.
The output of P 3 is obtained at the point B, and this voltage integrates the charge in the integrating capacitor C 1 as in the case of FIG.

【0031】また、図3の実施例において、スイッチS
5 またはSW6 のいずれか一方をオンにすることによ
って、異なる直流電圧からなるディザを与えられた基準
電圧Vref3をB点に得ることができるので、ΣΔAD変
換器におけるディザを任意に変更することができる。
Also, in the embodiment of FIG. 3, the switch S
By turning on either W 5 or SW 6 , it is possible to obtain the reference voltage V ref3 to which the dither having different DC voltages is applied at the point B, so that the dither in the ΣΔ AD converter is arbitrarily changed. be able to.

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、入
力信号をオペアンプ等を通過させることなく、ΣΔAD
変換器に入力させることができるので、オペアンプ等の
影響によるS/N特性の劣化を防止することができる。
As described above, according to the present invention, ΣΔAD can be obtained without passing an input signal through an operational amplifier or the like.
Since it can be input to the converter, it is possible to prevent the deterioration of the S / N characteristic due to the influence of the operational amplifier or the like.

【0033】また本発明によれば、ディザ混入回路にお
けるオペアンプ回路の抵抗を変更するのみで、ディザ信
号の値を変更することができる。
Further, according to the present invention, the value of the dither signal can be changed only by changing the resistance of the operational amplifier circuit in the dither mixing circuit.

【0034】さらに本発明によれば、ΣΔ変調部のスイ
ッチド・キャパシタ部の基準電圧を与える部分を変更す
るだけなので、差動回路のΣΔAD変換器に対しても容
易に適用することができ、同様の効果を得ることができ
る。
Further, according to the present invention, since only the portion of the switched capacitor portion of the ΣΔ modulation portion that provides the reference voltage is changed, it can be easily applied to the ΣΔ AD converter of the differential circuit. The same effect can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.

【図2】本発明の一実施例を示す図である。FIG. 2 is a diagram showing an embodiment of the present invention.

【図3】本発明の他の実施例を示す図である。FIG. 3 is a diagram showing another embodiment of the present invention.

【図4】ディザ信号源を持つΣΔAD変換器を示す図で
ある。
FIG. 4 is a diagram showing a ΣΔ AD converter having a dither signal source.

【図5】従来のΣΔAD変換器におけるディザ混入回路
とΣΔ変調部の例を示す図である。
FIG. 5 is a diagram showing an example of a dither mixing circuit and a ΣΔ modulation section in a conventional ΣΔ AD converter.

【図6】従来のΣΔAD変換器におけるディザ混入回路
とΣΔ変調部の他の例を示す図である。
FIG. 6 is a diagram showing another example of a dither mixing circuit and a ΣΔ modulation section in a conventional ΣΔ AD converter.

【符号の説明】[Explanation of symbols]

1 信号源 2 ΣΔ変調部 3 ディザ混入回路 C コンデンサ OP 演算増幅器 1 Signal Source 2 ΣΔ Modulator 3 Dither Mixing Circuit C Capacitor OP Operational Amplifier

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 信号源(1)の電圧と基準電圧との差の
電圧をコンデンサ(C)に充電し、該充電された電圧と
基準電圧との差の電圧を積分して出力を発生するΣΔ変
調部(2)を備えたΣΔAD変換器において、 基準電圧にディザを加算して出力するディザ混入回路
(3)を設け、前記積分時の基準電圧を変化させること
によって、前記信号源(1)の電圧にディザを混入する
ことを特徴とするΣΔAD変換器のディザ混入回路。
1. A capacitor (C) is charged with a voltage which is a difference between a voltage of a signal source (1) and a reference voltage, and the voltage which is a difference between the charged voltage and the reference voltage is integrated to generate an output. In a ΣΔ AD converter including a ΣΔ modulator (2), a dither mixing circuit (3) that adds a dither to a reference voltage and outputs the added dither is provided, and by changing the reference voltage during the integration, the signal source (1 ) The dither mixing circuit of the ΣΔ AD converter, wherein the dither is mixed into the voltage.
【請求項2】 前記ディザ混入回路(3)が、逆相入力
を接地され正相入力に基準電圧を与えられた演算増幅器
(OP)を有し、該演算増幅器(OP)の出力を前記積
分時の基準電圧として与えるようにしたことを特徴とす
る請求項1に記載のΣΔAD変換器のディザ混入回路。
2. The dither mixing circuit (3) has an operational amplifier (OP) whose negative-phase input is grounded and whose positive-phase input is given a reference voltage, and the output of the operational amplifier (OP) is integrated by the integration. The dither mixing circuit for the ΣΔ AD converter according to claim 1, wherein the dither mixing circuit is provided as a reference voltage for the time.
【請求項3】 前記演算増幅器(OP)が、出力端子と
逆相入力間に異なる値の抵抗とスイッチとの直列回路か
らなる帰還回路を2組有し、各スイッチを交互にオンに
制御することによって、基準電圧に方形波を付加した電
圧を前記積分時の基準電圧として与えるようにしたこと
を特徴とする請求項2に記載のΣΔAD変換器のディザ
混入回路。
3. The operational amplifier (OP) has two sets of feedback circuits each consisting of a series circuit of a resistor and a switch having different values between the output terminal and the negative phase input, and each switch is alternately turned on. The dither mixing circuit of the ΣΔ AD converter according to claim 2, wherein a voltage obtained by adding a square wave to the reference voltage is applied as the reference voltage during the integration.
【請求項4】 前記演算増幅器(OP)が、出力端子と
逆相入力間に異なる値の抵抗とスイッチとの直列回路か
らなる複数組の帰還回路を有し、該いずれかのスイッチ
をオンに制御することによって、基準電圧に異なる電圧
を付加した電圧を前記積分時の基準電圧として与えるよ
うにしたことを特徴とする請求項2に記載のΣΔAD変
換器のディザ混入回路。
4. The operational amplifier (OP) has a plurality of sets of feedback circuits each including a series circuit of a resistor and a switch having different values between the output terminal and the negative phase input, and turns on any one of the switches. The dither mixing circuit of the ΣΔ AD converter according to claim 2, wherein a voltage obtained by adding a different voltage to the reference voltage is given as a reference voltage during the integration by controlling.
JP14878893A 1993-06-21 1993-06-21 ΣΔ AD converter Expired - Fee Related JP3189077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14878893A JP3189077B2 (en) 1993-06-21 1993-06-21 ΣΔ AD converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14878893A JP3189077B2 (en) 1993-06-21 1993-06-21 ΣΔ AD converter

Publications (2)

Publication Number Publication Date
JPH077435A true JPH077435A (en) 1995-01-10
JP3189077B2 JP3189077B2 (en) 2001-07-16

Family

ID=15460706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14878893A Expired - Fee Related JP3189077B2 (en) 1993-06-21 1993-06-21 ΣΔ AD converter

Country Status (1)

Country Link
JP (1) JP3189077B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649482B2 (en) 2007-09-28 2010-01-19 Fujitsu Limited Signal modulation method, signal modulation apparatus, electronic device, and computer program product
JP2010056926A (en) * 2008-08-28 2010-03-11 Yamaha Corp D/a conversion circuit and digital input class-d amplifier

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548332B (en) * 2014-09-18 2016-09-01 Synchronous rotation of the double - axis multi - segment positioning structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649482B2 (en) 2007-09-28 2010-01-19 Fujitsu Limited Signal modulation method, signal modulation apparatus, electronic device, and computer program product
JP2010056926A (en) * 2008-08-28 2010-03-11 Yamaha Corp D/a conversion circuit and digital input class-d amplifier

Also Published As

Publication number Publication date
JP3189077B2 (en) 2001-07-16

Similar Documents

Publication Publication Date Title
EP1374411B1 (en) Real time correction of a digital pwm amplifier
US5920273A (en) Digital-to-analog converter
KR840003558A (en) Delta sigma modulator performed with switching capacitor
US12362762B2 (en) Delta-sigma modulator
US20120001659A1 (en) Voltage-to-Current Converter with Feedback
JP2006174475A (en) Digital to analog converter
JPH0542032B2 (en)
JPH0613905A (en) A / D converter
US6489906B2 (en) ΔΣ type A/D converter
JP2977643B2 (en) Analog-to-digital converter
JPS628619A (en) Digital-analog converter
US5323156A (en) Delta-sigma analog-to-digital converter
JPH077435A (en) Dither mixing circuit of ΣΔ AD converter
JP2003163596A (en) Delta-sigma AD converter
JP3731334B2 (en) Modulator and oversampled A / D converter
JPH08162960A (en) Delta sigmadigital-to-analog converter
JP2839000B2 (en) Second-order delta-sigma modulator
JP2002118465A (en) Analog/digital converter
JP4014943B2 (en) Delta-sigma modulation circuit and signal processing system
JPH06318872A (en) Deltasigma modulator
JPH0870251A (en) Delta sigma type a/d converter circuit
JPH02170723A (en) A/d converting circuit
RU2153761C1 (en) Digital power amplifier
JPH0132415Y2 (en)
JPH02266718A (en) Delta/sigma conversion circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010410

LAPS Cancellation because of no payment of annual fees