JPH0774945B2 - マルチウインドメモリ管理装置 - Google Patents
マルチウインドメモリ管理装置Info
- Publication number
- JPH0774945B2 JPH0774945B2 JP60199155A JP19915585A JPH0774945B2 JP H0774945 B2 JPH0774945 B2 JP H0774945B2 JP 60199155 A JP60199155 A JP 60199155A JP 19915585 A JP19915585 A JP 19915585A JP H0774945 B2 JPH0774945 B2 JP H0774945B2
- Authority
- JP
- Japan
- Prior art keywords
- logical screen
- address
- window
- screen
- management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 (1)発明の属する技術分野 本発明は,ウィンドバッファを有するマルチウィンド表
示システムにおいて,ウィンドバッファ上に確保され
る,個々のウィンドに表示すべき画像データを蓄積する
領域へのアクセスを管理する装置に関するものである。
示システムにおいて,ウィンドバッファ上に確保され
る,個々のウィンドに表示すべき画像データを蓄積する
領域へのアクセスを管理する装置に関するものである。
(2)従来の技術 1つの表示装置(例えばCRTなど)に画面分割あるいは
重ね合せをすることにより,複数の画面イメージを同時
に表示するマルチウィンド表示機能が,ワークステーシ
ョン等の高機能ディスプレイ装置に要求されている。
重ね合せをすることにより,複数の画面イメージを同時
に表示するマルチウィンド表示機能が,ワークステーシ
ョン等の高機能ディスプレイ装置に要求されている。
マルチウィンド表示の実現法としては,複数の画面イメ
ージで構成されるマルチウィンド表示画面であるCRT上
の表示画面イメージを蓄積するフレームバッファと,複
数の画面イメージを蓄積するウィンドバッファとを有
し,ウィンドバッファ上に個々のウィンドに表示すべき
画像データを,ドットイメージで蓄積する領域(以下,
論理画面という)を確保し,この領域に対して描画等の
操作を行う。ウィンドバッファ上に確保された複数の論
理画面の全体または一部を,フレームバッファに転送
し,複数の画面イメージが重ね合わさったりして,複数
のウィンドがあるように見える表示画面イメージを,フ
レームバッファ上に作成する。フレームバッファ上の表
示画面イメージは,CRTのラスタ走査に同期して読み出さ
れ,CRTにマルチウィンド画面が表示される。
ージで構成されるマルチウィンド表示画面であるCRT上
の表示画面イメージを蓄積するフレームバッファと,複
数の画面イメージを蓄積するウィンドバッファとを有
し,ウィンドバッファ上に個々のウィンドに表示すべき
画像データを,ドットイメージで蓄積する領域(以下,
論理画面という)を確保し,この領域に対して描画等の
操作を行う。ウィンドバッファ上に確保された複数の論
理画面の全体または一部を,フレームバッファに転送
し,複数の画面イメージが重ね合わさったりして,複数
のウィンドがあるように見える表示画面イメージを,フ
レームバッファ上に作成する。フレームバッファ上の表
示画面イメージは,CRTのラスタ走査に同期して読み出さ
れ,CRTにマルチウィンド画面が表示される。
論理画面に対して,描画等の操作を行い,ウィンドに表
示すべき画像データを作成する場合,2次元アドレスが指
定された論理画面内にあるか否かの領域チェックと論理
画面のウィンドバッファ上での位置,大きさの情報を使
い,2次元アドレス(X,Y座標)をウィンドバッファをア
クセスするアドレス形式へ変換するアドレス変換処理と
が必要となる(参考文献:中村,菅原,前島;“マルチ
ウィンド表示用ハードウェアの構成",信学技報Vol.85,N
o.104,CS85−34,昭和60年7月26日発行)。
示すべき画像データを作成する場合,2次元アドレスが指
定された論理画面内にあるか否かの領域チェックと論理
画面のウィンドバッファ上での位置,大きさの情報を使
い,2次元アドレス(X,Y座標)をウィンドバッファをア
クセスするアドレス形式へ変換するアドレス変換処理と
が必要となる(参考文献:中村,菅原,前島;“マルチ
ウィンド表示用ハードウェアの構成",信学技報Vol.85,N
o.104,CS85−34,昭和60年7月26日発行)。
第2図に論理画面に対して描画を行う場合のフローチャ
ートを示す。描画の種類に応じた点列のアドレスを描画
アルゴリズムにより発生する。発生したアドレスが論理
画面内にあるか否かをチェックし,論理画面内になけれ
ば,次の点列のアドレスを発生する。論理画面内にあれ
ば,そのアドレスを,ウィンドバッファをアクセスする
アドレス形式へ変換し,色情報を付加して,ウィンドバ
ッファの所定の位置に書き込む。この操作を最終の点列
までくり返す。
ートを示す。描画の種類に応じた点列のアドレスを描画
アルゴリズムにより発生する。発生したアドレスが論理
画面内にあるか否かをチェックし,論理画面内になけれ
ば,次の点列のアドレスを発生する。論理画面内にあれ
ば,そのアドレスを,ウィンドバッファをアクセスする
アドレス形式へ変換し,色情報を付加して,ウィンドバ
ッファの所定の位置に書き込む。この操作を最終の点列
までくり返す。
これらの処理のうち,第2図に示す処理とはアルゴ
リズム処理で,処理からはアルゴリズムとは直接関
係がない,ウィンドバッファアクセスのために必要な変
換補正処理である。この変換補正処理は,点列のアドレ
ス発生毎に必要で,頻度が非常に高く,描画処理全体に
占める本処理の割合は大きい。従来,このようなウィン
ドバッファアクセスのために必要な変換補正処理を実行
する装置はなく,この機能は,ソフトウェアで実現され
ていた。そのため,これらの変換補正処理のダイナミッ
クステップ数は大きく,描画等の論理画面に対する操作
の速度低下の原因の1つとなっていた。
リズム処理で,処理からはアルゴリズムとは直接関
係がない,ウィンドバッファアクセスのために必要な変
換補正処理である。この変換補正処理は,点列のアドレ
ス発生毎に必要で,頻度が非常に高く,描画処理全体に
占める本処理の割合は大きい。従来,このようなウィン
ドバッファアクセスのために必要な変換補正処理を実行
する装置はなく,この機能は,ソフトウェアで実現され
ていた。そのため,これらの変換補正処理のダイナミッ
クステップ数は大きく,描画等の論理画面に対する操作
の速度低下の原因の1つとなっていた。
(3)発明の目的 本発明は,ウィンドバッファ上に確保される論理画面
を,論理画面のウィンドバッファ上における位置・大き
さを考慮することなく,論理画面の番号及び2次元アド
レスをもってアクセスできるようにするために,ウィン
ドバッファアクセスに必要な領域チェック,アドレス変
換等の変換補正処理を実行する装置を提供し,描画等の
論理画面に対する操作を,高速に実行できるようにする
ことを目的としている。
を,論理画面のウィンドバッファ上における位置・大き
さを考慮することなく,論理画面の番号及び2次元アド
レスをもってアクセスできるようにするために,ウィン
ドバッファアクセスに必要な領域チェック,アドレス変
換等の変換補正処理を実行する装置を提供し,描画等の
論理画面に対する操作を,高速に実行できるようにする
ことを目的としている。
(4)発明の構成 (4−1)発明の特徴と従来の技術との差異 本発明は,ウィンドバッファ上に確保された個々の論理
画面のウィンドバッファ上における位置及び大きさの情
報を蓄積する論理画面管理テーブルを持ち,与えられた
2次元アドレスと管理テーブルから読み出した指定され
た論理画面の大きさとを比較し,その2次元アドレスが
指定された論理画面内にあるか否かをチェックし,論理
画面内にあれば,管理テーブルから読み出した論理画面
のウィンドバッファ上における位置及び大きさの情報を
利用して,与えられた2次元アドレスをウィンドバッフ
ァをアクセスするアドレス形式(絶対アドレス)に変換
し,2次元アドレスが論理画面内にない場合には,アドレ
ス変換はせずに,それを外部に通知することを最も主要
な特徴とする。
画面のウィンドバッファ上における位置及び大きさの情
報を蓄積する論理画面管理テーブルを持ち,与えられた
2次元アドレスと管理テーブルから読み出した指定され
た論理画面の大きさとを比較し,その2次元アドレスが
指定された論理画面内にあるか否かをチェックし,論理
画面内にあれば,管理テーブルから読み出した論理画面
のウィンドバッファ上における位置及び大きさの情報を
利用して,与えられた2次元アドレスをウィンドバッフ
ァをアクセスするアドレス形式(絶対アドレス)に変換
し,2次元アドレスが論理画面内にない場合には,アドレ
ス変換はせずに,それを外部に通知することを最も主要
な特徴とする。
従来は,ウィンドメモリなどの画像メモリそのものを,2
次元でアクセスできるようにしたり,アドレス変換をハ
ードで持ち,画像メモリを2次元でアクセスするものは
あるが,本発明のような,ウィンドバッファ上に確保さ
れる個々のウィンドに表示すべきデータをドットイメー
ジで蓄積する論理画面の1つ1つを,独立に2次元アド
レスでアクセスできるようにした装置はなく,このよう
な機能はソフトウェアで実現されていた。
次元でアクセスできるようにしたり,アドレス変換をハ
ードで持ち,画像メモリを2次元でアクセスするものは
あるが,本発明のような,ウィンドバッファ上に確保さ
れる個々のウィンドに表示すべきデータをドットイメー
ジで蓄積する論理画面の1つ1つを,独立に2次元アド
レスでアクセスできるようにした装置はなく,このよう
な機能はソフトウェアで実現されていた。
(4−2)実施例 第3図は本発明の実施例の概要を説明する図であって,7
は論理画面の番号と2次元アドレスとを受け取り,2次元
アドレスが指定された論理画面内にあるか否かをチェッ
ク(領域チェック)し,論理画面内にない場合には,そ
れを外部に通知し,論理画面内にある場合には,2次元ア
ドレスをウィンドバッファをアクセスするアドレス形式
(絶対アドレス)に変換するハードウェアのマルチウィ
ンドメモリ管理装置(M−MMU)で,8はラスタ走査を行
いドットでイメージを表示する型の1つの表示装置に,
複数の画面イメージを同時に表示するためにドットに展
開した複数の画面イメージを蓄積するウィンドバッファ
で,81,82,83はウィンドバッファ8の上に確保された個
々のウィンドに表示すべき画像データを蓄積する領域で
ある論理画面で,9はプロセッサ,メモリ等が接続される
バスで,71はプロセッサ等からM−MMU7にアクセスする
ためのアドレス信号線,データ信号線及び制御信号線
で,論理画面の番号及び2次元アドレスはこの信号線を
通してM−MMU7に与えられ,72はM−MMU7からウィンド
バッファ8をアクセスするためのアドレス信号線で,M−
MMU7で変換されたウィンドバッファ8の絶対アドレスが
のる信号線である。
は論理画面の番号と2次元アドレスとを受け取り,2次元
アドレスが指定された論理画面内にあるか否かをチェッ
ク(領域チェック)し,論理画面内にない場合には,そ
れを外部に通知し,論理画面内にある場合には,2次元ア
ドレスをウィンドバッファをアクセスするアドレス形式
(絶対アドレス)に変換するハードウェアのマルチウィ
ンドメモリ管理装置(M−MMU)で,8はラスタ走査を行
いドットでイメージを表示する型の1つの表示装置に,
複数の画面イメージを同時に表示するためにドットに展
開した複数の画面イメージを蓄積するウィンドバッファ
で,81,82,83はウィンドバッファ8の上に確保された個
々のウィンドに表示すべき画像データを蓄積する領域で
ある論理画面で,9はプロセッサ,メモリ等が接続される
バスで,71はプロセッサ等からM−MMU7にアクセスする
ためのアドレス信号線,データ信号線及び制御信号線
で,論理画面の番号及び2次元アドレスはこの信号線を
通してM−MMU7に与えられ,72はM−MMU7からウィンド
バッファ8をアクセスするためのアドレス信号線で,M−
MMU7で変換されたウィンドバッファ8の絶対アドレスが
のる信号線である。
M−MMU7は,第3図に示すように,プロセッサやメモリ
等が接続されるバス9と,複数の論理画面81〜83が設定
されるウィンドバッファ8との間に設けられ,バス9を
通して与えられた論理画面の番号及び2次元アドレス
を,ウィンドバッファ8をアクセスするためのアドレス
信号に変換して,信号線72に出力する。
等が接続されるバス9と,複数の論理画面81〜83が設定
されるウィンドバッファ8との間に設けられ,バス9を
通して与えられた論理画面の番号及び2次元アドレス
を,ウィンドバッファ8をアクセスするためのアドレス
信号に変換して,信号線72に出力する。
第1図はマルチウインドメモリ管理装置(M−MMU)7
の具体的な実施例であって,10は与えられた2次元アド
レスを,指定された論理画面のウィンドバッファ上での
位置・大きさを利用して,ウィンドバッファをアクセス
するアドレス形式(絶対アドレス)に変換するアドレス
変換回路(ADDG)で,11は与えられた2次元アドレスが
指定された論理画面内にあるか否かをチェックし,論理
画面内にない場合には,それを外部に通知し,論理画面
内にある場合には,アドレス変換回路10を起動するクリ
ッピング回路(CLIP)で,12はウィンドバッファ上に確
保された個々の論理画面のウィンドバッファ上における
位置・大きさの情報を格納する論理画面管理テーブル
(LSMT)で,13はLSMT12から指定された論理画面の情報
を読み出し,その情報をADDG10,CLIP11へ与え,また,
外部からの論理画面の情報のLSMT12への読み出し/書き
込みを行うテーブル管理回路(TMU)で,14は2次元アド
レスのx座標を入力する信号線で,15はy座標を入力す
る信号線で,16は与えられた2次元アドレスが指定され
た論理画面内にないことを外部に通知する信号線で,17
は与えられた2次元アドレスが指定された論理画面内に
ある場合に,ADDG10を起動する信号線で,18はADDG10によ
り変換されたウィンドバッファの絶対アドレスを出力す
る信号線で,19はTMU13がADDG10及びCLIP11に指定された
論理画面のウィンドバッファ上における位置及び大きさ
の論理画面情報を与える信号線で,20は論理画面の番号
を入力する信号線で,21は外部から論理画面の情報を入
出力する信号線で,22はTMU13がLSMT12をアクセスするた
めの信号線である。
の具体的な実施例であって,10は与えられた2次元アド
レスを,指定された論理画面のウィンドバッファ上での
位置・大きさを利用して,ウィンドバッファをアクセス
するアドレス形式(絶対アドレス)に変換するアドレス
変換回路(ADDG)で,11は与えられた2次元アドレスが
指定された論理画面内にあるか否かをチェックし,論理
画面内にない場合には,それを外部に通知し,論理画面
内にある場合には,アドレス変換回路10を起動するクリ
ッピング回路(CLIP)で,12はウィンドバッファ上に確
保された個々の論理画面のウィンドバッファ上における
位置・大きさの情報を格納する論理画面管理テーブル
(LSMT)で,13はLSMT12から指定された論理画面の情報
を読み出し,その情報をADDG10,CLIP11へ与え,また,
外部からの論理画面の情報のLSMT12への読み出し/書き
込みを行うテーブル管理回路(TMU)で,14は2次元アド
レスのx座標を入力する信号線で,15はy座標を入力す
る信号線で,16は与えられた2次元アドレスが指定され
た論理画面内にないことを外部に通知する信号線で,17
は与えられた2次元アドレスが指定された論理画面内に
ある場合に,ADDG10を起動する信号線で,18はADDG10によ
り変換されたウィンドバッファの絶対アドレスを出力す
る信号線で,19はTMU13がADDG10及びCLIP11に指定された
論理画面のウィンドバッファ上における位置及び大きさ
の論理画面情報を与える信号線で,20は論理画面の番号
を入力する信号線で,21は外部から論理画面の情報を入
出力する信号線で,22はTMU13がLSMT12をアクセスするた
めの信号線である。
これを動作させるためには,あらかじめLSMT12に個々の
論理画面のウィンドバッファ上における位置・大きさの
情報を設定する。外部から論理画面の番号が信号線20を
介して入力されると,TMU13は,LSMT12から指定された論
理画面の情報を読み出し,ADDG10及びCLIP11に設定す
る。CLIP11は設定された論理画面の情報に従い,外部よ
り入力された2次元アドレスが指定された論理画面内に
あるか否かをチェックし,論理画面内にない場合には,
それを信号線16を通して外部に通知し,論理画面内にあ
る場合には,信号線17を通してADDG10を起動する。ADDG
10は,CLIP11からの起動を受けて,2次元アドレスを取り
込み,設定された論理画面の情報に従い,2次元アドレス
をウィンドバッファをアクセスするアドレス形式(絶対
アドレス)に変換し,信号線18からウィンドバッファに
出力する。外部からのLSMT12の内容の変更・参照は,TMU
13が制御する。
論理画面のウィンドバッファ上における位置・大きさの
情報を設定する。外部から論理画面の番号が信号線20を
介して入力されると,TMU13は,LSMT12から指定された論
理画面の情報を読み出し,ADDG10及びCLIP11に設定す
る。CLIP11は設定された論理画面の情報に従い,外部よ
り入力された2次元アドレスが指定された論理画面内に
あるか否かをチェックし,論理画面内にない場合には,
それを信号線16を通して外部に通知し,論理画面内にあ
る場合には,信号線17を通してADDG10を起動する。ADDG
10は,CLIP11からの起動を受けて,2次元アドレスを取り
込み,設定された論理画面の情報に従い,2次元アドレス
をウィンドバッファをアクセスするアドレス形式(絶対
アドレス)に変換し,信号線18からウィンドバッファに
出力する。外部からのLSMT12の内容の変更・参照は,TMU
13が制御する。
(5)発明の効果 以上説明したように,本発明は,ウィンドバッファ上に
確保される論理画面をアクセスするための領域チェッ
ク,アドレス変換といった変換補正処理を実行するもの
である。これにより,論理画面のアクセスにあたって,
そのアクセス主体は,ウィンドバッファ上における論理
画面の位置・大きさを考慮することなく,論理画面番号
及び2次元アドレスをもって,ウィンドバッファ上の論
理画面をアクセスすることができる。また,論理画面を
アクセスするものにとって,論理画面を1つの独立した
表示画面として扱うことができる。
確保される論理画面をアクセスするための領域チェッ
ク,アドレス変換といった変換補正処理を実行するもの
である。これにより,論理画面のアクセスにあたって,
そのアクセス主体は,ウィンドバッファ上における論理
画面の位置・大きさを考慮することなく,論理画面番号
及び2次元アドレスをもって,ウィンドバッファ上の論
理画面をアクセスすることができる。また,論理画面を
アクセスするものにとって,論理画面を1つの独立した
表示画面として扱うことができる。
描画におけるウィンドバッファをアクセスするための変
換補正処理は頻度が高く,ソフトウェアで実行する場合
には,速度低下の原因となっていたが,本発明の装置を
用いることにより,変換補正処理の高速化がはかられ,
速度向上につながる。
換補正処理は頻度が高く,ソフトウェアで実行する場合
には,速度低下の原因となっていたが,本発明の装置を
用いることにより,変換補正処理の高速化がはかられ,
速度向上につながる。
第1図はマルチウィンドメモリ管理装置の具体的な実施
例の構成図,第2図は描画処理の概要を示すフローチャ
ート,第3図は本発明の実施例の概要図である。 7……マルチウィンドメモリ管理ユニット(M−MMU),
8……ウィンドバッファ,9……バス,81,82,83……論理画
面,10……アドレス変換回路(ADDG),11……クリッピン
グ回路(CLIP),12……論理画面管理テーブル(LSMT),
13……テーブル管理回路(TMU)。
例の構成図,第2図は描画処理の概要を示すフローチャ
ート,第3図は本発明の実施例の概要図である。 7……マルチウィンドメモリ管理ユニット(M−MMU),
8……ウィンドバッファ,9……バス,81,82,83……論理画
面,10……アドレス変換回路(ADDG),11……クリッピン
グ回路(CLIP),12……論理画面管理テーブル(LSMT),
13……テーブル管理回路(TMU)。
Claims (1)
- 【請求項1】ラスタ走査を行いドットでイメージを表示
する型の1つの表示装置に,複数の画面イメージを同時
に表示するためにドットに展開した複数の画面イメージ
を蓄積するウィンドバッファを有するマルチウィンド表
示システムにおけるマルチウィンドメモリ管理装置であ
って, 上記ウィンドバッファ上に確保されている個々の論理画
面の上記ウィンドバッファ上における位置及び大きさに
関する管理情報を蓄積する論理画面管理テーブルと, 該論理画面管理テーブルからの指定された論理画面の管
理情報の読み出し及び該論理画面管理テーブルへの指定
された論理画面の管理情報の書き込みを制御するテーブ
ル管理回路と, 上記ウィンドバッファ上に確保される個々のウインドに
表示すべき画面データを蓄積する領域であるところの論
理画面をアクセスするために,バスを介して外部のアク
セス要求元から与えられた2次元アドレスが,指定され
た論理画面内にあるか否かを,上記テーブル管理回路に
より読み出された論理画面の管理情報に基づきチェック
し,該2次元アドレスが論理画面内にある場合にはアド
レス変換の起動信号を出力し,該2次元アドレスが論理
画面内にない場合にはアドレス変換の起動信号を出力し
ないクリッピング回路と, 該クリッピング回路からのアドレス変換の起動信号によ
って起動され,上記バスを介して外部のアクセス要求元
から与えられた2次元アドレスを,上記テーブル管理回
路により読み出された論理画面の管理情報に基づき,上
記ウインドバッファをアクセスするためのアドレス形式
に変換し,その変換結果のアドレス信号を上記ウインド
バッファへ出力するアドレス変換回路とを有することを
特徴とするマルチウィンドメモリ管理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199155A JPH0774945B2 (ja) | 1985-09-09 | 1985-09-09 | マルチウインドメモリ管理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199155A JPH0774945B2 (ja) | 1985-09-09 | 1985-09-09 | マルチウインドメモリ管理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258296A JPS6258296A (ja) | 1987-03-13 |
| JPH0774945B2 true JPH0774945B2 (ja) | 1995-08-09 |
Family
ID=16403070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199155A Expired - Lifetime JPH0774945B2 (ja) | 1985-09-09 | 1985-09-09 | マルチウインドメモリ管理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774945B2 (ja) |
-
1985
- 1985-09-09 JP JP60199155A patent/JPH0774945B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258296A (ja) | 1987-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| US5195174A (en) | Image data processing apparatus capable of composing one image from a plurality of images | |
| US6927776B2 (en) | Data transfer device and method | |
| JPH0774945B2 (ja) | マルチウインドメモリ管理装置 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPH0736772A (ja) | 高速ビットマップ・アクセス制御装置及び制御方法 | |
| JPS6362750B2 (ja) | ||
| JPS62297975A (ja) | マルチ・ウインドウ表示制御方式 | |
| JPS6329837A (ja) | マルチウインドウ表示システム | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPS63188227A (ja) | プルダウンメニユ−表示システム | |
| JPS63240682A (ja) | 図形表示におけるクリツピング処理方式 | |
| JPH05342357A (ja) | 描画装置 | |
| JPH0588658A (ja) | 表示制御装置 | |
| JPS61180290A (ja) | 図形表示装置 | |
| JPH06301374A (ja) | 画像作成装置 | |
| JPH0528397B2 (ja) | ||
| JPS5975285A (ja) | 表示画面分割制御方式 | |
| JPH1131065A (ja) | 画像表示装置 | |
| JPH023196B2 (ja) | ||
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH04128883A (ja) | 表示装置における描画方式 |