JPH1011047A

JPH1011047A - 画像表示制御装置

Info

Publication number: JPH1011047A
Application number: JP8161636A
Authority: JP
Inventors: Yukitaka Makita; 幸隆槙田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-06-21
Filing date: 1996-06-21
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】画像をサイズ変更して表示する際の、上位装
置の処理負荷の軽減、フレームメモリのデータ量の軽減
を図る。【解決手段】画像表示制御装置２０は、フレームメモ
リ制御部２１０、ピクセル表示サイズ用プレーン２２１
と表示データ用プレーン２２２のフレームメモリ２２
０、ピクセル表示サイズ変更回路２３０からなる。上位
装置１０は、サイズ変更前の画像データとサイズ変更指
示を当該装置２０へ渡す。制御部２１０は、サイズ変更
指示に応じて画像データを座標変換し、プレーン２２２
の対応する位置に画像データをそのまま格納し、プレー
ン２２１の同位置に表示サイズデータを格納する。両プ
レーン２２１，２２２は同期して読み出され、サイズ変
更回路２３０にて、各ピクセル毎に、表示サイズデータ
に応じて画像データを変更し、表示装置３０へ送出す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置の表示を
制御する画像表示制御装置に関し、特に画像を任意のサ
イズで高速表示するのに有効な画像表示制御装置に関す
る。

【０００２】

【従来の技術】従来、画像処理システムにおいて、元の
画像データに対してサイズを変更し画面に表示する場
合、上位装置がソフトウエアあるいはハードウエアによ
って元の画像データからサイズを変更した画像データを
生成して画像表示制御装置へ与え、画像表示制御装置
は、該サイズ変更後の画像データをフレームメモリに書
き込み、表示装置へ出力していた。

【０００３】図６に、この種の画像処理システムの従来
の構成例を示す。図において、１０は画像処理装置等の
上位装置、２０は画像表示制御装置、３０は表示装置で
あり、画像表示制御装置２０はフレームメモリ制御部２
１０、フレームメモリ２２０から構成される。上位装置
１０は、ソフトウェアもしくはハードウェアによって元
の画像データからサイズを変更した画像データを生成
し、画像表示制御装置２０へ与える。画像表示制御装置
２０は、フレームメモリ制御部２１０により、サイズ変
更後の画像データをフレームメモリ２２０へ書き込み、
該画像データをそのまま表示装置３０へ出力して表示す
る。

【０００４】図７は具体的処理例であり、７００が元の
画像データ、７１０が該画像データ中の“Ａ”のサイズ
を縦横２倍に拡大した画像データ、７２０がフレームメ
モリ２２０の内容、７３０が表示装置３０の出力であ
る。ここで、元の画像データ７００中の“Ｉ”はサイズ
を変更しないため、画像表示制御装置２０において、そ
のままフレームメモリ２２０へ書き込むことができる
が、“Ａ”はサイズ変更後の画像データをフレームメモ
リ２２０へ格納する必要がある。この場合、従来は、上
位装置１０がソフトウェアもしくはハードウェアによっ
て、元の画像データ７００中の“Ａ”をサイズ変更処理
して画像データ７１０を生成し、画像表示制御装置２０
へ与えていた。そして、画像表示制御装置２０では、該
画像データ７１０をフレームメモリ２２０へ書き込み
（７２０）、そのまま表示装置３０への出力としていた
（７３０）。

【０００５】

【発明が解決しようとする課題】従来技術においては、
表示装置に元の画像データをサイズ変更して表示する場
合、上位装置において、ソフトウエアもしくはハードウ
ェアにより、表示サイズに応じた画像データを求める処
理が必要となり、上位装置の負担が増大する問題があっ
た。また、表示サイズが大きいとデータ量も大きくな
り、画像表示制御装置におけるフレームメモリに対する
画像データの書き込みや読み出しに時間がかかり、高速
表示のネックになっていた。

【０００６】本発明の目的は、元の画像データに対して
サイズを変更して表示する場合の上位装置の負担を軽減
するとともに、フレームメモリの書込み／読出し時間の
増加をなくして表示を高速化し、画像処理システム全体
の処理性能を向上させることのできる画像表示制御装置
を提供することにある。

【０００７】

【課題を解決するための手段】本発明の画像表示制御装
置は、フレームメモリの書込み・読出しを制御するフレ
ームメモリ制御部、画像データを格納する第１プレーン
（表示データ用プレーン）と画像データのピクセル表示
サイズデータを格納する第２プレーン（ピクセル表示サ
イズ用プレーン）からなるフレームメモリ、及び、前記
第１プレーンから読み出された画像データを、前記第２
プレーンから読み出された表示サイズデータに応じてサ
イズ変更する表示サイズ変更部を具備する。

【０００８】フレームメモリ制御部は、上位装置からサ
イズ変更前の元の画像データとサイズで変更指示を受け
取り、該サイズ変更指示に応じて元の画像データを座標
変換して、第１プレーンに対応するピクセル位置に元の
画像データをそのまま格納し、第２プレーンの同じく対
応するピクセル位置に表示サイズデータを格納し、表示
の際、両プレーンの内容を同期して読み出す。表示サイ
ズ変更部は、例えばハードウェア論理回路構成とし、各
ピクセル位置毎に、前記第１プレーンから読み出された
画像データを、前記第２プレーンから読み出された表示
サイズデータに応じて高速にサイズ変更し、表示装置へ
送出する。

【０００９】これにより、上位装置は、元の画像データ
をサイズ変更して表示する場合にも、該元の画像データ
をそのまま画像表示制御装置へ与えるだけでよく、サイ
ズ変更処理から解放される。また、画像表示制御装置に
おいても、フレームメモリに対し、基本的に該元の画像
データをそのまま書き込みあるいは読み出すたけでよい
ため、データ量の増加はなく、高速表示が可能である。

【００１０】

【発明の実施の形態】以下、本発明の一実施例を図面に
より詳述する。図１は、本発明の一実施例の全体の構成
図である。図１において、１０は画像処理装置等の上位
装置（ＣＰＵ）、２０は本発明にかかる画像表示制御装
置、３０は表示装置である。画像表示制御装置２０はフ
レームメモリ制御部２１０、フレームメモリ２２０、ピ
クセル表示サイズ変更回路２３０により構成され、更に
フレームメモリ２２０はピクセル表示サイズ用プレーン
２２１と表示データ用プレーン２２２により構成され
る。ピクセル表示サイズ用プレーン２２１は、表示デー
タ用プレーン２２２で表わされる各々のピクセルの表示
サイズを示すフレームメモリである。

【００１１】図２に、ピクセル表示サイズ用プレーン２
２１と表示データ用プレーン２２２の関係を示す。本実
施例では、ピクセル表示サイズ用プレーン２２１は１ピ
クセル１ビットの構成であり、本ビットが“０”の時
は、表示データ用プレーン２２２の対応するピクセルは
そのまま表示され、“１”の時は、表示データ用プレー
ン２２２の対応するピクセルが該ピクセルを基準に縦横
２倍に拡大されて表示されることを示している。例え
ば、ピクセル表示サイズ用プレーン２２１のピクセルＰ
_6,0が“１”の時、表示データ用プレーン２２２の対応
するピクセルＰ_6,0は縦横２倍に拡大され、該ピクセル
Ｐ_6,0とともにピクセルＰ_7,0，Ｐ_6,1，Ｐ_7,1が塗りつぶ
される。ここで、Ｐ_i,jは、ｘ位置がｉ、ｙ位置（ライ
ン）がｊのピクセルを意味する。ピクセルＰ_12,0，Ｐ
_12,1，Ｐ_12,2についても同様である。従って、ピクセル
表示サイズ用プレーン２２１のピクセルＰ_6,0，Ｐ_4,2，
Ｐ_8,2が“１”の時、表示データ用プレーン２２２は太
線で囲った領域が塗りつぶされて表示される。一方、表
示サイズ用プレーン２２２のピクセルＰ_12,0，Ｐ_12,1，
Ｐ_12,2に対応するピクセル表示サイズ用プレーン２２１
のピクセルは“０”であり、この場合、ピクセル
Ｐ_12,0，Ｐ_12,1，Ｐ_12,2はそのまま表示される。

【００１２】次に、図１の動作について、図３を参照し
ながら説明する。図３は本発明の一実施例の具体的処理
例であり、３００は元の画像データ、３１０は上位装置
１０の出力画像データ、３２０はピクセル表示サイズ用
プレーン２２１の内容、３３０は表示データ用プレーン
の内容、３４０は表示装置の表示出力である。

【００１３】上位装置１０は、画像サイズが変更になる
と、変更後の画像表示サイズを画像表示制御装置２０へ
指示し、画像データは画像サイズの変更にかかわらず、
元の画像データ３００をそのまま画像表示制御装置２０
へ与える（３１０）。このため、上位装置１０ではサイ
ズ変更後の画像データ（例えば、図７の７１０）を生成
する必要がなく、ソフトウェア等の処理が軽減される。

【００１４】画像表示制御装置２０は、フレームメモリ
制御部２１０によって、画像データ３１０と画像表示サ
イズ指示に基づき、フレームメモリ２２０のピクセル表
示サイズ用プレーン２２１にピクセル表示サイズデータ
を３２０の如く設定するとともに、表示データ用プレー
ン２２２に画像データを３３０の如く書き込む。

【００１５】ここで、ピクセル表示サイズ用プレーン２
２１の内容３２０は、元の画像データ３００と同じであ
る画像データ３１０における文字“Ａ”の各ピクセル位
置を、画像表示サイズに基づいて座標変換することで簡
単に得られる。表示データ用プレーン２２２の内容３３
０は、文字“Ｉ”については画像データ３１０の“Ｉ”
をそのまま書き込んだだけであり、文字“Ａ”は、座標
変換して求まったサイズ変換後のピクセル位置に画像デ
ータ３１０の“Ａ”を書き込んだものである。つまり、
表示データ用プレーン２２２の内容３３０は、元の画像
データ３００とデータ量が同じであり、ピクセル表示サ
イズ用プレーン２２１の内容３２０にいたっては、デー
タ量が元の画像データ３００以下であり、フレームメモ
リ２２０のデータの書込み・読出し時間は、画像表示サ
イズ変更の有無に関係なくほぼ一定とすることができ
る。

【００１６】表示の際、フレームメモリ２２０における
ピクセル表示サイズ用プレーン２２１のピクセル表示サ
イズデータ３２０と表示データ用プレーン２２２の画像
データ３３０は、フレームメモリ制御部２１０により、
同期して例えば左から右、上から下へとシリアルに読み
出され、ピクセル表示サイズ変換回路２３０に入力され
る。ピクセル表示サイズ変換回路２３０では、ピクセル
表示サイズデータ３２０のピクセルが“０”の時には、
画像データ３３０の対応するピクセルの内容をそのまま
表示装置３０へ出力し、ピクセル表示サイズデータ３２
０のピクセルが“１”の時には、画像データ３３０の対
応するピクセルの内容を縦横２倍に拡大して表示装置３
０へ出力する。この結果、図３の例では、３４０に示す
ように、元の画像データ３００について、“Ａ”が縦横
２倍に拡大され、“Ｉ”はそのまま表示される。

【００１７】図４に、ピクセル表示サイズ変更回路２３
０のハードウェア論理構成例を示す。便宜上、図４で
は、フレームメモリ２２０の各プレーン２２１，２２２
のＸ方向１ラインは１６ピクセルから構成されると仮定
している。また、ピクセル表示サイズデータと画像デー
タは１ピクセル１ビット構成で、ピクセル表示サイズ変
更は縦横２倍に拡大する場合を仮定している。

【００１８】図４において、４０１はピクセル表示サイ
ズ用プレーン２２１からのピクセル表示サイズデータ入
力線、４０２は表示データ用プレーン２２２からの画像
データ入力線、４０３は表示装置３０への表示データ出
力線である。４０４はフレームメモリ２２０の両プレー
ン２２１，２２２の読出しに同期して動作するＸ座標カ
ウンタ、４０５は該カウンタ４０４のデコーダである。
４１０はアンド回路、４１１，４１５，４２１，４３０
はオア回路である。４１６と４２３はデクリメント（Ｄ
ＥＣ）回路である。４１２₀〜４１２₁₅はＸ方向１ラン
分のアンド回路群であり、各アンド回路の一方の入力側
はデコーダ４０５の各出力と個別に接続され、他方の入
力側はオア回路４１１の出力が共通に接続される。同様
に、４１３₀〜４１３₁₅は１ライン分のラッチ回路群、
４１４₀〜４１４₁₅は１ライン分のアンド回路群であ
る。４１３₀〜４１３₁₅の各ラッチ回路の入力側はアン
ド回路群４１２₀〜４１２₁₅と個別に接続され、出力側
は各々、アンド回路群４１４₀〜４１４₁₅の一方の入力
側と個別に接続される。アンド回路群４１４₀〜４１４
₁₅の他方の入力側は、デコーダ４０５の各出力が個別に
接続される。４２２は１ピクセルのラッチ回路である。

【００１９】フレームメモリ２２０のピクセル表示サイ
ズ用プレーン２２１と表示データ用プレーン２２２か
ら、各ピクセルの表示サイズデータと画像データが左か
ら右、上から下に順次読み出され、入力線４０１，４０
２を通して該ピクセル表示サイズ変更回路２３０に与え
られる。ここで、入力線４０２の画像データは、そのま
まオア回路４３０を通り出力線４０３へ送出される。同
時に、入力線４０１のピクセル表示サイズデータと該入
力線４０２の画像データはアンド回路４１０の入力とな
る。

【００２０】いま、ピクセル表示サイズ用プレーン２２
１と表示データ用プレーン２２２の内容が図５の
（Ａ），（Ｂ）の如くであったとする。（Ｃ）は、この
時の表示装置３０の出力である。

【００２１】フレームメモリ２２０の読出しがｊライン
まで進み、該ｊラインのｉ位置（ｘ位置）のピクセルＰ
_i,jの表示サイズデータと画像データが入力線４０１，
４０２に到来したとする。入力線４０２上のピクセルＰ
_i,jの画像データ“１”は、そのままオア回路４３０を
通り出力線４０３から出力される。フレームメモリ２２
０の読出しと表示装置３０の画面表示は同期しており、
表示画面上の座標（ｉ，ｊ）に“１”が表示される。同
時に、該入力線４０１，４０２上のピクセルＰ_i,jのピ
クセル表示サイズデータ“１”と画像データ“１”はア
ンド回路４１０の入力となり、アンド回路４１０は
“１”を出力する。この時、Ｘ座標カウンタ４０４のカ
ウント値は“ｉ”であり、アンド回路４１０、オア回路
４１１、アンド回路４１２_iを介してラッチ回路４１３_i
が“１”になる。また、アンド回路４１０、オア回路４
２１を介してラッチ回路４２２が“１”になる。

【００２２】次に、ｊラインの次の（ｉ＋１）位置のピ
クセルＰ_i+1,jの表示サイズデータと画像データが入力
線４０１，４０２に到来する。このピクセルＰ_i+1,jの
画像データは“０”である。しかし、この時、ラッチ回
路４２２に“１”が保持されており、該ラッチ回路４２
２の“１”出力がオア回路４３０を通り出力線４０３に
出力される。これにより、現ピクセルＰ_i+1,jの画像デ
ータが“０”であっても、表示装置３０の表示画面上の
座標（ｉ＋１，ｊ）に“１”が表示される。また、該ラ
ッチ回路４２２の“１”出力はオア回路４１１に入力さ
れる。この時、Ｘ座標カウンタ４０４のカウント値は
“ｉ＋１”であり、オア回路４１１、アンド回路４１２
_i+1を介してラッチ回路４１３_i+1が“１”になる。ラッ
チ回路４１３_iは依然として“１”のままである。な
お、ラッチ回路４２２は、その後、デクリメンタ４２
３、オア回路４２１を介して“０”に戻る。

【００２３】次に、フレームメモリ２２０の読出しが
（ｊ＋１）ラインに進み、該（ｊ＋１）ラインのｉ位置
のピクセルＰ_i,j+1の表示サイズデータと画像データが
入力線４０１，４０２に到来したとする。このピクセル
Ｐ_i,j+1の画像データは“０”である。しかし、この
時、ラッチ回路４１３_iに“１”が保持されており、ま
た、Ｘ座標カウンタ４０４のカウント値は“ｉ”であ
る。したがって、アンド回路４１４_iの出力が“１”と
なり、オア回路４１５，４３０を介し、出力線４０３に
“１”が出力される。これにより、現ピクセルＰ_i,j+1
の画像データが“０”であっても、表示装置３０の表示
画面上の座標（ｉ，ｉ＋１）に“１”が表示される。な
お、ラッチ回路４１３_iは、その後、デクリメンタ４１
６、オア回路４１１、アンド回路４１２_iを介して
“０”に戻る。

【００２４】次に、（ｊ＋１）ラインの次の（ｉ＋１）
位置のピクセルＰ_i+1,j+1の表示サイズデータと画像デ
ータが入力線４０１，４０２に到来する。このピクセル
Ｐ_i+1,j+1の画像データも“０”である。しかし、この
時、ラッチ回路４１３_i+1に“１”が保持されており、
また、Ｘ座標カウンタ４０４のカウント値は“ｉ＋１”
である。したがって、アンド回路４１４_i+1の出力が
“１”になり、オア回路４１５，４３０を介し、出力線
４０３に“１”が出力される。これにより、現ピクセル
Ｐ_i+1,j+1の画像データが“０”であっても、表示装置
３０の表示画面の座標（ｉ＋１,ｊ＋１）に“１”が表
示される。その後、ラッチ回路４１３_i+1は、デクリメ
ンタ４１６、オア回路４１１、アンド回路４１２_i+1を
介して“０”に戻る。

【００２５】このようにして、図４の論理構成により、
ピクセル表示サイズ用プレーン２２１と表示データ用プ
レーン２２２の内容が、図５の（Ａ），（Ｂ）の場合、
表示装置３０の表示は（Ｃ）のようになる。即ち、ピク
セルＰ_i,jの画像が縦横２倍に拡大されて表示される。

【００２６】便宜上、図５では一つのピクセルＰ_i,jに
着目したが、同様にして図４の論理構成により、例えば
ピクセル表示サイズ用プレーン２２１と表示データ用プ
レーン２２２の内容が図３の３２０，３３０の場合、表
示装置の出力内容が図３の３４０となることは容易に類
推可能である。

【００２７】以上、本発明の画像表示制御装置を図示の
実施例に基づき具体的に説明したが、本発明は該実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。たとえ
ば、実施例では、表示サイズはＸ方向に１６ドット、ピ
クセル表示変更サイズは縦横２倍に対応する場合につい
て説明したが、本発明は該実施例に限定されるものでな
く、フレームメモリの容量に応じて表示サイズの変更
や、表示変更サイズが縦横各々複数のサイズに対応可能
である。一例としては、図４において、ラッチ回路群４
１３を２ライン分、ラッチ回路４２２を２ピクセル分用
意し、他に、それに対応するアンド／オア回路等を増設
することで、縦横３倍の表示サイズの変更に対応でき
る。

【００２８】

【発明の効果】以上説明したように、本発明の画像表示
制御装置によれば、元の画像データをサイズ変更して表
示する際の、上位装置でのソフトウェア等における処理
負荷を低減することができる。また、フレームメモリへ
は元の画像データがそのまま書き込まれるため、サイズ
変更があっても、フレームメモリに対する書込み／読出
し時間の増加は皆無に近く、表示の高速化が可能にな
る。

【図面の簡単な説明】

【図１】本発明の一実施例の全体の構成を示すブロック
図である。

【図２】本発明のピクセル表示サイズ用プレーンと表示
データ用プレーンの関係を示す図である。

【図３】図１の動作を説明するための具体例である。

【図４】図１のピクセル表示サイズ変更回路の一実施例
の論理構成図である。

【図５】図４のピクセル表示サイズ変更回路の動作を説
明するための具体例である。

【図６】従来の画像表示制御装置の概念図である。

【図７】図６の動作を説明するための具体例である。

【符号の説明】

１０上位装置２０画像表示制御装置２１０フレームメモリ制御部２２０フレームメモリ２２１ピクセル表示サイズ用プレーン２２２表示データ用プレーン２３０ピクセル表示サイズ変更回路３０表示装置

Claims

【特許請求の範囲】

【請求項１】元の画像データをサイズ変更して表示装
置に表示する画像表示制御装置であって、画像データを格納する第１プレーンと該画像データの表
示サイズデータを格納する第２プレーンからなるフレー
ムメモリと、元の画像データを座標変換して、前記第１プレーンの対
応するピクセル位置に前記元の画像データを格納すると
ともに、前記第２プレーンの対応するピクセル位置に表
示サイズデータを格納し、表示の際、前記第１プレーン
の画像データと第２プレーンの表示サイズデータを同期
して読み出すフレームメモリ制御部と、前記第１プレーンから読み出された画像データを、前記
第２プレーンから読み出された表示サイズデータに応じ
てサイズ変更して表示装置に出力する表示サイズ変更部
と、を具備してなる画像表示制御装置。
【請求項２】請求項１記載の画像表示制御装置におい
て、前記フレームメモリ制御部は、上位装置からサイズ
変更前の元の画像データとサイズ変更指示を受け取り、
該サイズ変更指示に応じて元の画像データを座標変換し
て、前記第１プレーンの対応するピクセル位置に前記元
の画像データを格納し、前記第２プレーンの対応するピ
クセル位置に表示サイズデータを格納することを特徴と
する画像表示制御装置。
【請求項３】請求項１もしくは２記載の画像表示制御
装置において、前記表示サイズ変更部はハードウェア論
理回路で構成し、各ピクセル位置毎に、前記第１プレー
ンから読み出された画像データを、前記第２プレーンか
ら読み出された表示サイズデータに応じてサイズ変更す
ることを特徴とする画像表示制御装置。