JPS6323191A - グラフイツク表示装置 - Google Patents
グラフイツク表示装置Info
- Publication number
- JPS6323191A JPS6323191A JP61166995A JP16699586A JPS6323191A JP S6323191 A JPS6323191 A JP S6323191A JP 61166995 A JP61166995 A JP 61166995A JP 16699586 A JP16699586 A JP 16699586A JP S6323191 A JPS6323191 A JP S6323191A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- frame buffer
- display control
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、グラフィック表示装置に関し、特にマルチウ
ィンドウ表示処理の高速化に好適なグラフィック表示装
置に関すものである。
ィンドウ表示処理の高速化に好適なグラフィック表示装
置に関すものである。
近年、マルチウィンドウ表示を高速に表示するために専
用のハードウェアを内蔵したシステムがＯＡ用のワーク
ステーションやパーソナルコンピュータへと広がってき
た。矩形領域のメモリを高速転送するラスク演算機能で
ウィンドウ表示を実行する。これらの専用のハードウェ
アはホストプロセッサから分離してグラフィック表示装
置内に配置され、この表示装置はビットマップディスブ
レイを備え、マルチウィンドウ表示ができ、漢字もグラ
フィックスとして表示できる。そして、こうしたグラフ
ィックス表示を高速に実行するため。
用のハードウェアを内蔵したシステムがＯＡ用のワーク
ステーションやパーソナルコンピュータへと広がってき
た。矩形領域のメモリを高速転送するラスク演算機能で
ウィンドウ表示を実行する。これらの専用のハードウェ
アはホストプロセッサから分離してグラフィック表示装
置内に配置され、この表示装置はビットマップディスブ
レイを備え、マルチウィンドウ表示ができ、漢字もグラ
フィックスとして表示できる。そして、こうしたグラフ
ィックス表示を高速に実行するため。
グラフィック表示装置は、フレームバッファなど表示用
メモリ中の矩形領域をビット単位に指定して、他の表示
場所へ転送する機能を持つラスク演算用のハードウェア
を備え、このハードウェアを使ってソフトウェアでマル
チウィンドウ制御を行う。マルチウィンドウ機能をハー
ドウェアでサポートしている表示装置としては、例えば
、特開昭５９−１１６６９２号公報が挙げられる。
メモリ中の矩形領域をビット単位に指定して、他の表示
場所へ転送する機能を持つラスク演算用のハードウェア
を備え、このハードウェアを使ってソフトウェアでマル
チウィンドウ制御を行う。マルチウィンドウ機能をハー
ドウェアでサポートしている表示装置としては、例えば
、特開昭５９−１１６６９２号公報が挙げられる。
上記従来例では、マルチウィンドウ機能をハードウェア
でサポートする時にウィンドウ間の表示優先順位につい
ては配慮されておらず、ウィンドウの移動やウィンドウ
の表示優先順位の変更が発生した時には、フレームバッ
ファの書き替えを行う必要があるため、どうしても変更
ウィンドウの表示するまでの時間がかかるという問題が
あった。
でサポートする時にウィンドウ間の表示優先順位につい
ては配慮されておらず、ウィンドウの移動やウィンドウ
の表示優先順位の変更が発生した時には、フレームバッ
ファの書き替えを行う必要があるため、どうしても変更
ウィンドウの表示するまでの時間がかかるという問題が
あった。
本発明の目的は、このような従来の問題を解決し、ウィ
ンドウの移動やウィンドウの表示優先順位の変更が発生
した時でも、瞬時にマルチウィンドウ表示が行え、ウィ
ンドウの位置、大きさ、ウィンドウ間の表示優先順位の
変更等のウィンドウ操作の高速化が図れるグラフィック
表示装置を提供することにある。
ンドウの移動やウィンドウの表示優先順位の変更が発生
した時でも、瞬時にマルチウィンドウ表示が行え、ウィ
ンドウの位置、大きさ、ウィンドウ間の表示優先順位の
変更等のウィンドウ操作の高速化が図れるグラフィック
表示装置を提供することにある。
上記問題点を解決するため、本発明では、フレームバッ
ファに格納されているドツトデータが読み出されてモニ
タ上に表示され、１つ以上の任意のモニタの場所に、フ
レームバッファ内の１つ以上の部分を示すセグメントか
ら１：１にマップングされ、マルチウィンドウ表示を行
うグラフィック表示装置において、上記フレームバッフ
ァ内の複数のセグメントを表示する際のフレームバッフ
ァ内のセグメントの場所、モニタ上の表示位置。
ファに格納されているドツトデータが読み出されてモニ
タ上に表示され、１つ以上の任意のモニタの場所に、フ
レームバッファ内の１つ以上の部分を示すセグメントか
ら１：１にマップングされ、マルチウィンドウ表示を行
うグラフィック表示装置において、上記フレームバッフ
ァ内の複数のセグメントを表示する際のフレームバッフ
ァ内のセグメントの場所、モニタ上の表示位置。
セグメント間の表示優劣に関係するパラメータを格納す
る表示制御テーブルと、該表示制御テーブルに従って動
作する表示制御プロセッサと、該表示制御プロセッサの
制御のもとモニタ上への表示に関係するフレームバッフ
ァの読み出しアドレスを生成する表示制御手段とを設け
、上記フレームバッファ内の複数のセグメントを表示す
る際にセグメント間の表示優劣を行うことに特徴がある
。
る表示制御テーブルと、該表示制御テーブルに従って動
作する表示制御プロセッサと、該表示制御プロセッサの
制御のもとモニタ上への表示に関係するフレームバッフ
ァの読み出しアドレスを生成する表示制御手段とを設け
、上記フレームバッファ内の複数のセグメントを表示す
る際にセグメント間の表示優劣を行うことに特徴がある
。
〔作用］
本発明は、複数のウィンドウの位置、大きさ、ウィンド
ウ間の表示優先順位の設定しである表示制御テーブルに
従って動作する表示制御プロセッサの制御する表示制御
手段により、マルチウィンドウ機能のハードウェアによ
るサポート化が可能になっている。このため、上位プロ
セッサから表示制御テーブルを書き替えることにより、
ウィンドウの位置、大きさ、ウィンドウ間の表示優先順
位の変更等のウィンドウ操作が瞬時に行うことができる
。
ウ間の表示優先順位の設定しである表示制御テーブルに
従って動作する表示制御プロセッサの制御する表示制御
手段により、マルチウィンドウ機能のハードウェアによ
るサポート化が可能になっている。このため、上位プロ
セッサから表示制御テーブルを書き替えることにより、
ウィンドウの位置、大きさ、ウィンドウ間の表示優先順
位の変更等のウィンドウ操作が瞬時に行うことができる
。
以下、本発明の一実施例を、図面により詳細に説明する
。
。
第１図は、本発明の一実施例を示すグラフィック表示装
置の構成図である。
置の構成図である。
第１図において、１はＲＡＭ３の表示制御パラメータを
書き替えを行う上位プロセッサ、２は表示制御手段５の
制御を行う表示制御プロセッサ、３はフレームバッファ
７内の複数のセグメントを表示する際のフレームバッフ
ァ内のセグメントの場所、モニタ上の表示位置、ウィン
ドウ間の表示優劣に関係するパラメータを格納するＲＡ
Ｍ、４は表示同期を取るために垂直／水平同期タイミン
グ信号を発生する表示同期信号発生回路、５は表示制御
プロセッサ２の制御のもとモニタ９上への表示に関係す
るフレームバッファ７の読み出しアドレスを生成する表
示制御手段、６は上位プロセッサ１よりのフレームバッ
ファ７へのアクセスを制御する描画制御手段、７はトッ
ドデータが格納されるフレームバッファ、８はドツトデ
ータをビデオデータに変換するビデオ変換回路、９はマ
ルチウィンドウ表示を行うモニタ、１０−１〜１゜はレ
ジスタ、１１−１〜ｌＯはカウンタ、１２−１〜１ｏは
レジスタ、１３−１〜１ｏはレジスタ、１４−１〜１０
はカウンタ出力とレジスタ出力の比較を行うコンベア回
路、１５は複数の入力から１つの出力を選び出すマルチ
プレクサ（以下、ＭＰＸという）、１６は上記カウンタ
とＭＰＸ１５の制御を行うカウンタ／ＭＰＸ制御回路、
１７はドツトデータのフレームバッファへの書込み／読
み出しを制御する書込み／読出し制御回路である。
書き替えを行う上位プロセッサ、２は表示制御手段５の
制御を行う表示制御プロセッサ、３はフレームバッファ
７内の複数のセグメントを表示する際のフレームバッフ
ァ内のセグメントの場所、モニタ上の表示位置、ウィン
ドウ間の表示優劣に関係するパラメータを格納するＲＡ
Ｍ、４は表示同期を取るために垂直／水平同期タイミン
グ信号を発生する表示同期信号発生回路、５は表示制御
プロセッサ２の制御のもとモニタ９上への表示に関係す
るフレームバッファ７の読み出しアドレスを生成する表
示制御手段、６は上位プロセッサ１よりのフレームバッ
ファ７へのアクセスを制御する描画制御手段、７はトッ
ドデータが格納されるフレームバッファ、８はドツトデ
ータをビデオデータに変換するビデオ変換回路、９はマ
ルチウィンドウ表示を行うモニタ、１０−１〜１゜はレ
ジスタ、１１−１〜ｌＯはカウンタ、１２−１〜１ｏは
レジスタ、１３−１〜１ｏはレジスタ、１４−１〜１０
はカウンタ出力とレジスタ出力の比較を行うコンベア回
路、１５は複数の入力から１つの出力を選び出すマルチ
プレクサ（以下、ＭＰＸという）、１６は上記カウンタ
とＭＰＸ１５の制御を行うカウンタ／ＭＰＸ制御回路、
１７はドツトデータのフレームバッファへの書込み／読
み出しを制御する書込み／読出し制御回路である。
本実施例においては、５個のウィンドウを同時に表示し
、なおかつウィンドウ間の表示優先順位を任意に決める
ことができる。
、なおかつウィンドウ間の表示優先順位を任意に決める
ことができる。
第１図の上位プロセッサｌおよび表示制御プロセッサ２
よりアクセス可能なＲＡＭ３は、第２図に示すフォーマ
ットになっており、ウィンドウ１〜５をフレームバッフ
ァ７からモニタ９上にマツピングする際のフレームバッ
ファ７内の表示開始アドレスを指定する表示開始アドレ
ス（ＷＩＳＡ〜Ｗ５ＳＡ）、当該ウィンドウに対応する
フレームバッファ７内の当該セグメントの水平サイズ（
ＷＩ ５Ｈ５−Ｗ５５Ｈ３）、当該ウィンドウのモニタ
上での表示開始の水平位置を指定する水平表示位置（Ｗ
ＩＨＰ−Ｗ５８Ｐ）、垂直位置を指定する垂直表示位置
（Ｗ Ｉ Ｖ Ｐ−Ｗ５ Ｖ Ｐ）、当該ウィンドウの
水平方向の表示幅を指定する水平表示幅（Ｗ Ｉ ＨＷ
−Ｗ ５ ＨＷ）、垂直方向の表示幅を指定する垂直表
示幅（ｗｌ ＶＷ−Ｗ５ＶＷ）およびウィンドウ同志が
重なった時の表示優先度を指定する表示優先順位（Ｗ
Ｉ Ｐ Ｒ−Ｗ５ Ｐ Ｒ）の各表示制御パラメータが
格納されている。さらに、表示制御プロセッサ２が動作
する時のワーク領域も確保されている。この表示制御パ
ラメータは、上位プロセッサｌにより設定することでウ
ィンドウの表示位置、ウィンドウ間の表示優先順位が決
められる。
よりアクセス可能なＲＡＭ３は、第２図に示すフォーマ
ットになっており、ウィンドウ１〜５をフレームバッフ
ァ７からモニタ９上にマツピングする際のフレームバッ
ファ７内の表示開始アドレスを指定する表示開始アドレ
ス（ＷＩＳＡ〜Ｗ５ＳＡ）、当該ウィンドウに対応する
フレームバッファ７内の当該セグメントの水平サイズ（
ＷＩ ５Ｈ５−Ｗ５５Ｈ３）、当該ウィンドウのモニタ
上での表示開始の水平位置を指定する水平表示位置（Ｗ
ＩＨＰ−Ｗ５８Ｐ）、垂直位置を指定する垂直表示位置
（Ｗ Ｉ Ｖ Ｐ−Ｗ５ Ｖ Ｐ）、当該ウィンドウの
水平方向の表示幅を指定する水平表示幅（Ｗ Ｉ ＨＷ
−Ｗ ５ ＨＷ）、垂直方向の表示幅を指定する垂直表
示幅（ｗｌ ＶＷ−Ｗ５ＶＷ）およびウィンドウ同志が
重なった時の表示優先度を指定する表示優先順位（Ｗ
Ｉ Ｐ Ｒ−Ｗ５ Ｐ Ｒ）の各表示制御パラメータが
格納されている。さらに、表示制御プロセッサ２が動作
する時のワーク領域も確保されている。この表示制御パ
ラメータは、上位プロセッサｌにより設定することでウ
ィンドウの表示位置、ウィンドウ間の表示優先順位が決
められる。
表示制御プロセッサ２は、表示制御パラメータをもとに
動作し１表示量期信号発生回路４より供給される垂直／
水平同期タイミングにより、モニタ９の垂直帰線区間で
ＲＡＭａ内の表示制御パラメータを読み出し、表示の全
ラスタにおける水平表示順に各々のウィンドウのフレー
ムバッファ上での表示開始アドレス、表示終了アドレス
を計算し、ＲＡＭ３のワーク領域に格納する。この時点
でウィンドウ間の表示優先順位、すなわち、第２図のＷ
ＩＰＲ−Ｗ５ＰＲは、表示制御プロセッサ２により計算
されたＲＡＭ３のワーク領域に格納された表示開始アド
レス、表・示終了アドレスに反映されている。
動作し１表示量期信号発生回路４より供給される垂直／
水平同期タイミングにより、モニタ９の垂直帰線区間で
ＲＡＭａ内の表示制御パラメータを読み出し、表示の全
ラスタにおける水平表示順に各々のウィンドウのフレー
ムバッファ上での表示開始アドレス、表示終了アドレス
を計算し、ＲＡＭ３のワーク領域に格納する。この時点
でウィンドウ間の表示優先順位、すなわち、第２図のＷ
ＩＰＲ−Ｗ５ＰＲは、表示制御プロセッサ２により計算
されたＲＡＭ３のワーク領域に格納された表示開始アド
レス、表・示終了アドレスに反映されている。
たとえば、第３図には、モニタ９上にウィンドウを４個
表示する例を示したもので、フレームバッファ７内の各
々のウィンドウの位置を第３図（ａ）に示し、モニタ９
上の表示フォーマットを第３図（ｂ）に示し、表示制御
プロセッサ２によりモニタ９の垂直帰線区間に計算され
たＲＡＭ３ワーク領域内のラスタｉにおける表示情報を
第３図（ｃ）に示す、ラスタｉの表示は、ウィンドウ１
→ウインドウ２→ウインドウ３−ウィンドウ４→ウイン
ドウｌの順序で行えばよい０表示制御プロセッサ２は、
ラスタｉ−１の水平表示区間およびラスタｉの水平帰線
区間に１０本ずつ用意しであるレジスタ１０−１〜５に
ＷＩＤＳＡＩ〜ＷＬＤＳＡ２を、レジスタ１２−１〜５
にＷＩＤＥＡ１〜ＷＩＤＥＡ２を順次設定する。なお、
余分になったレジスタ１０−６〜１０にはオールＦを、
またレジスタ１２−６〜ｌＯにはオールＦを設定する。
表示する例を示したもので、フレームバッファ７内の各
々のウィンドウの位置を第３図（ａ）に示し、モニタ９
上の表示フォーマットを第３図（ｂ）に示し、表示制御
プロセッサ２によりモニタ９の垂直帰線区間に計算され
たＲＡＭ３ワーク領域内のラスタｉにおける表示情報を
第３図（ｃ）に示す、ラスタｉの表示は、ウィンドウ１
→ウインドウ２→ウインドウ３−ウィンドウ４→ウイン
ドウｌの順序で行えばよい０表示制御プロセッサ２は、
ラスタｉ−１の水平表示区間およびラスタｉの水平帰線
区間に１０本ずつ用意しであるレジスタ１０−１〜５に
ＷＩＤＳＡＩ〜ＷＬＤＳＡ２を、レジスタ１２−１〜５
にＷＩＤＥＡ１〜ＷＩＤＥＡ２を順次設定する。なお、
余分になったレジスタ１０−６〜１０にはオールＦを、
またレジスタ１２−６〜ｌＯにはオールＦを設定する。
ラスタｉの水平表示区間が開始された時、レジスタ１０
−１〜１０→カウンタ１１−１〜１０． レジスタ１
１−１〜１０→レジスタ１２−１〜１０にその内容の転
送が行われる。
−１〜１０→カウンタ１１−１〜１０． レジスタ１
１−１〜１０→レジスタ１２−１〜１０にその内容の転
送が行われる。
カウンタ／ＭＰＸ制御回路１６により、カウンタ１１−
１にフレームバッファ７のメモリサイクルと同一周波数
のクロックが供給され、カウンタ１１−１はメモリサイ
クル毎に１ずつカウントアツプを行う、またＭＰＸ１５
は、カウンタ／ＭＰＸ制御回路１６の制御によりカウン
タ１１−１のデータがフレームバッファ７のアドレスラ
インに供給されることになる。このようにして、モニタ
９上のウィンドウ１の表示に従ってカウンタ１１−１が
カウントアツプされ、ウィンドウ１の表示が終了する時
点で、カウンタ１１−１とレジスタ１３−１の値が同一
となり、この状態をコンベア回路１４−１が検出し、検
出情報をカウンタ／ＭＰＸ制御回路１６に知らせる。カ
ウンタ／ Ｍ Ｐ Ｘ制御回路１６は、この検出情報を
受は取ると、カウンタ１１−１へのクロックの供給を止
め１次のカウンタ１１−２へのクロック供給をはじめる
と同時に、カウンタ１１−２のデータがフレームバッフ
ァ７のアドレスラインに供給されるようＭＰＸ１５の制
御を行う。すなわち、モニタ９上ではウィンドウ２の表
示が開始されることとなる。
１にフレームバッファ７のメモリサイクルと同一周波数
のクロックが供給され、カウンタ１１−１はメモリサイ
クル毎に１ずつカウントアツプを行う、またＭＰＸ１５
は、カウンタ／ＭＰＸ制御回路１６の制御によりカウン
タ１１−１のデータがフレームバッファ７のアドレスラ
インに供給されることになる。このようにして、モニタ
９上のウィンドウ１の表示に従ってカウンタ１１−１が
カウントアツプされ、ウィンドウ１の表示が終了する時
点で、カウンタ１１−１とレジスタ１３−１の値が同一
となり、この状態をコンベア回路１４−１が検出し、検
出情報をカウンタ／ＭＰＸ制御回路１６に知らせる。カ
ウンタ／ Ｍ Ｐ Ｘ制御回路１６は、この検出情報を
受は取ると、カウンタ１１−１へのクロックの供給を止
め１次のカウンタ１１−２へのクロック供給をはじめる
と同時に、カウンタ１１−２のデータがフレームバッフ
ァ７のアドレスラインに供給されるようＭＰＸ１５の制
御を行う。すなわち、モニタ９上ではウィンドウ２の表
示が開始されることとなる。
以下同様にしてモニタ９上にはウィンドウ１→ウインド
ウ２→ウインドウ３→ウインドウ４→ウインドウｌの表
示が行われることとなる。
ウ２→ウインドウ３→ウインドウ４→ウインドウｌの表
示が行われることとなる。
以上の手順で表示制御プロセッサ２と表示制御手段５に
よってフレームバッファ７に表示アドレスが供給され、
フレームバッファ７より読み出されたドツトデータはビ
デオ変換回路８によりビデオデータとなり、モニタ９上
に所望の表示が行われる。
よってフレームバッファ７に表示アドレスが供給され、
フレームバッファ７より読み出されたドツトデータはビ
デオ変換回路８によりビデオデータとなり、モニタ９上
に所望の表示が行われる。
また上位プロセッサ１からのフレームバッファ７へのド
ツトデータのアクセスは、書き込み／読み出じ制御回路
１７よりカウンタ／ＭＰＸ制御回路１６へのアクセスリ
クエストが発行され１ＭＰＸ１５を書き込み／読み出し
制御回路１６の出力のアドレスがフレームバッファ７の
アドレスに供給されるようにカウンタ／ Ｍ Ｐ Ｘ制
御回路１６の制御が行われる。
ツトデータのアクセスは、書き込み／読み出じ制御回路
１７よりカウンタ／ＭＰＸ制御回路１６へのアクセスリ
クエストが発行され１ＭＰＸ１５を書き込み／読み出し
制御回路１６の出力のアドレスがフレームバッファ７の
アドレスに供給されるようにカウンタ／ Ｍ Ｐ Ｘ制
御回路１６の制御が行われる。
なお、表示同期信号発生回路４は、モニタ９に垂直／水
平同期信号を供給すると共に、表示制御プロセッサ２に
垂直／水平帰線区間および、カウンタ／ Ｍ Ｐ Ｘ制
御回路１５に水平表示区間を知らせる。
平同期信号を供給すると共に、表示制御プロセッサ２に
垂直／水平帰線区間および、カウンタ／ Ｍ Ｐ Ｘ制
御回路１５に水平表示区間を知らせる。
本実施例では、表示制御プロセッサを用いてウィンドウ
（セグメント）間の表示優劣を行っていたが、その表示
制御プロセッサ２の代わりに、前記表示制御テーブルを
読み出して表示制御手段を制御動作させる専用ハードウ
ェア手段で行うようにしてもよい、また、本実施例では
、表示制御手段は５内のレジスタ、カウンタ等は１０個
ずつであったが、これに限定されることはなく、表示可
能なウィンドウの数によって適宜変更してもよい。
（セグメント）間の表示優劣を行っていたが、その表示
制御プロセッサ２の代わりに、前記表示制御テーブルを
読み出して表示制御手段を制御動作させる専用ハードウ
ェア手段で行うようにしてもよい、また、本実施例では
、表示制御手段は５内のレジスタ、カウンタ等は１０個
ずつであったが、これに限定されることはなく、表示可
能なウィンドウの数によって適宜変更してもよい。
以上説明したように、本発明によれば、マルチウィンド
ウ機能を完全にハードウェアでサポートしているため、
ウィンドウの移動やウィンドウの表示優先順位の変更が
発生した時でも、瞬時にマルチウィンドウ表示が行える
ようになり、ウィンドウの位置、大きさ、ウィンドウ間
の表示優先順位の変更等のウィンドウ操作の高速化が図
れる。
ウ機能を完全にハードウェアでサポートしているため、
ウィンドウの移動やウィンドウの表示優先順位の変更が
発生した時でも、瞬時にマルチウィンドウ表示が行える
ようになり、ウィンドウの位置、大きさ、ウィンドウ間
の表示優先順位の変更等のウィンドウ操作の高速化が図
れる。
第１図は本発明の一実施例を示すグラフィック表示装置
のブロック図、第２図は第１図のＲＡＭ３における内容
のフォーマットを示す図、第３図はモニタ上にウィンド
ウ４個表示した例を示す図である。 １：上位プロセッサ、２：表示制御プロセッサ。 ３：ＲＡＭ、４：表示同期信号発生回路、５：表示制御
手段、６：描画制御手段、７：フレームバッファ、８：
ビデオ変換回路、９：モニタ、ｌ〇−１〜１０：レジス
タ、１１−１〜ｌＯ：カウンタ、１２−１〜１０：Ｌ／
ジス’２．１３−１〜１０：レジスタ、１４−１〜１０
：コンベア回路、１５：ＭＰＸ、１６：カラ：／夕／Ｍ
ＰＸ制御回路、１７：書込み／読出し制御回路。 第 ３ 図 （ａ＋ 〜）Ｍ３
図 （Ｃ）
のブロック図、第２図は第１図のＲＡＭ３における内容
のフォーマットを示す図、第３図はモニタ上にウィンド
ウ４個表示した例を示す図である。 １：上位プロセッサ、２：表示制御プロセッサ。 ３：ＲＡＭ、４：表示同期信号発生回路、５：表示制御
手段、６：描画制御手段、７：フレームバッファ、８：
ビデオ変換回路、９：モニタ、ｌ〇−１〜１０：レジス
タ、１１−１〜ｌＯ：カウンタ、１２−１〜１０：Ｌ／
ジス’２．１３−１〜１０：レジスタ、１４−１〜１０
：コンベア回路、１５：ＭＰＸ、１６：カラ：／夕／Ｍ
ＰＸ制御回路、１７：書込み／読出し制御回路。 第 ３ 図 （ａ＋ 〜）Ｍ３
図 （Ｃ）
Claims (1)
- １、フレームバッファに格納されているドットデータが
読み出されてモニタ上に表示され、１つ以上の任意のモ
ニタの場所に、フレームバッファ内の１つ以上の部分を
示すセグメントから１：１にマツピングされ、マルチウ
ィンドウ表示を行うグラフィック表示装置において、上
記フレームバッファ内の複数のセグメントを表示する際
のフレームバッファ内のセグメントの場所、モニタ上の
表示位置、セグメント間の表示優劣に関係するパラメー
タ等マルチウィンドウ表示に関係するパラメータを格納
する表示制御テーブルと、該表示制御テーブルに従って
動作する表示制御プロセッサと、該表示制御プロセッサ
の制御のもとモニタ上への表示に関係するフレームバッ
ファの読み出しアドレスを生成する表示制御手段とを設
け、上記フレームバッファ内の複数のセグメントを表示
する際にセグメント間の表示優劣を行うことを特徴とす
るグラフィック表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166995A JPS6323191A (ja) | 1986-07-16 | 1986-07-16 | グラフイツク表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166995A JPS6323191A (ja) | 1986-07-16 | 1986-07-16 | グラフイツク表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6323191A true JPS6323191A (ja) | 1988-01-30 |
Family
ID=15841430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166995A Pending JPS6323191A (ja) | 1986-07-16 | 1986-07-16 | グラフイツク表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6323191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124596A (ja) * | 1988-11-02 | 1990-05-11 | Yokogawa Electric Corp | マルチウインドウ表示方法 |
| JPH0683304A (ja) * | 1992-04-17 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ウインドウ管理方法及びラスタ表示ウインドウ管理システム |
-
1986
- 1986-07-16 JP JP61166995A patent/JPS6323191A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02124596A (ja) * | 1988-11-02 | 1990-05-11 | Yokogawa Electric Corp | マルチウインドウ表示方法 |
| JPH0683304A (ja) * | 1992-04-17 | 1994-03-25 | Internatl Business Mach Corp <Ibm> | ウインドウ管理方法及びラスタ表示ウインドウ管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| JP3321651B2 (ja) | コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法 | |
| KR900006288B1 (ko) | 디스플레이 콘트롤러 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS6323191A (ja) | グラフイツク表示装置 | |
| JPS62502429A (ja) | 映像表示装置 | |
| JPH07234773A (ja) | 表示制御装置 | |
| EP0228745A2 (en) | Raster scan video controller provided with an update cache, update cache for use in such video controller, and CRT display station comprising such controller | |
| JP2506960B2 (ja) | ディスプレイ制御装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
| EP0470768B1 (en) | Scheduling drawing operations of moving images | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPH0443594B2 (ja) | ||
| JPS6362750B2 (ja) | ||
| JPS61219082A (ja) | 表示制御装置 | |
| JPH0443595B2 (ja) | ||
| JPH0830254A (ja) | 表示効果発生回路 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPS6213671B2 (ja) | ||
| JPH052156B2 (ja) | ||
| JPH0695274B2 (ja) | カ−ソル制御装置 |