JPH0777216B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0777216B2 JPH0777216B2 JP61001020A JP102086A JPH0777216B2 JP H0777216 B2 JPH0777216 B2 JP H0777216B2 JP 61001020 A JP61001020 A JP 61001020A JP 102086 A JP102086 A JP 102086A JP H0777216 B2 JPH0777216 B2 JP H0777216B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- oxide film
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
本発明は、酸化膜とその上の窒化膜の二層からなる保護
膜をシリコン基板表面に備えた半導体素子に関する。
膜をシリコン基板表面に備えた半導体素子に関する。
シリコンの窒化膜は酸化膜に比べて緻密であり、ナトリ
ウムイオンの侵入を阻止するだけでなく、重金属イオン
その他の汚染を十分に防止する作用をもっているので、
半導体基板の表面に生成された酸化膜の上を窒化膜で覆
って保護作用を強めることが行われる。このような保護
膜に、例えば電極金属層の接触のための開口部を設ける
などのパターニングを行う際には両膜のエッチングを行
わなければならない。第２図はそのようなエッチング工
程を示し、PN接合２を有するシリコン基板１上に酸化膜
３を、さらにその上にSiH4,NH3およびArの混合ガスを用
いてプラズマCVD法により窒化膜４を積層する。パター
ニングの際は、図（ａ）に示すようにレジスト膜５のパ
ターンを形成し、図（ｂ）において窒化膜４をプラズマ
エッチングし、次いで図（ｃ）においてレジスト膜５お
よび残った窒化膜４をマスクとして酸化膜３をエッチン
グ液でエッチングする。この際窒化膜４の下側の酸化膜
３がエッチングされて図示のように窒化膜のオーバハン
グが生ずる。従ってこのオーバハング部をプラズマエッ
チングで図（ｄ）に示すように除去し、最後に図（ａ）
においてレジスト膜５を除去する。このように従来の方
法では窒化膜のオーバハングを除去する工程を必要と
し、さらにその際第３図に示すようにシリコン板１の表
面もエッチングされて素子の特性が害される欠点があっ
た。
ウムイオンの侵入を阻止するだけでなく、重金属イオン
その他の汚染を十分に防止する作用をもっているので、
半導体基板の表面に生成された酸化膜の上を窒化膜で覆
って保護作用を強めることが行われる。このような保護
膜に、例えば電極金属層の接触のための開口部を設ける
などのパターニングを行う際には両膜のエッチングを行
わなければならない。第２図はそのようなエッチング工
程を示し、PN接合２を有するシリコン基板１上に酸化膜
３を、さらにその上にSiH4,NH3およびArの混合ガスを用
いてプラズマCVD法により窒化膜４を積層する。パター
ニングの際は、図（ａ）に示すようにレジスト膜５のパ
ターンを形成し、図（ｂ）において窒化膜４をプラズマ
エッチングし、次いで図（ｃ）においてレジスト膜５お
よび残った窒化膜４をマスクとして酸化膜３をエッチン
グ液でエッチングする。この際窒化膜４の下側の酸化膜
３がエッチングされて図示のように窒化膜のオーバハン
グが生ずる。従ってこのオーバハング部をプラズマエッ
チングで図（ｄ）に示すように除去し、最後に図（ａ）
においてレジスト膜５を除去する。このように従来の方
法では窒化膜のオーバハングを除去する工程を必要と
し、さらにその際第３図に示すようにシリコン板１の表
面もエッチングされて素子の特性が害される欠点があっ
た。
本発明は、上述の問題を解決して下層の酸化膜エッチン
グ時に上層の窒化膜のオーバハングが生じず、オーバハ
ング除去のためのプラズマエッチングを必要としない半
導体素子を提供することを目的とする。
グ時に上層の窒化膜のオーバハングが生じず、オーバハ
ング除去のためのプラズマエッチングを必要としない半
導体素子を提供することを目的とする。
本発明によれば、酸化膜の上に積層される窒化膜がSiH4
が１に対してNH3が５以上の割合で混合したガスを用い
屈折率2.05以下の窒化シリコンよりなることにより、下
層の酸化膜エッチング時にその上の窒化膜も同じエッチ
ング液でエッチングされるためオーバハングが生ぜず、
上述の目的が達成される。
が１に対してNH3が５以上の割合で混合したガスを用い
屈折率2.05以下の窒化シリコンよりなることにより、下
層の酸化膜エッチング時にその上の窒化膜も同じエッチ
ング液でエッチングされるためオーバハングが生ぜず、
上述の目的が達成される。
第１図は本発明の一実施例の保護膜パターニング工程を
示し、第２図と共通の部分には同一の符号が付されてい
る。この場合酸化膜３の上には従来の窒化膜に比して屈
折率の低い窒化膜６が被覆される。このような窒化膜は
プラズマCVDの際の反応ガスNH3のSiH4に対する混合比を
高めることによって生成できる。すなわち従来のSiH41
に対してNH33の割合で混合したガスを用いたときは、生
成した窒化膜の屈折率は2.09であったが、SiH41に対し
てNH35の割合で混合したガスを用いたときは生成した窒
化膜の屈折率は2.0になる。第２図（ａ）のようにこの
窒化膜６の上にレジスト膜５のパターン形成し、CF4とO
2の混合ガスを用いてのプラズマエッチングにより図
（ｂ）のように窒化膜６をエッチングする。ついで図
（ｃ）において弗酸系エッチング液で酸化膜３をエッチ
ングすると第４図に拡大して示すようにその上の窒化膜
６を同時にエッチングされ、オーバハングが生じない。
このような窒化膜のエッチング性は窒化膜６の屈折率が
2.05以下であれば得られる。この結果、窒化膜のオーバ
ハング除去の工程が不要で、レジスト膜５を除去すると
第１図（ｄ）に示すようにテーパのついた二層膜3,6の
開口部ができる。このような開口部はその上に形成され
る電極金属層に対して良好なステップカバレージを示
す。
示し、第２図と共通の部分には同一の符号が付されてい
る。この場合酸化膜３の上には従来の窒化膜に比して屈
折率の低い窒化膜６が被覆される。このような窒化膜は
プラズマCVDの際の反応ガスNH3のSiH4に対する混合比を
高めることによって生成できる。すなわち従来のSiH41
に対してNH33の割合で混合したガスを用いたときは、生
成した窒化膜の屈折率は2.09であったが、SiH41に対し
てNH35の割合で混合したガスを用いたときは生成した窒
化膜の屈折率は2.0になる。第２図（ａ）のようにこの
窒化膜６の上にレジスト膜５のパターン形成し、CF4とO
2の混合ガスを用いてのプラズマエッチングにより図
（ｂ）のように窒化膜６をエッチングする。ついで図
（ｃ）において弗酸系エッチング液で酸化膜３をエッチ
ングすると第４図に拡大して示すようにその上の窒化膜
６を同時にエッチングされ、オーバハングが生じない。
このような窒化膜のエッチング性は窒化膜６の屈折率が
2.05以下であれば得られる。この結果、窒化膜のオーバ
ハング除去の工程が不要で、レジスト膜５を除去すると
第１図（ｄ）に示すようにテーパのついた二層膜3,6の
開口部ができる。このような開口部はその上に形成され
る電極金属層に対して良好なステップカバレージを示
す。
本発明は、シリコン基板上の酸化膜と窒化膜の二層保護
膜の窒化膜を、例えばプラズマCVDの反応ガスの組成をS
iH4が１に対してNH3が５以上の割合に変えることよって
屈折率2.05以下の窒化物で形成するもので、これにより
パターニングのための窒化膜エッチング後の酸化膜エッ
チング時にそのエッチング液により窒化膜もエッチング
されるため窒化膜のオーバハングが生ぜず、オーバハン
グの除去工程を省略できてパワートランジスタなどの半
導体素子のコスト低減に有効であり、またエッチング部
に窒化膜と酸化膜の連続したテーパ面が形成され、良好
なステップカバレージが得られて電極の断線などの生じ
ない信頼性の高い半導体素子を得ることができる。
膜の窒化膜を、例えばプラズマCVDの反応ガスの組成をS
iH4が１に対してNH3が５以上の割合に変えることよって
屈折率2.05以下の窒化物で形成するもので、これにより
パターニングのための窒化膜エッチング後の酸化膜エッ
チング時にそのエッチング液により窒化膜もエッチング
されるため窒化膜のオーバハングが生ぜず、オーバハン
グの除去工程を省略できてパワートランジスタなどの半
導体素子のコスト低減に有効であり、またエッチング部
に窒化膜と酸化膜の連続したテーパ面が形成され、良好
なステップカバレージが得られて電極の断線などの生じ
ない信頼性の高い半導体素子を得ることができる。
第１図は本発明の一実施例の保護膜パターニング工程を
順次示す断面図、第２図は従来のパターニング工程を順
次示す断面図、第３図は従来の酸化膜エッチング時の断
面図、第４図は本発明の一実施例の酸化膜エッチング時
の断面図である。 1:シリコン基板、3:酸化膜、5:レジスト膜、6:低屈折率
窒化膜。
順次示す断面図、第２図は従来のパターニング工程を順
次示す断面図、第３図は従来の酸化膜エッチング時の断
面図、第４図は本発明の一実施例の酸化膜エッチング時
の断面図である。 1:シリコン基板、3:酸化膜、5:レジスト膜、6:低屈折率
窒化膜。
Claims (1)
- 【請求項１】シリコン基板表面に酸化膜とその上の窒化
膜の二層からなる保護膜を成膜する方法において、前記
酸化膜成膜後、SiH4が１に対してNH3が５以上の割合で
混合したガスを用い屈折率2.05以下の窒化シリコン膜を
成膜することを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001020A JPH0777216B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001020A JPH0777216B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62159437A JPS62159437A (ja) | 1987-07-15 |
| JPH0777216B2 true JPH0777216B2 (ja) | 1995-08-16 |
Family
ID=11489881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001020A Expired - Lifetime JPH0777216B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777216B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011001093A (ja) * | 2009-06-19 | 2011-01-06 | Kaoru Nishizaka | バラン |
-
1986
- 1986-01-07 JP JP61001020A patent/JPH0777216B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62159437A (ja) | 1987-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824521A (en) | Planarization of metal pillars on uneven substrates | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| US5525544A (en) | Semiconductor device with a MOS structure and a manufacturing method thereof | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| EP0859400A3 (en) | Improvements in or relating to integrated circuits | |
| JPH03252131A (ja) | 半導体装置の製造方法 | |
| JPH0777216B2 (ja) | 半導体素子の製造方法 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| KR19990057781A (ko) | 반도체장치의 폴리실리콘 플러그패드 형성방법 | |
| KR0163536B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| KR100451492B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| KR20010045490A (ko) | 반도체소자 식각방법 | |
| KR19980054478A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JP2002217203A (ja) | 半導体装置の金属配線形成方法 | |
| KR20000003928A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |