JPH0777254B2 - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JPH0777254B2
JPH0777254B2 JP11136286A JP11136286A JPH0777254B2 JP H0777254 B2 JPH0777254 B2 JP H0777254B2 JP 11136286 A JP11136286 A JP 11136286A JP 11136286 A JP11136286 A JP 11136286A JP H0777254 B2 JPH0777254 B2 JP H0777254B2
Authority
JP
Japan
Prior art keywords
hole
conductor pin
semiconductor mounting
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11136286A
Other languages
English (en)
Other versions
JPS62266858A (ja
Inventor
雅徳 川出
勝美 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11136286A priority Critical patent/JPH0777254B2/ja
Publication of JPS62266858A publication Critical patent/JPS62266858A/ja
Publication of JPH0777254B2 publication Critical patent/JPH0777254B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,各種の半導体素子,チップ素子等を搭載する
ために用いられる半導体搭載用基板に関する。
〔従来技術〕
本発明に関する半導体搭載用基板は,外部接続用導体ピ
ンを有するプリント配線板に,半導体素子,チップ素子
等を搭載し,更にこれらの周囲を樹脂などで封止した,
半導体パッケージの一つであり,コンピューターなどの
各種回路基板に実装して用いられる。
従来,半導体搭載用基板に挿入していた導体ピンは,第
4図及び第5図に示すように,略円形状の金属線の一部
に金属線の直径より大きい鍔を有し,かつその近傍に金
属線の直径より太い突出部が二方向と,直径より細かい
扁平部が二方向に形成されたものがあった。
〔解決しようとする課題〕
しかしながら,前記形状の導体ピンは,プリント配線板
のスルーホールに嵌入された場合,二方向の突出部を支
点とし,扁平部方向にぐらつきが生じ易い。そのため,
嵌入された導体ピンは位置精度において不安定であり,
その結果,ピン先端部が不整列となり,該半導体搭載用
基板をマザーボードに実装するのが困難であるという欠
点があった。また,上記従来例においては,導体ピンの
引き抜き強度においても十分ではなかった。
そこで,突出部をスルーホールの直径に対して大きくす
る方法が考えられる。しかし,このことにより,導体ピ
ンの引き抜き強度は向上するが,スルーホールが破損し
やすく,導体ピンとプリント配線板との間の電気的接続
信頼性が低くなってしまうという欠点があった。
このことは,特に樹脂素材のプリント配線板を用いる場
合に問題となる。即ち,樹脂素材のプリント配線板は,
軽量で加工し易いため,好都合であるが,一方ではセラ
ミック製基板に比して柔軟性があるため,導体ピンをス
ルーホール内に密に固着し難いという問題がある。ま
た,導体ピンを強く嵌入し過ぎると,スルーホールの内
壁を破損したり,更には樹脂素材であるプリント配線板
にクラックを生ずるという問題もある。
本発明は,樹脂素材製プリント配線板のスルーホールに
対して導体ピンを安定した状態で確実に固定できると共
に,スルーホールの破損がない,電気的接続信頼性の高
い半導体搭載用基板を提供しようとするものである。
〔課題の解決手段〕
本発明は,導体ピンを有する樹脂素材によって作製され
たプリント配線板と該プリント配線板のスルーホールに
嵌入した導体ピンとを有する半導体搭載用基板におい
て,該導体ピンは断面が略円形状の金属線の一部に,金
属線の直径より大きい鍔を有し,かつ該鍔の近傍に金属
線の直径より太い突出部が同一断面上に三方向以上形成
されており,また,上記突出部は導体ピンの軸線に対し
て外方へ弧状に膨出していると共に突出部の外周部分は
円弧状表面を形成しており, 上記スルーホール内に上記導体ピンの突出部を嵌入した
状態においては,突出部の外周部分の円弧状表面が樹脂
素材のプリント配線板のスルーホール内に圧入されて,
スルーホールの内壁が上記円弧状表面によって内方へ円
弧状に変形されて,導体ピンがスルーホールに固着され
ていることを特徴とする半導体搭載用基板にある。
本発明において最も注目すべきことは,上記導体ピンに
おける突出部が同一断面上に三方向以上形成されている
こと,該突出部は外方へ弧状に膨出していると共に突出
部の外周部分は円弧状表面を有していること,そしてス
ルーホールに導体ピンを嵌入した状態においては,上記
円弧状表面がスルーホール内に圧入されて,スルーホー
ルの内壁が内方へ円弧状に変形されていることである。
〔作用効果〕
本発明においては,導体ピンは,上記のごとく,三方向
以上へ突出した突出部を有しており,該突出部がプリン
ト配線板のスルーホールに圧入されている。また,上記
突出部は導体ピンの軸線に対して外方へ弧状に膨出して
いる(第2図参照)。
そのため,まず導体ピンの突出部をスルーホールに嵌入
していく際には,上記弧状の膨出部がスルーホールの内
壁を徐々に押し広げてスルーホールの内部へ進入してい
く。そのため,スルーホールの内壁は徐々に拡開されて
いき,弧状の膨出を有せず直方状の膨出を有する場合の
ごとく,スルーホールが一挙に拡開され,スルーホール
が破損するということがない。
また,本発明の導体ピンにおける突出部は,その外周部
分が円弧状表面を形成している。そのため,上記のごと
く,突出部をスルーホールに嵌入していく際にも,上記
円弧状表面がスルーホールの内壁を徐々に拡げていく。
それ故,外周部分の角部によってスルーホールが損傷を
受けるということもない。
更に,突出部の外周部分が円弧状表面を形成しているた
め,導体ピンをスルーホール内に嵌入した状態において
は,スルーホールの内壁が上記突出部の外周部分によっ
て円弧状に変形され,導体ピンがスルーホールに確実に
密着固定される(第3図参照)。また,そのため,突出
部の外周部分はその位置において,スルーホールの内壁
に抱き込まれた状態となる。それ故,導体ピンはその軸
中心に回動することがなく,確実に保持される。
また,上記突出部は,三方向以上に設けてあるため,上
記突出部の弧状膨出形状及び外周部分の円弧状表面形状
による作用効果と相乗効果を発揮し,導体ピンはスルー
ホール内に安定した状態で確実に保持される。
また,本発明においては,セラミック基板に比較して比
較的柔軟な樹脂素材のプリント配線板を対象としている
が,導体ピンが上記構造を有するので,スルーホールの
破損,プリント配線板の破損を生ずることなく,確実に
導体ピンを嵌入することができる。
したがって,本発明によれば,樹脂素材製プリント配線
板のスルーホールに対して導体ピンを安定した状態で確
実に固定できると共に,スルーホールの破損がない,電
気的接続信頼性の高い半導体搭載用基板を提供すること
ができる。
〔実施例〕
次に,本発明の実施例にかかる半導体搭載用基板を図面
に基づいて詳細に説明する。
本例の半導体搭載用基板は,第1図に示すごとくピング
リッドアレイ基板である。第1図において,符号1は樹
脂素材からなるプリント配線板であり,例えばガラスエ
ポキシ基板,紙フェノール基板,紙エポキシ基板,ガラ
スポリイミド基板,ガラス変性トリアジン基板などを用
いる。符号2はプリント配線板の表面に形成された回路
であり常法により形成される。
符号3は前記回路と接続するスルーホールである。符号
4は,半導体素子を搭載する部分を示し,ザグリ加工に
より凹部が形成されている場合である。符号5は,前記
スルーホールに嵌入固定された入出力用の導体ピンであ
る。
第2図は,本発明の半導体搭載用基板に用いられた導体
ピンの側面図であり,導体ピンは,四方向に突出部を形
成している。第2図において,符号6は鍔であり,この
鍔は導体ピン5をプリント配線板1のスルーホールに嵌
入する際の位置合わせや係止の役割を果たすものであ
る。
また,符号7は前記鍔の近傍に形成された,金属線の直
径より太い突出部であり,本例では四方向に突出部を形
成したものを示す。この突出部7は,プリント配線板1
のスルーホール3の直径よりも大きい。
そして,ここに注目すべきことは,まず第2図に示すご
とく,実施例突出部7は導体ピン5の軸線に対して外方
へ弧状に膨出していることである。また,第3図に示す
ごとく突出部7の外周部分は円弧状表面を形成している
ことである。
そして,スルーホール3内に導体ピン5の突出部7を嵌
入した状態においては,第3図に示すごとく,突出部7
の外周部分の円弧状表面が樹脂素材のプリント配線板1
のスルーホール3内に圧入されて,スルーホール3の内
壁が上記円弧状表面によって円弧状に変形され,導体ピ
ン5がスルーホール3に固着されていることである。
符号8及び9は,導体ピン5の上端面及び下端面であ
り,この端面に曲面又はテーパー面を形成することによ
り,スルーホール3への導体ピン5の嵌入が容易とな
る。
また,第3図に示すごとく,突出部7の直径D1,D2は,
スルーホール3の直径よりも大きい。
これらの導体ピンは金属線から加工されるものであり,
金属線の材質としては,鉄,鉄系合金,銅,銅系合金な
どが好ましい。例えば,42アロイ,コバール,りん青銅
などがある。金属線から加工された導体ピンの表面に
は,金,銀,スズ,半田などの金属メッキを施すことに
より金属線の腐食を防止することが可能である。
特に半田メッキ層は,表面硬度が小さいため導体ピンを
プリント配線板のスルーホールへ嵌入する場合,スルー
ホールの損傷を著しく減少する効果がある。
次に,第6図及び第8図は,導体ピンをスルーホール内
に嵌入する前の状態の縦断面図である。この図面におい
て符号10はプリント配線板に設けられたスルーホールで
あり,この直径D3は,導体ピンの突出部の直径D1,D2よ
りも小さい。導体ピン11,13は,スルーホール10に対し
てそれぞれ矢印12,14の方向から加圧嵌入する。また逆
に導体ピンに,プリント配線板側から加圧嵌入してもよ
い。
第7図及び第9図は,スルーホールに導体ピンを加圧嵌
入した後の状態の縦断面図である。この図面によれば,
スルーホールの一部が導体ピンの突出部に沿ってふくら
んだ状態に拡大変形し,スルーホール壁面に導体ピンの
突出部が完全密着して強固に固定されていることが分か
る。そのため,スルーホールと導体ピンは確実に導通可
能となる。
従来の導体ピンでは,第5図に示すように,スルーホー
ルが導体ピンの突出部に沿って二方向にのみ,ふくらん
だ状態で,拡大変形し装着されている。これに対し,本
発明の導体ピンでは,第3図に示すように,スルーホー
ル3が導体ピンの突出部7の外周部分の円弧状表面によ
って,四方向にふくらんだ状態に拡大変形し装着されて
いる。
このため,嵌入後の導体ピンは非常に安定しており,か
つ四方向でかしめの効果がある。そのため,引き抜き強
度を得るために突出部をスルーホールに対し,それほど
大きくする必要がない。また,そのため,従来の導体ピ
ンに比べ,スルーホールや樹脂素材のプリント配線板を
破損する恐れはない。
また,導体ピンとスルーホールとは密接しているので,
高温,高湿下でのスルーホールと導体ピンの接触部の抵
抗変化は見られず,高い電気的接続信頼性を確保するこ
とができる。
更に,導体ピンとスルーホールとを半田付けすると,そ
の電気的接続が完全となり,より一層高い電気的接続信
頼性が得られる。
第10図は,上記半導体搭載用基板に半導体素子15をダイ
ボンディングし,ワイヤーボンディングを行ない,その
後エポキシ樹脂17で封止した状態の半導体搭載用基板
と,これをマザーボードのスルーホールに実装した時の
縦断面図である。
この図面において,符号15は半導体素子,符号16はボン
ディングワイヤー,符号17は封止用エポキシ樹脂であ
る。また,符号18は導体ピンであり,この導体ピンは鍔
の下部にも,別の鍔19を有している。この2つの鍔を有
する導体ピンはスタンドオフピンと一般に呼ばれるもの
である。このスタンドオフピンは,半導体搭載用基板に
格子状に配列された導体ピンにおいて,外周上の導体ピ
ンの中の4つのコーナー,又は内周上の4つのコーナー
に,通常は配置されている。
前記スタンドオフピンにより,半導体搭載用基板を普通
のマザーボード20に実装する際,導体ピンの下方の鍔が
マザーボードのスルーホールに係止されることによっ
て,半導体搭載用基板とマザーボードとの間に空間が形
成される。これにより,半導体素子から発生する熱を該
空間へ効率よく放散することができる。
符号21は,導体ピンとマザーボードを接続している半田
を示すものである。
上記のごとく,本例の半導体搭載用基板1においては,
導体ピン5(11,13も同じ)の上記突出部7は,外方へ
弧状に膨出している(第2図)。そのため,突出部7を
スルーホール3(10も同じ)に嵌入していく際には,弧
状の膨出部がスルーホール3の内壁を徐々に押し広げて
進入していく。
それ故,スルーホール3は徐々に拡開され,その内壁が
破損するということがない。
また,導体ピン5の突出部7は,外周部分が円弧状表面
を有しているため,突出部7をスルーホール3に嵌入し
ていく場合,スルーホールの内壁に徐々に広げていく。
そのため,スルーホールの内壁が破損しない(第3
図)。
更に,導体ピンの突出部7をスルーホール内に圧入した
状態においても,スルーホール3の内壁が突出部の外周
部分によって円弧状に変形されるので,導体ピンがスル
ーホールに確実に密着保持される(第3図)。また,第
3図に示すごとく,突出部7の外周部分は,スルーホー
ル3の内壁によって抱き込まれた状態となる。そのた
め,導体ピンはその軸中心に回動することがなく,確実
に保持される。
また,上記突出部7は,三方向以上に設けてあるため,
上記突出部の弧状膨出形状及び外周部分の円弧状表面形
状による作用効果と相乗効果を発揮して,導体ピンはス
ルーホール内に安定した状態で確実に保持できる。
上記より明らかなごとく,本例によれば,樹脂素材製プ
リント配線板1のスルーホール3に対して,導体ピン5
を確実に安定した状態で密着固定できると共に,スルー
ホールの破損がない,電気的接続信頼性の高い半導体搭
載用基板を得ることができる。
【図面の簡単な説明】
第1図は本発明の実施例にかかる半導体搭載用基板の斜
視図,第2図は本発明の実施例にかかる導体ピンの側面
図,第3図は導体ピンがスルーホールに嵌入された際の
第2図のA−A′線の横断面図,第4図及び第5図は従
来例を示し第4図は従来の導体ピン,第5図は従来の導
体ピンがスルーホールに嵌入された際の第4図のB−
B′線の横断面図,第6図ないし第10図は本発明の実施
例を示し,第6図及び第8図は導体ピンをプリント配線
板へ取付ける方法の一例を示す縦断面図,第7図及び第
9図は導体ピンを取付けたプリント配線板の縦断面図,
第10図は半導体搭載用基板に半導体素子を実装し,マザ
ーボードに実装した状態の縦断面図を示す。 〔符号の説明〕 1……樹脂素材からなるプリント配線板, 2……回路(パターン), 3,10……スルーホール, 4……半導体搭載部, 5,11,13,18……導体ピン, 6……鍔, 7……突出部, 15……半導体素子, 16……ボンディングワイヤー, 17……封止用エポキシ樹脂, 20……マザーボード, 21……半田,

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】導体ピンを有する樹脂素材によって作製さ
    れたプリント配線板と該プリント配線板のスルーホール
    に嵌入した導体ピンとを有する半導体搭載用基板におい
    て, 該導体ピンは断面が略円形状の金属線の一部に,金属線
    の直径より大きい鍔を有し,かつ該鍔の近傍に金属線の
    直径より太い突出部が同一断面上に三方向以上形成され
    ており,また,上記突出部は導体ピンの軸線に対して外
    方へ弧状に膨出していると共に突出部の外周部分は円弧
    状表面を形成しており, 上記スルーホール内に上記導体ピンの突出部を嵌入した
    状態においては,突出部の外周部分の円弧状表面が樹脂
    素材のプリント配線板のスルーホール内に圧入されて,
    スルーホールの内壁が上記円弧状表面によって内方へ円
    弧状に変形されて,導体ピンがスルーホールに固着され
    ていることを特徴とする半導体搭載用基板。
  2. 【請求項2】前記鍔は,前記金属線の突出部の上端部に
    形成されていることを特徴とする特許請求の範囲第1項
    記載の半導体搭載用基板。
  3. 【請求項3】前記鍔は,前記金属線の突出部の下部に形
    成されていることを特徴とする特許請求の範囲第1項記
    載の半導体搭載用基板。
  4. 【請求項4】前記鍔の下にもう一つ別の鍔を設けている
    ことを特徴とする特許請求の範囲第3項記載の半導体搭
    載用基板。
  5. 【請求項5】前記導体ピンは,プリント配線板のスルー
    ホールと半田付けされていることを特徴とする特許請求
    の範囲第1〜3又は4項記載の半導体搭載用基板。
  6. 【請求項6】前記半導体搭載用基板は,ピングリッドア
    レイ基板であることを特徴とする特許請求の範囲第1〜
    4又は5項記載の半導体搭載用基板。
JP11136286A 1986-05-15 1986-05-15 半導体搭載用基板 Expired - Lifetime JPH0777254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11136286A JPH0777254B2 (ja) 1986-05-15 1986-05-15 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11136286A JPH0777254B2 (ja) 1986-05-15 1986-05-15 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS62266858A JPS62266858A (ja) 1987-11-19
JPH0777254B2 true JPH0777254B2 (ja) 1995-08-16

Family

ID=14559271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11136286A Expired - Lifetime JPH0777254B2 (ja) 1986-05-15 1986-05-15 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JPH0777254B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0620594A3 (en) * 1993-04-13 1995-01-18 Shinko Electric Ind Co Semiconductor device with pins.
AR002161A1 (es) * 1995-06-01 1998-01-07 Siemens Ag Placa de base para un componente de circuito electrico con un chip electronico y dicho componente de circuito electrico.
JP3843514B2 (ja) 1995-12-15 2006-11-08 イビデン株式会社 電子部品搭載用基板及びその製造方法
JP5994254B2 (ja) * 2012-01-11 2016-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810848A (ja) * 1981-07-14 1983-01-21 Toshiba Corp 混成集積回路用リ−ドピン

Also Published As

Publication number Publication date
JPS62266858A (ja) 1987-11-19

Similar Documents

Publication Publication Date Title
US5883782A (en) Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
JP3230398B2 (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
EP0767495B1 (en) Surface-mounting type semiconductor device
JP3157611B2 (ja) 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス
JPH01217993A (ja) 半導体装置
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
US3522490A (en) Semiconductor package with heat conducting mounting extending from package on side opposite conductor extensions
JPH0442940Y2 (ja)
JPS62217476A (ja) 磁気ヘツドアセンブリ
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US6493238B1 (en) Method and apparatus to compliantly interconnect area grid arrays and printed wiring boards
JP2003208938A (ja) 配線基板用リードピン
JPH0317240B2 (ja)
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPS62266858A (ja) 半導体搭載用基板
JP2579495B2 (ja) 半導体搭載用基板
JPH0419806Y2 (ja)
JPH06268086A (ja) 半導体集積回路装置およびそれが装着されるプリント基板
JP3537585B2 (ja) 光電変換装置
JPH0777243B2 (ja) 表面実装用パツケ−ジ
JP2859221B2 (ja) 電子部品の端子構造
JP2000277556A (ja) ソルダーバンプランドメタル構造
JPH0513963A (ja) 電子部品搭載用基板
JPH0331086Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term