JPS5810848A - 混成集積回路用リ−ドピン - Google Patents
混成集積回路用リ−ドピンInfo
- Publication number
- JPS5810848A JPS5810848A JP56109724A JP10972481A JPS5810848A JP S5810848 A JPS5810848 A JP S5810848A JP 56109724 A JP56109724 A JP 56109724A JP 10972481 A JP10972481 A JP 10972481A JP S5810848 A JPS5810848 A JP S5810848A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- integrated circuit
- hybrid integrated
- conductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この−羽は拠成集積闘踏用す−ドビン燻二関する・
従来、混成集積回踏基板の電極部喀二リードを取着する
仁−しては、まずｊｌｌＷＪ（二示すよう番二基Ｉ［１
上６：厚膜導体、モツプデ）／−Ｎｌメッキ導体あるい
は鋼よりなる導体２を形成する・また、この導体１０所
定個所に半田ペースト１が印刷される。また、基１［Ｊ
（：設けられた基板穴４（＝リードｌを上方向から挿入
するわけであるが、デートＩと基板穴４との間６；はす
きまができるため＊ＫｘＭｒｔ二示すよう４＝リ一ド先
喝部を下からかしめてリード１を固定していた。しかし
、半田ペース）Ｊをつけてかしめ作業をすることは困難
であり、その工程数も多くなるという欠点があった。ま
た、第３図４＝示すよう（二基＠Ｊの基板穴イの下方向
よりリード５を挿入し半田付する方法等があるが、下か
らり一ド５を挿入するため作業性が曳くないという欠点
があった。
仁−しては、まずｊｌｌＷＪ（二示すよう番二基Ｉ［１
上６：厚膜導体、モツプデ）／−Ｎｌメッキ導体あるい
は鋼よりなる導体２を形成する・また、この導体１０所
定個所に半田ペースト１が印刷される。また、基１［Ｊ
（：設けられた基板穴４（＝リードｌを上方向から挿入
するわけであるが、デートＩと基板穴４との間６；はす
きまができるため＊ＫｘＭｒｔ二示すよう４＝リ一ド先
喝部を下からかしめてリード１を固定していた。しかし
、半田ペース）Ｊをつけてかしめ作業をすることは困難
であり、その工程数も多くなるという欠点があった。ま
た、第３図４＝示すよう（二基＠Ｊの基板穴イの下方向
よりリード５を挿入し半田付する方法等があるが、下か
らり一ド５を挿入するため作業性が曳くないという欠点
があった。
また、リードＩへの半田のぬれの信頼性（二欠けるとい
う欠点があった。
う欠点があった。
この発明は上記の点に鑑みてなされたもので。
その目的は混成集積−路基板（二尋体が形成されリード
ビンを基板上４＝立てる方＠（：おいて、デート形状を
デーパ状ｄ二し、混成集積ｗＪｊ８基板の基ＩＩＬ穴の
内周のｌｓに必ず接触しデートが喬直Ｃ：立つ様１ニジ
た混成集積回路用リードビンを提供すること（二ある。
ビンを基板上４＝立てる方＠（：おいて、デート形状を
デーパ状ｄ二し、混成集積ｗＪｊ８基板の基ＩＩＬ穴の
内周のｌｓに必ず接触しデートが喬直Ｃ：立つ様１ニジ
た混成集積回路用リードビンを提供すること（二ある。
以下、図面を参照してこの発明の一実施例を説明する。
＃！４図は本願Ｃ：係る混成集積１ｉｉＩｌ路用リード
ビンが混成集積回踏基板の基板穴（：Ｍ着された場合の
断面を示す図であるｅｌＮ＝、おいて。
ビンが混成集積回踏基板の基板穴（：Ｍ着された場合の
断面を示す図であるｅｌＮ＝、おいて。
１１はセラミックあるいはプリント基板よりなる墨威集
積ａｍ基職で、この基板１１上１：厚膜導体、モリブデ
ン−Ｎ１メッキ導体あるいは銅よりなる導体１２が形成
される。また、この導体１２０所要個ＰＪｒ（二半田ペ
ーストＩＪが印刷されている・そし１、この基＊ＺＸｔ
；ｍけられた基板穴（二はテーパ状の形状を有するリー
ド先端部１４が装着されている。また、このリード先端
部１４の上方（：は鍔ｓ１５を有しており、この鍔ｓＩ
Ｊより上方区ニリード１６が設けられている。このよう
に、リード先晦部１４がデーパ状の形状を持つため、混
成集積回路基板の基本穴の内周の１部と必ず接触しリー
ドな喬直４：立てることができる。
積ａｍ基職で、この基板１１上１：厚膜導体、モリブデ
ン−Ｎ１メッキ導体あるいは銅よりなる導体１２が形成
される。また、この導体１２０所要個ＰＪｒ（二半田ペ
ーストＩＪが印刷されている・そし１、この基＊ＺＸｔ
；ｍけられた基板穴（二はテーパ状の形状を有するリー
ド先端部１４が装着されている。また、このリード先端
部１４の上方（：は鍔ｓ１５を有しており、この鍔ｓＩ
Ｊより上方区ニリード１６が設けられている。このよう
に、リード先晦部１４がデーパ状の形状を持つため、混
成集積回路基板の基本穴の内周の１部と必ず接触しリー
ドな喬直４：立てることができる。
次に本願毫二係る混成集積回路用リードビンを用いて混
成集積回路を作成する場合の工程を第ｓ図を用いてｉ！
明する・図礪二おいて、１１はセラミックよりなる混成
集積回路基板で、この基１ｉ２１上に厚膜導体、モジプ
デンーＮｉメッキ導体、あるいは銅よりなる導体２２が
形成される・まだ、王妃部体２２０所定個所に抵抗２１
が印刷される。さら仁、第５図（ロ）に示すように上記
導体２１上の所定個所Ｃ：牛日田ペースト４が印刷され
る。そして、第５図０に示すようＩ：リードＸＳが基板
穴（：挿入され、コンダン９２６等の部品が所定の早出
ペースト上Ｃ：マクントされる・そして、熱板などＣ：
より加熱早出付けされて第５図０４＝示すようＣ：なる
、つまり、第５図（ｑ４：示すよつ（＝リード２５の先
ｗｉｔｓがテーパ状Ｃ二形成されているため、 ＩｋＩ
Ｉ穴（二挿入した場合に自立するためリードを支える必
要がない。以下、洗浄、ファンクシ璽ントリミング、特
性チェツタなどの工程を経てケース付けし、第６図１；
示すようにＭグイキャストケース２１（：樹脂２８を注
入している。
成集積回路を作成する場合の工程を第ｓ図を用いてｉ！
明する・図礪二おいて、１１はセラミックよりなる混成
集積回路基板で、この基１ｉ２１上に厚膜導体、モジプ
デンーＮｉメッキ導体、あるいは銅よりなる導体２２が
形成される・まだ、王妃部体２２０所定個所に抵抗２１
が印刷される。さら仁、第５図（ロ）に示すように上記
導体２１上の所定個所Ｃ：牛日田ペースト４が印刷され
る。そして、第５図０に示すようＩ：リードＸＳが基板
穴（：挿入され、コンダン９２６等の部品が所定の早出
ペースト上Ｃ：マクントされる・そして、熱板などＣ：
より加熱早出付けされて第５図０４＝示すようＣ：なる
、つまり、第５図（ｑ４：示すよつ（＝リード２５の先
ｗｉｔｓがテーパ状Ｃ二形成されているため、 ＩｋＩ
Ｉ穴（二挿入した場合に自立するためリードを支える必
要がない。以下、洗浄、ファンクシ璽ントリミング、特
性チェツタなどの工程を経てケース付けし、第６図１；
示すようにＭグイキャストケース２１（：樹脂２８を注
入している。
しかして、第７図は第４１！１（：、示した混成集積回
路用リードビンの儒面図及び正面図を示すものである・ また、第８図はこの発明の他の実施例を示すもめでリー
ド先南部は円柱状嘔二なっている。
路用リードビンの儒面図及び正面図を示すものである・ また、第８図はこの発明の他の実施例を示すもめでリー
ド先南部は円柱状嘔二なっている。
さら４：５ｌｐｒｅ図はこの発明の他の夾１例な示すも
りで、リード先端部は直方体となつ１おり、角は丸みを
おびている。
りで、リード先端部は直方体となつ１おり、角は丸みを
おびている。
以上詳述したよう（二この発明ζ＝よれは、混成集積回
路基板Ｃ二導体が形成されリードビンを基板上砿：立て
る方法ζ＝おいて、リード形状をテーパ状−二したので
、混成集積回路基板の基板穴の内周の１部にリードが喬
直（：自立し、リードを支える必要がないゃ従って、リ
ードを支える工程を省略でき、混成集積囲路の製造１楊
を短縮させることができる・
路基板Ｃ二導体が形成されリードビンを基板上砿：立て
る方法ζ＝おいて、リード形状をテーパ状−二したので
、混成集積回路基板の基板穴の内周の１部にリードが喬
直（：自立し、リードを支える必要がないゃ従って、リ
ードを支える工程を省略でき、混成集積囲路の製造１楊
を短縮させることができる・
第１図ないし第３図はそれぞれ従来例を示す図、１に４
図はこの発明の一実施例を示す断面図。 第５１因ないし０はそれぞれ同実施例１：おける板、１
２・・・導体、１３・・・半田ペースト、１４・・・リ
ード先端部、１５・・・鍔部。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３図 第４図
図はこの発明の一実施例を示す断面図。 第５１因ないし０はそれぞれ同実施例１：おける板、１
２・・・導体、１３・・・半田ペースト、１４・・・リ
ード先端部、１５・・・鍔部。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３図 第４図
Claims (1)
- テーパ状の形状を有し、混成集積回踏基板の基板穴の内
周の１部（：必ず接触するよう礪ニジたことを特徴とす
る混成集積回路用ラードビン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56109724A JPS5810848A (ja) | 1981-07-14 | 1981-07-14 | 混成集積回路用リ−ドピン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56109724A JPS5810848A (ja) | 1981-07-14 | 1981-07-14 | 混成集積回路用リ−ドピン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810848A true JPS5810848A (ja) | 1983-01-21 |
Family
ID=14517614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56109724A Pending JPS5810848A (ja) | 1981-07-14 | 1981-07-14 | 混成集積回路用リ−ドピン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810848A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059756A (ja) * | 1983-09-12 | 1985-04-06 | Ibiden Co Ltd | プラグインパッケ−ジとその製造方法 |
| JPS6095943A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS60101998A (ja) * | 1983-11-07 | 1985-06-06 | イビデン株式会社 | プラグインパツケ−ジとその製造方法 |
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
| JPS62266858A (ja) * | 1986-05-15 | 1987-11-19 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH01117084A (ja) * | 1987-10-29 | 1989-05-09 | Nec Corp | プラスチックピングリッドアレイパッケージ |
-
1981
- 1981-07-14 JP JP56109724A patent/JPS5810848A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059756A (ja) * | 1983-09-12 | 1985-04-06 | Ibiden Co Ltd | プラグインパッケ−ジとその製造方法 |
| JPS6095943A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS6095944A (ja) * | 1983-10-31 | 1985-05-29 | Ibiden Co Ltd | プラグインパツケ−ジとその製造方法 |
| JPS60101998A (ja) * | 1983-11-07 | 1985-06-06 | イビデン株式会社 | プラグインパツケ−ジとその製造方法 |
| JPS60241244A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | ピングリッドアレイ型半導体装置の製造方法 |
| JPS62266858A (ja) * | 1986-05-15 | 1987-11-19 | Ibiden Co Ltd | 半導体搭載用基板 |
| JPH01117084A (ja) * | 1987-10-29 | 1989-05-09 | Nec Corp | プラスチックピングリッドアレイパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04147579A (ja) | スルーホール接続形電子デバイスとその実装方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH02148878A (ja) | スルホール端子 | |
| JPH0514553Y2 (ja) | ||
| US3429037A (en) | Method of making tubular solder connectors | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JPH04132183A (ja) | シングルインライン型混成集積回路装置およびシングルインライン型混成集積回路装置における角柱部材への端子リードの装着方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JP2005150134A (ja) | 電子回路ユニット、及びその製造方法 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPS58102597A (ja) | 電子回路基板 | |
| JPS60163496A (ja) | 印刷回路基板 | |
| JPS62283651A (ja) | 半導体搭載基板用の導体ピン及びその製造方法 | |
| JPS638152Y2 (ja) | ||
| JP2591766Y2 (ja) | プリント基板 | |
| CN107295759A (zh) | 一种焊接屏蔽模具制造方法、焊接屏蔽模具及焊接结构 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JPS62128553A (ja) | 半導体パツケ−ジの製造法 | |
| JPH0446381Y2 (ja) | ||
| JPH0590778A (ja) | シールドケース付電子部品及びリードフレーム | |
| KR200408838Y1 (ko) | 인쇄회로기판 | |
| JPS63268285A (ja) | 面実装部品 | |
| JP2923087B2 (ja) | プリント基板の半田接合構造及びプリント基板の半田接合方法 | |
| JPS61263193A (ja) | 両面印刷配線板の製造方法 |