JPH0777543A - 実効値等の測定装置 - Google Patents
実効値等の測定装置Info
- Publication number
- JPH0777543A JPH0777543A JP24752193A JP24752193A JPH0777543A JP H0777543 A JPH0777543 A JP H0777543A JP 24752193 A JP24752193 A JP 24752193A JP 24752193 A JP24752193 A JP 24752193A JP H0777543 A JPH0777543 A JP H0777543A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- effective value
- cycle
- waveform
- trigger condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000007493 shaping process Methods 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 種々のトリガ条件の設定が容易であり、しか
も１周期ごとのトリガ比較が行なえるようにする。 【構成】 演算手段としてのＤＳＰ１６にトリガ条件を
予め設定し、ＰＬＬ回路１４により入力波形に同期し
て、そのＮ倍の周波数を有するサンプリングクロックを
発生させて波形データをサンプリングし、Ａ／Ｄ変換し
た後、ＤＳＰ１６にてその１周期分のデータから実効値
を演算するとともに、同ＤＳＰ１６にてその実効値とト
リガ条件とを比較し、これを入力信号の１周期ごとに行
なう。
も１周期ごとのトリガ比較が行なえるようにする。 【構成】 演算手段としてのＤＳＰ１６にトリガ条件を
予め設定し、ＰＬＬ回路１４により入力波形に同期し
て、そのＮ倍の周波数を有するサンプリングクロックを
発生させて波形データをサンプリングし、Ａ／Ｄ変換し
た後、ＤＳＰ１６にてその１周期分のデータから実効値
を演算するとともに、同ＤＳＰ１６にてその実効値とト
リガ条件とを比較し、これを入力信号の１周期ごとに行
なう。
Description
【０００１】
【産業上の利用分野】この発明は電流や電圧の平均値や
実効値、さらには電力の各パラメータなどを測定する測
定装置に関し、さらに詳しく言えば、トリガ発生機能を
備えた実効値等の測定装置に関するものである。
実効値、さらには電力の各パラメータなどを測定する測
定装置に関し、さらに詳しく言えば、トリガ発生機能を
備えた実効値等の測定装置に関するものである。
【０００２】
【従来の技術】図５には入力レベルが所定の閾値を超え
た時点で波形データをメモリに取り込むようにした実効
値測定装置の従来例が示されている。
た時点で波形データをメモリに取り込むようにした実効
値測定装置の従来例が示されている。
【０００３】これによると、被測定入力信号はレンジア
ンプ１にて適当なレベルに変換された後、実効値アンプ
２に入力される。この実効値アンプ２にて得られた実効
値はＡ／Ｄ変換回路３とコンパレータ４とに送られる。
ンプ１にて適当なレベルに変換された後、実効値アンプ
２に入力される。この実効値アンプ２にて得られた実効
値はＡ／Ｄ変換回路３とコンパレータ４とに送られる。
【０００４】コンパレータ４には所定の閾値が予め設定
されており、実効値とその閾値との比較が行なわれ、例
えば実効値＞閾値の条件が成立すると、同コンパレータ
４からＣＰＵ（中央演算処理ユニット）５にトリガ信号
が送出され、これによりＣＰＵ５はそれ以後の実効値デ
ータをストレージメモリ６に書き込む。
されており、実効値とその閾値との比較が行なわれ、例
えば実効値＞閾値の条件が成立すると、同コンパレータ
４からＣＰＵ（中央演算処理ユニット）５にトリガ信号
が送出され、これによりＣＰＵ５はそれ以後の実効値デ
ータをストレージメモリ６に書き込む。
【０００５】この従来例によれば、回路構成が比較的簡
単であり、また、実効値アンプ２はアナログ回路である
ため実際に実効値を演算する必要がなく、しかも必要と
するデータのみを収集することができる。
単であり、また、実効値アンプ２はアナログ回路である
ため実際に実効値を演算する必要がなく、しかも必要と
するデータのみを収集することができる。
【０００６】
【発明が解決しようとする課題】しかしながらその反
面、実効値アンプは応答速度が遅いため、実効値レベル
の速い変動には追従できない。また、トリガ条件を増や
す場合には、それに伴って同数程度のコンパレータが必
要となる。
面、実効値アンプは応答速度が遅いため、実効値レベル
の速い変動には追従できない。また、トリガ条件を増や
す場合には、それに伴って同数程度のコンパレータが必
要となる。
【０００７】
【課題を解決するための手段】この発明は上記課題を解
決するためになされたもので、その構成上の特徴は、被
測定入力信号を矩形波に波形整形する波形整形回路と、
同波形整形回路より出力される矩形波に同期してそのＮ
倍の周波数のサンプリングクロックを発生するＰＬＬ回
路と、上記サンプリングクロックに基づいて上記被測定
入力信号をサンプリングしてディジタルの波形データに
変換するＡ／Ｄ変換回路と、上記被測定入力信号の１周
期内の波形データに所定の演算を施すＤＳＰと、その演
算値を記憶するメモリとを備え、上記ＤＳＰには所定の
トリガ条件が任意に設定可能であり、同ＤＳＰにより演
算処理された演算値が上記トリガ条件を満たした場合、
その演算値の上記メモリへの書き込みを制御するように
したことにある。
決するためになされたもので、その構成上の特徴は、被
測定入力信号を矩形波に波形整形する波形整形回路と、
同波形整形回路より出力される矩形波に同期してそのＮ
倍の周波数のサンプリングクロックを発生するＰＬＬ回
路と、上記サンプリングクロックに基づいて上記被測定
入力信号をサンプリングしてディジタルの波形データに
変換するＡ／Ｄ変換回路と、上記被測定入力信号の１周
期内の波形データに所定の演算を施すＤＳＰと、その演
算値を記憶するメモリとを備え、上記ＤＳＰには所定の
トリガ条件が任意に設定可能であり、同ＤＳＰにより演
算処理された演算値が上記トリガ条件を満たした場合、
その演算値の上記メモリへの書き込みを制御するように
したことにある。
【０００８】
【作用】まず、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｅｒ）に所定のトリガ条件を設定して
おく。ＤＳＰは入力信号の１周期の実効値演算およびト
リガ条件との比較を次の１周期中で行ない、その実効値
がトリガ条件を満たしている場合には、それ以後の実効
値をメモリに書き込む。
Ｐｒｏｃｅｓｓｅｒ）に所定のトリガ条件を設定して
おく。ＤＳＰは入力信号の１周期の実効値演算およびト
リガ条件との比較を次の１周期中で行ない、その実効値
がトリガ条件を満たしている場合には、それ以後の実効
値をメモリに書き込む。
【０００９】
【実施例】図１にはこの発明の一実施例に係る測定装置
のブロック線図が示されている。これによると、同測定
装置は入力信号を適当なレベルに変換するレンジアンプ
１１と、同レンジアンプ１１を介して入力される電圧な
どの入力波形を矩形波に波形整形する波形整形回路１２
と、同入力波形のデータサンプリングするサンプルホー
ルド回路１３とを備えている。
のブロック線図が示されている。これによると、同測定
装置は入力信号を適当なレベルに変換するレンジアンプ
１１と、同レンジアンプ１１を介して入力される電圧な
どの入力波形を矩形波に波形整形する波形整形回路１２
と、同入力波形のデータサンプリングするサンプルホー
ルド回路１３とを備えている。
【００１０】波形整形回路１２は例えばゼロクロスコン
パレータからなり、ここで矩形波に整形された入力波形
は次段のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路１４に入力される。
パレータからなり、ここで矩形波に整形された入力波形
は次段のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路１４に入力される。
【００１１】ＰＬＬ回路１４は同入力波形を受けて、そ
れと同期したＮ倍の周波数のサンプリングクロックを生
成し、同サンプリングクロックをサンプルホールド回路
１３に与える。この実施例においては、サンプリングク
ロックの周波数は入力波形の５１２倍とされている。
れと同期したＮ倍の周波数のサンプリングクロックを生
成し、同サンプリングクロックをサンプルホールド回路
１３に与える。この実施例においては、サンプリングク
ロックの周波数は入力波形の５１２倍とされている。
【００１２】したがって、入力波形はサンプルホールド
回路１３において、その１周期から５１２ポイントのデ
ータがサンプリングされ、同データは次段のＡ／Ｄ変換
回路１５にてディジタルの波形データに変換された後、
ＤＳＰ（ディジタル信号処理手段）１６に供給される。
回路１３において、その１周期から５１２ポイントのデ
ータがサンプリングされ、同データは次段のＡ／Ｄ変換
回路１５にてディジタルの波形データに変換された後、
ＤＳＰ（ディジタル信号処理手段）１６に供給される。
【００１３】ＤＳＰ１６はこの波形データを受けて、各
データごとに積和を演算し、それから実効値を求める。
この場合、同ＤＳＰ１６には図示しない操作部より例え
ばＣＰＵ（中央演算処理ユニット）１８を介して所定の
トリガ条件が設定可能であり、ＤＳＰ１６は実効値を求
めた後、そのトリガ条件と比較し、トリガＯＮのときに
その実効値をストレージメモリ１７に格納する。
データごとに積和を演算し、それから実効値を求める。
この場合、同ＤＳＰ１６には図示しない操作部より例え
ばＣＰＵ（中央演算処理ユニット）１８を介して所定の
トリガ条件が設定可能であり、ＤＳＰ１６は実効値を求
めた後、そのトリガ条件と比較し、トリガＯＮのときに
その実効値をストレージメモリ１７に格納する。
【００１４】図２のフローチャート、図３の波形図およ
び図４のトリガ条件説明図を参照しながら、入力波形が
電圧の場合について説明すると、この実施例では、１周
期から５１２個のデータがサンプリングされるため、Ｄ
ＳＰ１６は各データｖｎがサンプリングされるごとに次
の演算処理を行なう。
び図４のトリガ条件説明図を参照しながら、入力波形が
電圧の場合について説明すると、この実施例では、１周
期から５１２個のデータがサンプリングされるため、Ｄ
ＳＰ１６は各データｖｎがサンプリングされるごとに次
の演算処理を行なう。
【００１５】Ｖ１＝ｖ１２ Ｖ２＝ｖ２２＋Ｖ１ Ｖ３＝ｖ３２＋Ｖ２ ： Ｖ５１２＝ｖ５１２２＋Ｖ５１１ この場合、ＤＳＰ１６は波形整形回路１２から入力波形
の１周期の時間データを得ており、この１周期が終了す
ると、次の周期についても同様な積和演算を行なうが、
その演算処理の余裕時間内に前の周期で求めた積和値か
ら実効値を演算する。すなわち、 （Ｖ５１２／５１２）１／２ なる演算により実効値を求める。そして、ＤＳＰ１６は
同実効値とトリガ条件とを比較し、条件に合致していれ
ばその実効値をストレージメモリに取り込む。図４には
そのトリガ条件の一例が示されており、同図（ａ）はレ
ベルトリガ、同図（ｂ）は上限レベルと下限レベルとが
設定されたウィンドトリガで、いずれの場合もこの例で
は、そのレベルラインを超えた時点でトリガがかかる
（トリガＯＮ）ようになっている。また、同図（ｃ）は
変動幅トリガで、これは現実効値と前の周期の前実効値
とを比較して、その変動幅が設定値よりも大きい（もし
くは小さい）場合にトリガがかけられる。
の１周期の時間データを得ており、この１周期が終了す
ると、次の周期についても同様な積和演算を行なうが、
その演算処理の余裕時間内に前の周期で求めた積和値か
ら実効値を演算する。すなわち、 （Ｖ５１２／５１２）１／２ なる演算により実効値を求める。そして、ＤＳＰ１６は
同実効値とトリガ条件とを比較し、条件に合致していれ
ばその実効値をストレージメモリに取り込む。図４には
そのトリガ条件の一例が示されており、同図（ａ）はレ
ベルトリガ、同図（ｂ）は上限レベルと下限レベルとが
設定されたウィンドトリガで、いずれの場合もこの例で
は、そのレベルラインを超えた時点でトリガがかかる
（トリガＯＮ）ようになっている。また、同図（ｃ）は
変動幅トリガで、これは現実効値と前の周期の前実効値
とを比較して、その変動幅が設定値よりも大きい（もし
くは小さい）場合にトリガがかけられる。
【００１６】入力波形が電流の場合にも、上記と同様に
各波形データのサンプリングごとにその積和が演算さ
れ、次の周期内において実効値の演算と、トリガ条件と
の比較が行なわれ、好ましくはその結果がディスプレイ
などに表示される。
各波形データのサンプリングごとにその積和が演算さ
れ、次の周期内において実効値の演算と、トリガ条件と
の比較が行なわれ、好ましくはその結果がディスプレイ
などに表示される。
【００１７】なお、有効電力を求める場合には、レンジ
アンプ１１、サンプルホールド回路１３およびＡ／Ｄ変
換回路１５の入力チャンネルをもう１系統用意し、電
圧、電流の各入力波形の１周期について、そのデータの
サンプリングごとに各電圧データｖｎと電流データｉｎ
の積和が演算される。すなわち、 Ｗ１＝ｖ１×ｉ１ Ｗ２＝ｖ２×ｉ２＋Ｗ１ Ｗ３＝ｖ３×ｉ３＋Ｗ２ ： Ｗ５１２＝ｖ５１２×ｉ５１２＋Ｗ５１１ なる積和を演算し、そして次の周期内において、 Ｗ５１２／５１２ により有効電力が求められるとともに、所定のトリガ条
件との比較が行なわれる。なお、上記実施例ではＤＳＰ
１６の演算を実効値演算としているが、この発明は実効
値演算のみに限定されるものではない。
アンプ１１、サンプルホールド回路１３およびＡ／Ｄ変
換回路１５の入力チャンネルをもう１系統用意し、電
圧、電流の各入力波形の１周期について、そのデータの
サンプリングごとに各電圧データｖｎと電流データｉｎ
の積和が演算される。すなわち、 Ｗ１＝ｖ１×ｉ１ Ｗ２＝ｖ２×ｉ２＋Ｗ１ Ｗ３＝ｖ３×ｉ３＋Ｗ２ ： Ｗ５１２＝ｖ５１２×ｉ５１２＋Ｗ５１１ なる積和を演算し、そして次の周期内において、 Ｗ５１２／５１２ により有効電力が求められるとともに、所定のトリガ条
件との比較が行なわれる。なお、上記実施例ではＤＳＰ
１６の演算を実効値演算としているが、この発明は実効
値演算のみに限定されるものではない。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、ＤＳＰにて演算処理が行なわれるため、入力信号に
周波数の制限が少ない。また、ＤＳＰ自体にトリガ条件
を設定することができるため、ハード的な構成要素を増
やすことなく、種々のトリガを設定することが可能とな
る。さらには、１周期ごとにトリガの判定が行なわれる
ため、連続してリアルタイムにしかも１波形の漏れな
く、入力波形を観測することができる。
ば、ＤＳＰにて演算処理が行なわれるため、入力信号に
周波数の制限が少ない。また、ＤＳＰ自体にトリガ条件
を設定することができるため、ハード的な構成要素を増
やすことなく、種々のトリガを設定することが可能とな
る。さらには、１周期ごとにトリガの判定が行なわれる
ため、連続してリアルタイムにしかも１波形の漏れな
く、入力波形を観測することができる。
【図１】この発明に係る実効値等の測定装置の一実施例
を示したブロック線図。
を示したブロック線図。
【図２】同実施例の動作を説明するためのフローチャー
ト。
ト。
【図３】同実施例の動作を説明するための波形図。
【図４】トリガの種類を示した模式図。
【図５】従来例を示したブロック線図。
１１ レンジアンプ １２ 波形整形回路 １３ サンプリングホールド回路 １４ ＰＬＬ回路 １５ Ａ／Ｄ変換回路 １６ ＤＳＰ １７ ストレージメモリ １８ ＣＰＵ
フロントページの続き (72)発明者 久保田 訓久 長野県上田市大字小泉字桜町81番地 日置 電機株式会社内
Claims (1)
- 【請求項１】 被測定入力信号を矩形波に波形整形する
波形整形回路と、同波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、上記サンプリングクロックに基
づいて上記被測定入力信号をサンプリングしてディジタ
ルの波形データに変換するＡ／Ｄ変換回路と、上記被測
定入力信号の１周期内の波形データに所定の演算を施す
ＤＳＰと、その演算値を記憶するメモリとを備え、上記
ＤＳＰには所定のトリガ条件が任意に設定可能であり、
同ＤＳＰにより演算処理された演算値が上記トリガ条件
を満たした場合、その演算値の上記メモリへの書き込み
を制御するようにしたことを特徴とする実効値等の測定
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24752193A JP3464692B2 (ja) | 1993-09-08 | 1993-09-08 | 実効値測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24752193A JP3464692B2 (ja) | 1993-09-08 | 1993-09-08 | 実効値測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0777543A true JPH0777543A (ja) | 1995-03-20 |
| JP3464692B2 JP3464692B2 (ja) | 2003-11-10 |
Family
ID=17164733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24752193A Expired - Fee Related JP3464692B2 (ja) | 1993-09-08 | 1993-09-08 | 実効値測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464692B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480387B1 (ko) * | 2002-10-09 | 2005-04-07 | 엘지산전 주식회사 | 주파수 측정기 |
| JP2007163174A (ja) * | 2005-12-09 | 2007-06-28 | Mitsubishi Electric Corp | 電流計測装置 |
| CN102914687A (zh) * | 2012-11-05 | 2013-02-06 | 冶金自动化研究设计院 | 一种精确计算电压或电流有效值的方法 |
| JP2016075555A (ja) * | 2014-10-06 | 2016-05-12 | 日置電機株式会社 | 実効値測定方法およびその装置 |
-
1993
- 1993-09-08 JP JP24752193A patent/JP3464692B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480387B1 (ko) * | 2002-10-09 | 2005-04-07 | 엘지산전 주식회사 | 주파수 측정기 |
| JP2007163174A (ja) * | 2005-12-09 | 2007-06-28 | Mitsubishi Electric Corp | 電流計測装置 |
| CN102914687A (zh) * | 2012-11-05 | 2013-02-06 | 冶金自动化研究设计院 | 一种精确计算电压或电流有效值的方法 |
| JP2016075555A (ja) * | 2014-10-06 | 2016-05-12 | 日置電機株式会社 | 実効値測定方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3464692B2 (ja) | 2003-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447269B2 (ja) | ||
| JP2762080B2 (ja) | 平方根の概算装置 | |
| JPH0777543A (ja) | 実効値等の測定装置 | |
| JP3316965B2 (ja) | 周波数スペクトル分析装置 | |
| CN105911350B (zh) | 频率自适应递归svft谐波序分量实时检测方法及系统 | |
| JP3236710B2 (ja) | 実効値等の測定装置 | |
| JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 | |
| JPH06249892A (ja) | 波形データの演算方法 | |
| JPH0915273A (ja) | 基本波成分周波数の測定方法及び測定装置 | |
| JPH0772183A (ja) | 波形データ演算装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP4221538B2 (ja) | デジタル信号発生方法 | |
| JP4040718B2 (ja) | 測定装置 | |
| JP2000295298A (ja) | アイ開口率自動測定方法及びその装置 | |
| JPH08101749A (ja) | 波形記憶装置 | |
| JPH02152099A (ja) | サンプリング方法及び回路 | |
| EP0319217A3 (en) | Method and apparatus for processing picture data | |
| JPH07128084A (ja) | 測定データ記憶装置 | |
| JP3612764B2 (ja) | 遅延時間測定方法及び装置 | |
| JP2008146526A (ja) | 物理乱数生成装置及び物理乱数生成回路 | |
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JP2002100986A (ja) | ノイズ除去データ処理装置、及び該装置を用いたｄｃ電圧測定装置、デジタル電圧測定器、並びにノイズ除去データ処理プログラムを記録した記録媒体 | |
| JPS61262668A (ja) | 波形記憶装置用波形縮小方法 | |
| JPH03274470A (ja) | 電力測定装置 | |
| JPH04286965A (ja) | 実効値測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030716 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |