JPH0778528B2 - 磁気センサ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、物体の回転検出や位置検出をする検出装置等
に組み込まれて磁界を検出する磁気センサに関する。

〔従来の技術〕

磁界を検出する素子として、例えば特公昭54-41335号公
報に開示されている電磁変換素子、すなわち磁気抵抗素
子がある。この磁気抵抗素子は、連続的に折り返し構造
を持つ強磁性体を、接合部で直列に接続して形成されて
いる。そして、この磁気抵抗素子を飽和させるに十分
な、しかもこの素子面内で回転する磁界のような磁気信
号が例えば磁気記録媒体から発生し、磁気抵抗素子がこ
の磁気記録媒体から有限の距離を隔てて配置されると、
磁気抵抗素子は、この磁気信号により、接続部から信号
を出力する。

〔発明が解決しようとする課題〕

上述した従来の磁気抵抗素子は、外部にこの素子を飽和
させるに十分な磁界を必要とし、しかもこの素子面内で
回転することが必要条件となっている。これらの条件が
満されると、前述した特公昭54-41335号公報に開示され
ているように、２つの式 P_A＝Ｐ_⊥sin²θ＋Ｐ cos²θ P_B＝Ｐ_⊥cos²θ＋Ｐ sin²θ が成り立つ。この２つの式は、磁気抵抗素子の接合部で
直列接続されている２つの強磁性体A,Bを飽和磁化させ
るには十分な強さの磁界Ｈを角度θで加えた場合、強磁
性体A,Bの各電気抵抗P_A，P_Bの変化を示している。ただ
し、Ｐ_⊥は強磁性体A,Bを電流と垂直方向に飽和磁化し
たときの電気抵抗を示し、Ｐ は同じく電流と平行に飽
和磁化したときの電気抵抗を示している。

これらの式で示されるように、前述した磁界が加えられ
ると、２つの強磁性体の抵抗値の和が常に一定値となる
ように抵抗変化し、かつ出力波形としてほぼ正弦波を得
ることができる。このような出力波形の一例が第６図
（ａ）に示されている。

第６図（ａ）に示されるように、この出力波形は、飽和
磁界の回転に伴って１周期πradにてほぼ正弦波の形状
となっている。なお、第６図（ａ）において、波形101
は、外部磁界が0rad〜２πradのように回転した場合の
出力電圧であり、波形102は、３π/4radまで外部磁界を
回転させた後、５π/4radまでこの外部磁界を逆回転さ
せた時の出力電圧の変化を示す。

しかし、これら従来の磁気抵抗素子は、飽和磁界がない
場合、あるいは磁界が回転せず、一方向の成分のみが往
復運動するような場合、すなわち磁界が0rad〜π/2rad
〜πrad〜２πradと回転せず同一方向のみの成分、たと
えば0rad方向の成分がオン，オフを繰り返す場合、使用
できないという欠点を有している。

また仮に、従来の磁気抵抗素子を用いて、同一方向の成
分のみが往復運動するような磁界を検出する場合、磁気
抵抗素子から出力される信号のレベル検出等をする波形
処理回路（コンパレータ）を必要とする。このコンパレ
ータは、例えばヒステリシス特性のようなスレッショル
ドレベルを持っており、このスレッショルドレベルは、
通常第６図（ａ）に示されているように設定されてい
る。すなわち、スレッショルドレベル103がプラス側に
設定されており、スレッショルドレベル104がマイナス
側に設定されている。ところが、従来の磁気抵抗素子を
用いて、同一方向の成分のみが往復運動するような磁界
を検出するためには、第６図（ｂ）に示されるように、
スレッショルドレベル103と104とを両者ともプラス側に
設定する必要がある。このことは、非現実的であり、実
用的には外部にオフセット調整用抵抗R_ref等を持つ初期
オフセット調整用回路を付加し、調整することが必要と
なる。

本発明の目的は、このような欠点を除去するために、強
磁性の磁気抵抗素子と波形整形処理回路とが同一チップ
内に集積化され、同一方向に往復運動するような磁界を
検出できる磁気センサを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、第１磁気抵抗体
と第４磁気抵抗体の一端をコンパレータのマイナス端子
に接続し、第２磁気抵抗体と第３磁気抵抗体の一端をコ
ンパレータのプラス端子に接続し、第１磁気抵抗体と第
２磁気抵抗体の他端を直流電源の正の端子に接続し、第
３磁気抵抗体と第４磁気抵抗体の他端を直流電源の負の
端子に接続し、コンパレータの出力端を出力端子に接続
し、コンパレータは、第１のスレッショルドレベル（正
の電圧）と、第２のスレッショルドレベル（負の電圧）
を有し、磁界が磁気センサに加えられていない状態にお
いて、コンパレータのマイナス端子の電圧をコンパレー
タのプラス端子の電圧よりも高くして両端子間の電圧差
を第２のスレッショルドレベルよりも低くし出力端子に
ローレベルの信号が出力されるように、また、磁界が磁
気センサに加えられている状態において、コンパレータ
のプラス端子の電圧をコンパレータのマイナス端子の電
圧よりも高くなるようにして両端子間の電圧差を第１の
スレッショルドレベルよりも高くし出力端子にハイレベ
ルの信号が出力されるように、第１磁気抵抗体、第２磁
気抵抗体、第３磁気抵抗体、及び、第４磁気抵抗体のい
ずれか１つの抵抗値のみを異なるようにしたものであ
る。

〔実施例〕

次に、本発明の実施例について、図面を参照して説明す
る。

第１図は、本発明の一実施例を示す回路図であり、第２
図は、本実施例のモールド成形後の斜視図である。この
磁気センサは、磁気抵抗素子部10と、波形処理部20とで
構成されている。

さらに、磁気抵抗素子部10は、磁気抵抗体11〜14で構成
され、波形処理部20は、コンパレータ21と抵抗22,23と
で構成されている。

このような構成の磁気センサにおいて、磁気抵抗素子部
10の磁気抵抗体11〜14は、磁気により抵抗値が変化する
磁気抵抗効果を持っている。このような磁気抵抗体11〜
14から成る磁気抵抗素子部10の一例が、第３図の平面図
に示されている。

第３図に示されるように、この磁気抵抗素子部10は、Ni
−FeやNi−Coなどの強磁性金属を平滑な基板に蒸着して
強磁性体薄膜を設け、さらに所定の形状にパターニング
することによって形成される。これにより、４つの磁気
抵抗体11〜14が生成される。これら４つの磁気抵抗体11
〜14の、斜線で示される部分には、Au膜などの導体膜が
形成される。この結果、磁気抵抗体12において、強磁性
金属の蒸着により、抵抗体部分12Aがそれぞれ平行に配
列された状態となっている。さらに、導体膜の形成によ
り生成された幅ｅの導体部分12Bにより、各抵抗体部分1
2Aが直列に接続された状態となっている。

磁気抵抗体13において、抵抗体部分13Aがそれぞれ平行
に配列され、かつ抵抗体部分13Aの長手方向が磁気抵抗
体12の抵抗体部分12Aの長手方向とほぼ直角となるよう
に配列されている。さらに、導体部分13Bにより、各抵
抗体部分13Aが直列に接続された状態となっている。

このような磁気抵抗体12の端部12Dが、磁気抵抗体13の
端部13Cと接続され、磁気抵抗体12と13とは、直列に接
続された状態となっている。同時に、磁気抵抗体12,13
の端部12D,13Cが出力端子18に接続されている。磁気抵
抗体12の端部12Cが、電源端子15に接続されており、磁
気抵抗体13の端部13DがGND端子16に接続されている。

磁気抵抗体14において、抵抗体部分14Aがそれぞれ平行
に配列され、かつ抵抗体部分14Aの長手方向が磁気抵抗
体13の抵抗体部分13Aの長手方向とほぼ直角となるよう
に配列されている。さらに、導体部分14Bにより、各抵
抗体部分14Aが直列に接続された状態となっている。

磁気抵抗体11において、抵抗体部分11Aがそれぞれ平行
に配列され、かつ抵抗体部分11Aの長手方向が磁気抵抗
体14の抵抗体部分14Aの長手方向とほぼ直角となるよう
に配列されている。さらに、導体部分11Bは、他の磁気
抵抗体12〜14の導体部分の幅ｅより、間隔ｄだけ長く設
定されている。この導体部分11Bにより、各抵抗体部分1
1Aが直列に接続された状態となっている。

このような磁気抵抗体11の端部11Dが、磁気抵抗体14の
端部14Cと接続され、磁気抵抗体11と14とは、直列に接
続された状態となっている。同時に磁気抵抗体11,14の
端部11D,14Cが出力端子17に接続されている。磁気抵抗
体11の端部11Cが、電源端子15に接続されており、磁気
抵抗体14の端部14DがGND端子16に接続されている。

このように接続された４つの磁気抵抗体11〜14は、ブリ
ッジ構成となっている。これら４つの磁気抵抗体11〜14
を備える磁気抵抗素子部10の電源端子15が、第１図に示
されるように電源端子31に接続され、GND端子16がGND端
子33に接続されている。磁気抵抗素子部10の出力端子17
がコンパレータ21のマイナス（−）端子に接続され、出
力端子18がコンパレータ21のプラス（＋）端子に接続さ
れている。

波形処理部20のコンパレータ21は、マイナス（−）端子
とプラス（＋）端子とに入力される信号の波形整形処理
をするものである。すなわち、コンパレータ21は、マイ
ナス（−）端子とプラス（＋）端子とに入力される電圧
の電圧差を求める処理をする。そして、コンパレータ21
には、２つのスレッショルドレベルが設けられており、
電位差のレベルが第１のスレッショルドレベルを越える
と、コンパレータ21は出力端子32にハイレベルの信号を
出力する。また、電位差のレベルが第２のスレッショル
ドレベルを切ると、コンパレータ21は出力端子32にロー
レベルの信号を出力する。なお、コンパレータ21のマイ
ナス（−）端子と出力端子32との間には、フィードバッ
ク用の抵抗22が取り付けられており、コンパレータ21と
GND端子33との間には、セット抵抗23が取り付けられて
いる。

次に、本実施例の動作について説明する。

本実施例である磁気センサの電源端子31とGND端子33と
の間に直流電源を接続する。そして、第５図（ｂ）に示
されるように、Ｎ極を外側にして、互いにπradの位置
に磁石42を配置した、十分直径の大きな円板41の近傍
に、この磁気センサを配置する。

磁石42からの磁界が磁気センサに加えられていない状
態、すなわち初期状態において、磁気センサの磁気抵抗
素子部10は第３図に示されるような構造となっており、
磁気抵抗体11の導体部11Bは、他の磁気抵抗体12〜14の
導体部より長く設定されている。従って、磁気抵抗体11
の抵抗値は、他の磁気抵抗体12〜14の抵抗値より低くな
っている。このような磁気抵抗素子部10の電源端子15と
GND端子16との間に直流電源が加えられると、磁気抵抗
素子部10の出力端子17の電圧は、出力端子18の電圧より
高くなる。すなわち、磁気抵抗素子部10の調整により初
期オフセット電圧が設定されている。これらの電圧が波
形処理部20のコンパレータ21に加えられ、コンパレータ
21のマイナス（−）端子の電圧が、プラス（＋）端子の
電圧より高くなる。

一方コンパレータ21には、第５図（ａ）に示されるよう
に、プラス側に第１のスレッショルドレベル203が設定
され、マイナス側に第２のスレッショルドレベル204が
設定されている。コンパレータ21のマイナス（−）端子
の電圧が、プラス（＋）端子の電圧より高いので、コン
パレータ21の処理により求められる電圧差のレベルは、
マイナス側となり第２のスレッショルドレベルより低く
なる。従って、コンパレータ21は、出力端子32にローレ
ベルの信号を出力する。

次に、第５図（ｂ）に示される、十分直径の大きな円板
41を矢印の方向43に回転させることにより、磁気センサ
側へ同一方向44の磁界が周期的に与えられる。このよう
な状態において、円板41中に配置された２つの磁石42が
磁気センサを通過する場合のみ、磁気抵抗素子部10の抵
抗値が変化して、コンパレータ21のプラス（＋）端子の
電圧が、マイナス（−）端子の電圧より高くなる。この
ような電圧がコンパレータ21により処理されて、第５図
（ａ）に示される波形202が求められる。波形202は、円
板41の磁石42が磁気センサを通過する場合、すなわち、
0radとπradの場合、第１のスレッショルドレベル203を
越え、それ以外の場合は、第２のスレッショルドレベル
204を切る。従って、コンパレータ21は、波形202が第１
のスレッショルドレベル203を越えたとき、すなわち、
磁気センサに磁界が与えられたとき、ハイレベルの信号
を出力端子32に出力する。

なお、本実施例では、第３図に示される磁気抵抗素子部
を用いて、第５図（ｂ）に示される方向44の磁界の検出
をした。ここで、方向44と直角な方向の磁界を検出する
場合、第４図に示される磁気抵抗素子部が使用される。
第４図に示される磁気抵抗素子部の磁気抵抗体51,52,5
3,54は、第３図に示される磁気抵抗素子部の磁気抵抗体
11,12,13,14をそれぞれπ/2rad回転した形状となってい
る。そして、磁気抵抗体51において、斜線で示される導
体部は、他の磁気抵抗体52〜54の導体部に比べて、間隔
ｄだけ長く設定されている。また、端子55が電源端子、
端子56がGND端子、端子57,58が出力端子となっている。

このようにして、本実施例は、磁気抵抗素子部10の磁気
抵抗体11の調整により初期オフセット電圧を設定してい
る。ところが、磁気抵抗体11の抵抗値の調整を行わなか
った場合、コンパレータ21における波形は第５図（ａ）
の波形201で表される。この時、２つのスレッショルド
レベル203,204のうちレベル204を切る状態が発生せず、
スイッチング動作は不可能である。このため本実施例
は、磁気センサ中の磁気抵抗素子部10のオフセット電圧
を調整し、コンパレータと接続することにより一定方向
の磁界がある場合のみ、ハイレベル（オン）となるよう
なスイッチング動作を可能としている。

さらに、本実施例によれば、磁気抵抗素子部分とコンパ
レータ回路部分が同一チップ内に形成され、また磁気抵
抗素子部はコンパレータより後に形成されるため、コン
パレータのオフセット等に応じて磁気抵抗素子部のオフ
セットを調整することができるようになった。

〔発明の効果〕

以上説明したように、本発明によれば同一方向に往復運
動するような磁界を検出できる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す等価回路図、 第２図は、第１図に示される実施例のモールド成型後の
斜視図、 第３図は、第１図に示される実施例の磁気抵抗素子部の
形状を示す平面図、 第４図は、第３図に示される磁気抵抗素子部の素子の向
きを90度回転した場合の、磁気抵抗素子部の形状を示す
平面図、 第５図は、第１図に示される実施例の磁気抵抗素子部の
出力波形を示す図、 第６図は、従来の電磁変換素子の出力波形を示す図であ
る。 10……出来抵抗素子部 11〜14……磁気抵抗体 20……波形処理部 21……コンパレータ 22,23……抵抗 31……電源端子 32……出力端子 33……GND端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１磁気抵抗体と第４磁気抵抗体の一端を
   コンパレータのマイナス端子に接続し、第２磁気抵抗体
   と第３磁気抵抗体の一端をコンパレータのプラス端子に
   接続し、第１磁気抵抗体と第２磁気抵抗体の他端を直流
   電源の正の端子に接続し、第３磁気抵抗体と第４磁気抵
   抗体の他端を直流電源の負の端子に接続し、コンパレー
   タの出力端を出力端子に接続し、コンパレータは、第１
   のスレッショルドレベル（正の電圧）と、第２のスレッ
   ショルドレベル（負の電圧）を有し、磁界が磁気センサ
   に加えられていない状態において、コンパレータのマイ
   ナス端子の電圧をコンパレータのプラス端子の電圧より
   も高くして両端子間の電圧差を第２のスレッショルドレ
   ベルよりも低くし出力端子にローレベルの信号が出力さ
   れるように、また、磁界が磁気センサに加えられている
   状態において、コンパレータのプラス端子の電圧をコン
   パレータのマイナス端子の電圧よりも高くなるようにし
   て両端子間の電圧差を第１のスレッショルドレベルより
   も高くし出力端子にハイレベルの信号が出力されるよう
   に、第１磁気抵抗体、第２磁気抵抗体、第３磁気抵抗
   体、及び、第４磁気抵抗体のいずれか１つの抵抗値のみ
   を異なるようにしたことを特徴とする磁気センサ。