JPH0778787A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0778787A JPH0778787A JP24640593A JP24640593A JPH0778787A JP H0778787 A JPH0778787 A JP H0778787A JP 24640593 A JP24640593 A JP 24640593A JP 24640593 A JP24640593 A JP 24640593A JP H0778787 A JPH0778787 A JP H0778787A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- film
- forming
- impurity diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高集積化された半導体集積回路のコンタクト
構造を提供する。 【構成】 ＬＯＣＯＳ酸化膜１２をマスクにして拡散層
１３を形成した後、ＬＯＣＯＳ酸化膜１２にまで掛かる
コンタクト孔１５を層間絶縁膜１４に形成する。バリア
メタル１６を形成した後、このバリアメタル１６を通し
てイオン注入を行い、拡散層１３よりも不純物濃度が１
〜２桁高い拡散層１８を形成する。しかる後、アルミ配
線１９を形成する。
構造を提供する。 【構成】 ＬＯＣＯＳ酸化膜１２をマスクにして拡散層
１３を形成した後、ＬＯＣＯＳ酸化膜１２にまで掛かる
コンタクト孔１５を層間絶縁膜１４に形成する。バリア
メタル１６を形成した後、このバリアメタル１６を通し
てイオン注入を行い、拡散層１３よりも不純物濃度が１
〜２桁高い拡散層１８を形成する。しかる後、アルミ配
線１９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクト孔において
金属配線が不純物拡散層に電気的に接続している半導体
装置の製造方法に関するものである。
金属配線が不純物拡散層に電気的に接続している半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体基板に形成された不純物拡散層に
対するコンタクト構造は、その拡散層の上の絶縁膜にコ
ンタクト孔を開孔し、このコンタクト孔を通じて金属配
線と拡散層との間の電気的接続をとるものである。従
来、一般的に採用されている構成では、拡散層とコンタ
クト孔との間に位置合わせ余裕を持たせるために、拡散
層の形成された平面領域内部に完全に包含されるように
コンタクト孔を形成していた。
対するコンタクト構造は、その拡散層の上の絶縁膜にコ
ンタクト孔を開孔し、このコンタクト孔を通じて金属配
線と拡散層との間の電気的接続をとるものである。従
来、一般的に採用されている構成では、拡散層とコンタ
クト孔との間に位置合わせ余裕を持たせるために、拡散
層の形成された平面領域内部に完全に包含されるように
コンタクト孔を形成していた。
【０００３】
【発明が解決しようとする課題】ところが、近年の要求
に従って半導体集積回路の集積度をより高めようとする
と、素子面積の縮小化に伴い、不純物拡散層の占有平面
積も小さくしなければならない。このため、その内部に
完全に包含されるようなコンタクト孔では、その内部に
形成される金属配線と拡散層との接触面積が小さくなる
ため、それらの間の接触抵抗が増大するという問題があ
った。また、大きく開口したコンタクト孔を形成する場
合には、不純物拡散層に対する位置合わせの問題があっ
た。
に従って半導体集積回路の集積度をより高めようとする
と、素子面積の縮小化に伴い、不純物拡散層の占有平面
積も小さくしなければならない。このため、その内部に
完全に包含されるようなコンタクト孔では、その内部に
形成される金属配線と拡散層との接触面積が小さくなる
ため、それらの間の接触抵抗が増大するという問題があ
った。また、大きく開口したコンタクト孔を形成する場
合には、不純物拡散層に対する位置合わせの問題があっ
た。
【０００４】そこで、本発明の目的は、不純物拡散層の
占有平面積が小さい場合でも、金属配線と不純物拡散層
との間の接触面積をできるだけ大きくとり、且つ、コン
タクト孔と不純物拡散層との間の位置合わせが確実にで
きる半導体装置の製造方法を提供することである。
占有平面積が小さい場合でも、金属配線と不純物拡散層
との間の接触面積をできるだけ大きくとり、且つ、コン
タクト孔と不純物拡散層との間の位置合わせが確実にで
きる半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、第１の絶縁
膜として素子分離用絶縁膜が形成された第１導電型の半
導体基板の前記素子分離用絶縁膜で囲まれた素子形成領
域に第２導電型の第１の不純物拡散層を形成する工程
と、全面に第２の絶縁膜を形成する工程と、前記第１の
不純物拡散層の少なくとも一部分及び前記素子分離用絶
縁膜の一部分を包含するコンタクト孔を前記第２の絶縁
膜及び前記素子分離用絶縁膜に開口する工程と、少なく
とも前記コンタクト孔の底面を覆うバリアメタル膜を形
成する工程と、前記バリアメタル膜を介して前記半導体
基板に第２導電型の不純物をイオン注入することにより
第２の不純物拡散層を形成する工程と、全面に金属膜を
形成した後、これをパターニングして、前記バリアメタ
ル膜を介して前記第２の不純物拡散層に電気的に接続し
た金属配線を形成する工程とを有する。
ために、本発明の半導体装置の製造方法は、第１の絶縁
膜として素子分離用絶縁膜が形成された第１導電型の半
導体基板の前記素子分離用絶縁膜で囲まれた素子形成領
域に第２導電型の第１の不純物拡散層を形成する工程
と、全面に第２の絶縁膜を形成する工程と、前記第１の
不純物拡散層の少なくとも一部分及び前記素子分離用絶
縁膜の一部分を包含するコンタクト孔を前記第２の絶縁
膜及び前記素子分離用絶縁膜に開口する工程と、少なく
とも前記コンタクト孔の底面を覆うバリアメタル膜を形
成する工程と、前記バリアメタル膜を介して前記半導体
基板に第２導電型の不純物をイオン注入することにより
第２の不純物拡散層を形成する工程と、全面に金属膜を
形成した後、これをパターニングして、前記バリアメタ
ル膜を介して前記第２の不純物拡散層に電気的に接続し
た金属配線を形成する工程とを有する。
【０００６】本発明において好ましくは、前記第２の不
純物拡散層の不純物濃度を前記第１の不純物拡散層の不
純物濃度よりも１〜２桁高くする。
純物拡散層の不純物濃度を前記第１の不純物拡散層の不
純物濃度よりも１〜２桁高くする。
【０００７】本発明において更に好ましくは、前記バリ
アメタル膜を、Ｔｉ、ＴｉＮ、ＴｉＷ、ＷＳｉ、Ｍｏ及
びＷからなる群より選ばれた１種で形成する。
アメタル膜を、Ｔｉ、ＴｉＮ、ＴｉＷ、ＷＳｉ、Ｍｏ及
びＷからなる群より選ばれた１種で形成する。
【０００８】本発明において更に好ましくは、前記金属
膜をアルミニウム又はアルミニウム合金で形成する。
膜をアルミニウム又はアルミニウム合金で形成する。
【０００９】
【作用】本発明の半導体装置の製造方法では、素子分離
用絶縁膜の一部を含んだ大開口のコンタクト孔を形成す
ることにより、不純物拡散層と金属配線との接触面積を
大きくし、且つ、微細加工時の誤差による位置合わせ等
のずれを吸収する。従って、これらの目的のために素子
側の平面積を大きくする必要はなく、素子の微細化を達
成することができる。
用絶縁膜の一部を含んだ大開口のコンタクト孔を形成す
ることにより、不純物拡散層と金属配線との接触面積を
大きくし、且つ、微細加工時の誤差による位置合わせ等
のずれを吸収する。従って、これらの目的のために素子
側の平面積を大きくする必要はなく、素子の微細化を達
成することができる。
【００１０】一方、本発明のように大きくコンタクト孔
を開口すると、素子分離用絶縁膜と素子形成領域との間
の領域でＰＮ接合が露出若しくは表面近傍に位置して、
後の金属配線形成時にその部分が合金化してしまい、漏
洩電流が発生して、消費電流の増大、印加電圧の低下、
基板電位の不安定等による信頼性の低下といった問題を
生じる。そこで、本発明では、バリアメタル膜を形成し
て、金属配線と基板との間の合金化を防止し且つアロイ
スパイクによる突き抜けを防止して、漏洩電流を低減す
るとともに、このバリアメタル膜を介してイオン注入を
行い、第１の不純物拡散層よりも１〜２桁高濃度の第２
の不純物拡散層を形成することにより、ＰＮ接合の逆方
向耐圧を５〜１０Ｖ程度改善し、且つ、漏洩電流を１〜
２桁減少させる。
を開口すると、素子分離用絶縁膜と素子形成領域との間
の領域でＰＮ接合が露出若しくは表面近傍に位置して、
後の金属配線形成時にその部分が合金化してしまい、漏
洩電流が発生して、消費電流の増大、印加電圧の低下、
基板電位の不安定等による信頼性の低下といった問題を
生じる。そこで、本発明では、バリアメタル膜を形成し
て、金属配線と基板との間の合金化を防止し且つアロイ
スパイクによる突き抜けを防止して、漏洩電流を低減す
るとともに、このバリアメタル膜を介してイオン注入を
行い、第１の不純物拡散層よりも１〜２桁高濃度の第２
の不純物拡散層を形成することにより、ＰＮ接合の逆方
向耐圧を５〜１０Ｖ程度改善し、且つ、漏洩電流を１〜
２桁減少させる。
【００１１】
【実施例】以下、本発明を実施例につき図面を参照して
説明する。
説明する。
【００１２】図１及び図２に本発明の第１の実施例を示
す。
す。
【００１３】まず、図１（ａ）に示すように、比抵抗が
１〜１２Ω・ｃｍのＰ型のＳｉ基板１１の表面に、膜厚
３００〜１０００ｎｍのＳｉＯ2 膜１２をＬＯＣＯＳ法
により選択的に形成する。このＳｉＯ2 膜１２を形成し
た領域が素子分離領域となり、ＳｉＯ2 膜１２で囲まれ
た領域が素子形成領域となる。
１〜１２Ω・ｃｍのＰ型のＳｉ基板１１の表面に、膜厚
３００〜１０００ｎｍのＳｉＯ2 膜１２をＬＯＣＯＳ法
により選択的に形成する。このＳｉＯ2 膜１２を形成し
た領域が素子分離領域となり、ＳｉＯ2 膜１２で囲まれ
た領域が素子形成領域となる。
【００１４】次に、図１（ｂ）に示すように、ＳｉＯ2
膜１２をマスクにして、砒素又はリンのイオン（75Ａｓ
+ 、31Ｐ+ 等）を３０〜１００ｋｅＶの加速エネルギー
及び１×１０14〜１×１０15／ｃｍ-2のドーズ量でイオ
ン注入する。しかる後、８５０〜１０００℃の温度及び
３０〜６０分の時間の熱処理を行い、表面不純物濃度が
１×１０19〜１×１０20／ｃｍ-3で深さが０．１〜０．
３μｍであるＮ型の拡散層１３を形成する。
膜１２をマスクにして、砒素又はリンのイオン（75Ａｓ
+ 、31Ｐ+ 等）を３０〜１００ｋｅＶの加速エネルギー
及び１×１０14〜１×１０15／ｃｍ-2のドーズ量でイオ
ン注入する。しかる後、８５０〜１０００℃の温度及び
３０〜６０分の時間の熱処理を行い、表面不純物濃度が
１×１０19〜１×１０20／ｃｍ-3で深さが０．１〜０．
３μｍであるＮ型の拡散層１３を形成する。
【００１５】次に、図１（ｃ）に示すように、必要に応
じてホウ素、リン等の不純物を２〜８重量％含有させた
ＳｉＯ2 膜からなる膜厚５００〜１０００ｎｍの層間絶
縁膜１４をＣＶＤ法で全面に堆積させる。
じてホウ素、リン等の不純物を２〜８重量％含有させた
ＳｉＯ2 膜からなる膜厚５００〜１０００ｎｍの層間絶
縁膜１４をＣＶＤ法で全面に堆積させる。
【００１６】次に、図１（ｄ）に示すように、フォトリ
ソグラフィ及びエッチングにより、層間絶縁膜１４に選
択的にコンタクト孔１５を開口する。このコンタクト孔
１５は、図２（ａ）〜（ｃ）に示すように、拡散層１３
の少なくとも一部分とＳｉＯ2 膜１２の一部分を包含す
るように開口される。図２（ａ）は、拡散層１３を完全
に包含するようにコンタクト孔１５を形成した例であ
り、図２（ｂ）は、拡散層１３の端部を完全に包含する
ように形成した例、図２（ｃ）は、拡散層１３を横切る
ように形成した例を夫々示す。
ソグラフィ及びエッチングにより、層間絶縁膜１４に選
択的にコンタクト孔１５を開口する。このコンタクト孔
１５は、図２（ａ）〜（ｃ）に示すように、拡散層１３
の少なくとも一部分とＳｉＯ2 膜１２の一部分を包含す
るように開口される。図２（ａ）は、拡散層１３を完全
に包含するようにコンタクト孔１５を形成した例であ
り、図２（ｂ）は、拡散層１３の端部を完全に包含する
ように形成した例、図２（ｃ）は、拡散層１３を横切る
ように形成した例を夫々示す。
【００１７】次に、図１（ｅ）に示すように、スパッタ
リング法又はＣＶＤ法で、膜厚１０〜１００ｎｍのバリ
アメタル１６を拡散層１３にコンタクトするように全面
に堆積させる。バリアメタル１６としては、Ｔｉ、Ｔｉ
Ｎ、ＴｉＷ、ＷＳｉ、Ｍｏ又はＷの膜を用いることがで
きる。そして、層間絶縁膜１４とＳｉＯ2 膜１２とをマ
スクにして、バリアメタル１６を貫通する３０〜１００
ｋｅＶの加速エネルギー及び１×１０15〜１×１０16／
ｃｍ-2のドーズ量で砒素又はリンのイオン（75Ａｓ+ ，
31Ｐ+ 等）をＳｉ基板１１にイオン注入する。しかる
後、８００〜９００℃の温度及び３０〜６０分の時間の
熱処理、又は、９００℃以上ので数秒のＲＴＡ法（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ法）を用いた熱
処理を行い、Ｎ型の拡散層１８を形成する。
リング法又はＣＶＤ法で、膜厚１０〜１００ｎｍのバリ
アメタル１６を拡散層１３にコンタクトするように全面
に堆積させる。バリアメタル１６としては、Ｔｉ、Ｔｉ
Ｎ、ＴｉＷ、ＷＳｉ、Ｍｏ又はＷの膜を用いることがで
きる。そして、層間絶縁膜１４とＳｉＯ2 膜１２とをマ
スクにして、バリアメタル１６を貫通する３０〜１００
ｋｅＶの加速エネルギー及び１×１０15〜１×１０16／
ｃｍ-2のドーズ量で砒素又はリンのイオン（75Ａｓ+ ，
31Ｐ+ 等）をＳｉ基板１１にイオン注入する。しかる
後、８００〜９００℃の温度及び３０〜６０分の時間の
熱処理、又は、９００℃以上ので数秒のＲＴＡ法（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ法）を用いた熱
処理を行い、Ｎ型の拡散層１８を形成する。
【００１８】次に、図１（ｆ）に示すように、スパッタ
リング法又はＣＶＤ法で、Ｓｉ及びＣｕを０．１〜２％
程度含有した膜厚５００〜１０００ｎｍのアルミニウム
合金膜１９をバリアメタル１６の上に堆積させ、このア
ルミニウム合金膜１９とバリアメタル１６とをパターニ
ングして金属配線を形成する。なお、アルミニウム合金
膜１９の代わりに、ＳｉやＣｕを含まないアルミニウム
膜を用いてもよい。
リング法又はＣＶＤ法で、Ｓｉ及びＣｕを０．１〜２％
程度含有した膜厚５００〜１０００ｎｍのアルミニウム
合金膜１９をバリアメタル１６の上に堆積させ、このア
ルミニウム合金膜１９とバリアメタル１６とをパターニ
ングして金属配線を形成する。なお、アルミニウム合金
膜１９の代わりに、ＳｉやＣｕを含まないアルミニウム
膜を用いてもよい。
【００１９】図３に本発明の第２の実施例を示す。この
実施例では、不純物濃度が低い拡散層１３よりも不純物
濃度が高い拡散層１８の方を深く形成することを除い
て、図１及び図２に示した第１の実施例と実質的に同じ
工程を実施する。従って、図１及び図２に示した第１の
実施例と対応する部分に同一の符号を付し、詳細な説明
は省略する。
実施例では、不純物濃度が低い拡散層１３よりも不純物
濃度が高い拡散層１８の方を深く形成することを除い
て、図１及び図２に示した第１の実施例と実質的に同じ
工程を実施する。従って、図１及び図２に示した第１の
実施例と対応する部分に同一の符号を付し、詳細な説明
は省略する。
【００２０】以上に説明した実施例においては、バリア
メタル１６を通してイオン注入を行い、拡散層１８を形
成している。従って、チャネリングが防止されるととも
に拡散層の深さ制御が容易であるという効果を有する。
また、本実施例ではＰ型基板にＮ型の拡散層を形成した
が、ＰＮのタイプが逆でも製造することが可能である。
メタル１６を通してイオン注入を行い、拡散層１８を形
成している。従って、チャネリングが防止されるととも
に拡散層の深さ制御が容易であるという効果を有する。
また、本実施例ではＰ型基板にＮ型の拡散層を形成した
が、ＰＮのタイプが逆でも製造することが可能である。
【００２１】
【発明の効果】本発明によれば、金属配線と不純物拡散
層との間の接触面積を大きくとることができ、且つ、コ
ンタクト孔と不純物拡散層との間の位置ずれを防止する
ことができる。しかも、ＰＮ接合の逆方向耐圧を改善
し、漏洩電流を減少させることができる。従って、微細
化されて高集積化された低消費電力で且つ高信頼性の半
導体集積回路等の半導体装置を得ることができる。
層との間の接触面積を大きくとることができ、且つ、コ
ンタクト孔と不純物拡散層との間の位置ずれを防止する
ことができる。しかも、ＰＮ接合の逆方向耐圧を改善
し、漏洩電流を減少させることができる。従って、微細
化されて高集積化された低消費電力で且つ高信頼性の半
導体集積回路等の半導体装置を得ることができる。
【図１】本発明の第１実施例による半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
【図２】第１実施例で製造した半導体装置のコンタクト
孔と第１の拡散層との位置関係を模式的に示す平面図で
ある。
孔と第１の拡散層との位置関係を模式的に示す平面図で
ある。
【図３】本発明の第２実施例による半導体装置の製造方
法を工程順に示す縦断面図である。
法を工程順に示す縦断面図である。
１１ Ｓｉ基板 １２ ＳｉＯ2 膜 １３ 第１の拡散層 １４ ＳｉＯ2 膜 １５ コンタクト孔 １６ バリアメタル １８ 第２の拡散層 １９ アルミニウム合金膜
Claims (4)
- 【請求項１】 第１の絶縁膜として素子分離用絶縁膜が
形成された第１導電型の半導体基板の前記素子分離用絶
縁膜で囲まれた素子形成領域に第２導電型の第１の不純
物拡散層を形成する工程と、 全面に第２の絶縁膜を形成する工程と、 前記第１の不純物拡散層の少なくとも一部分及び前記素
子分離用絶縁膜の一部分を包含するコンタクト孔を前記
第２の絶縁膜及び前記素子分離用絶縁膜に開口する工程
と、 少なくとも前記コンタクト孔の底面を覆うバリアメタル
膜を形成する工程と、 前記バリアメタル膜を介して前記半導体基板に第２導電
型の不純物をイオン注入することにより第２の不純物拡
散層を形成する工程と、 全面に金属膜を形成した後、これをパターニングして、
前記バリアメタル膜を介して前記第２の不純物拡散層に
電気的に接続した金属配線を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の不純物拡散層の不純物濃度を
前記第１の不純物拡散層の不純物濃度よりも１〜２桁高
くすることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記バリアメタル膜を、Ｔｉ、ＴｉＮ、
ＴｉＷ、ＷＳｉ、Ｍｏ及びＷからなる群より選ばれた１
種で形成することを特徴とする請求項１又は２に記載の
半導体装置の製造方法。 - 【請求項４】 前記金属膜をアルミニウム又はアルミニ
ウム合金で形成することを特徴とする請求項１〜３のい
ずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24640593A JPH0778787A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24640593A JPH0778787A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778787A true JPH0778787A (ja) | 1995-03-20 |
Family
ID=17148015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24640593A Withdrawn JPH0778787A (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778787A (ja) |
-
1993
- 1993-09-07 JP JP24640593A patent/JPH0778787A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4927776A (en) | Method of producing semiconductor integrated circuit device including bipolar transistor and insulated gate field effect transistor | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| KR0139772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPH0348457A (ja) | 半導体装置およびその製造方法 | |
| KR0178551B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US5702957A (en) | Method of making buried metallization structure | |
| US20070080404A1 (en) | Semiconductor device | |
| JP2645088B2 (ja) | 半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| EP0994511B1 (en) | Semiconductor device and manufacturing method of the same | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JP3464382B2 (ja) | 縦型二重拡散ｍｏｓｆｅｔの製造方法 | |
| JPH06204173A (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPH0778787A (ja) | 半導体装置の製造方法 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0945908A (ja) | 半導体装置およびその製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| EP0112662A1 (en) | Stacked MOS devices with polysilicon interconnects | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JP2765059B2 (ja) | 半導体装置の製造方法 | |
| JP3856968B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |