JPH0779155B2 - イメージセンサ及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数のフォトダイオードをのこぎり波電圧
に基づいて順次に走査する形式のイメージセンサ及びそ
の製造方法に関する。

［従来の技術と発明が解決しようとする課題］ イメージセンサは、光情報を電気信号に変換するための
複数の光電変換素子と、複数の光電変換素子を電気的に
走査して電気信号を選択的に得るためのアナログスイッ
チとを有している。アナログスイッチは、例えば、特開
昭63-2377号公報に開示されているように電界効果トラ
ンジスタから成り、光電変換素子の近傍に配置されてい
る。ところで、集積回路構成のイメージセンサにおいて
は、１つの光電変換素子即ち１つの画素の幅（例えば12
5μｍ）に収まるように１つの電界効果トランジスタが
配置されなければならない。しかし、このように極めて
狭い幅に収まるように電界効果トランジスタを形成する
ことは容易でない。また、電界効果トランジスタのドレ
インとソースとゲートのための３つの配線導体層を基板
上の予め決められた幅の中に設ける時には、３つの配線
導体層の幅が必然的に狭くなり、イメージセンサの製造
の歩留りが低くなった。

この種の問題を解決するために、ダイオードの直列回路
を利用してフォトダイオードを走査する方式が、特願平
1-198279号に開示されている。しかし、このイメージセ
ンサの具体的構成及び製造方法は開示されていない。

そこで、本発明の目的は、容易に製造することが可能な
イメージセンサ及びその製造方法を提供することにあ
る。

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、時間と共に連続的又は階
段状に増大又は減少するのこぎり波を供給するための電
圧源１と、第１の電極と第２の電極とをそれぞれ有する
複数個の第１のダイオードD_a1〜D_a3が直列に接続された
回路であり、その一端が前記電圧源１に接続され、且つ
それぞれの第１のダイオードD_a1〜D_a3の順方向電流が前
記のこぎり波に基づいて流れるような方向性をそれぞれ
の第１のダイオードD_a1〜D_a3が有し、且つそれぞれの第
１のダイオードD_a1〜D_a3の前記第１の電極が前記電圧源
１の側に配置されている第１の直列回路と、それぞれが
第１の抵抗又はコンデンサR_a1〜R_a3又はC_a1〜C_a3と第２
のダイオードD_b1〜D_b3とを直列に接続した回路から成
り、それぞれの第１のダイオードD_a1〜D_a3の前記第２の
電極と前記電圧源１の他端との間にそれぞれ接続され、
且つそれぞれの第２のダイオードD_b1〜D_b3の順方向電流
が前記のこぎり波に基づいて流れるような方向性をそれ
ぞれの第２のダイオードD_b1〜D_b3が有している複数の第
２の直列回路と、それぞれの第１のダイオードD_a1〜D_a3
の前記第２の電極と前記電圧源１の他端との間にそれぞ
れ接続された複数の第２の抵抗又はコンデンサR_b1〜R_b3
又はC1〜C3と、前記第１の抵抗又はコンデンサR_a1〜R_a3
又はC_a1〜C_a3と前記第２のダイオードD_b1〜D_b3との接続
点P₁〜P₃と共通電流出力線３との間に逆バイアスされる
方向性を有してそれぞれ接続されている複数のフォトダ
イオードS₁〜S₃と、前記共通電流出力線３と前記電圧源
１の他端との間に接続された電流−電圧変換回路２と、
前記フォトダイオードS₁〜S₃を電気的に分離するために
前記フォトダイオードS1〜S3の相互間にそれぞれ接続さ
れた複数のブロッキングダイオードD_c1〜D_c3と、から成
るイメージセンサにおいて、前記第１のダイオードD_a1
〜D_a3と前記第２のダイオードD_b1〜D_b3と前記フォトダ
イオードS₁〜S₃と前記ブロッキングダイオードD_c1〜D_c3
が同一の絶縁基板11上に形成された同一接合形式のダイ
オードであることを特徴とするイメージセンサに係わる
ものである。

なお、各ダイオードは、すべて水素化非晶質シリコンか
ら成るPIN型ダイオードにすることが望ましい。

また、上記イメージセンサを製造する際には、同一の絶
縁基板11の上に各ダイオードに対して共通の半導体層と
上部電極層17とを設け、しかる後、各ダイオードに分離
することが望ましい。

［作用］ 本発明のイメージセンサにおいてのこぎり波を発生させ
ると、フォトダイオードS₁〜S₃が順次に走査される。こ
のイメージセンサに含まれる第１及び第２のダイオード
D_a1〜D_a3、D_b1〜D_b3、フォトダイオードS₁〜S₃、ブロッ
キングダイオードD_c1〜D_c3は同一接合形式のダイオード
とされているので、容易に製造することが可能になり、
低コストなイメージセンサを提供することが可能にな
る。

また、共通の半導体層及び上部電極層を設け、その後に
各ダイオードに分離すれば、フォトリソグラフィ工程数
を少なくすることができる。

［実施例］ 第１図に示されている本発明の実施例に従う一次元イメ
ージセンサは、電圧源１と４つの画素即ちビットに対応
した４つの単位回路K₀、K₁、K₂、K₃と、電流−電圧変換
回路２とを有する。この一次元イメージセンサは４つよ
りも多い数の画素を検出することができるように構成さ
れている。しかし、この一次元イメージセンサの全部の
構成を図面に示すことは困難であるので、その一部のみ
が第１図に示されている。

互いに同一の３つの単位回路K₁、K₂、K₃は、第１のダイ
オードD_a1、D_a2、D_a3と、第２のダイオードD_b1、D_b2、D
_b3と、第１の抵抗R_a1、R_a2、R_a3と、第２の抵抗R_b1、R
_b2、R_b3と、光検出用のフォトダイオードS₁、S₂、S
₂と、ブロッキングダイオードD_c1、D_c2、D_c3とから成
る。電圧源１と単位回路K₁との間に配置されたもう１つ
の単位回路K₀は、第２のダイオードD_b0と、第１の抵抗R
_a0と、フォトダイオードS₀と、ブロッキングダイオード
D_c0とから成る。単位回路K₀は別の単位回路K₁、K₂、K₂
における第１のダイオードD_a1、D_a2、D_a3及び第２の抵
抗R_b1、R_b2、R_b3に対応するものを有していない。しか
し、単位回路K0にも別の単位回路K1、K2、K3の第１のダ
イオードと第２の抵抗に対応するものを接続することが
できる。また、必要に応じて第１図のイメージセンサか
ら初段の単位回路K0を省くことができる。アノード（第
１の電極）とカソード（第２の電極）とを有する３つの
第１のダイオードD_a1、D_a2、D_a3が互いに直列に接続さ
れた回路（第１の直列回路）の一端（左端）は電圧源１
の一端に接続されている。第１のダイオードD_a1、D_a2、
D_a3は電圧源１の電圧によって順方向にバイアスされる
方向性を有している。即ち、第１のダイオードD_a1〜D_a3
のアノード（第１の電極）が電圧源１の側に配置されて
いる。なお、電圧源１の上側の端子がマイナスの時に
は、第１のダイオードD_a1〜D_a3のカソードが電圧源１の
側に配置される。第１のダイオードD_a1、D_a2、D_a3のカ
ソード（第２の電極）と電圧源１と他端（グランド）と
の間には第１の抵抗R_a1、R_a2、R_a3と第２のダイオードD
_b1、D_b2、D_b3とを直列にそれぞれ接続した回路（第２の
直列回路）がそれぞれ接続されている。単位回路K₀にお
いては、電圧源１の一端と他端との間に第１の抵抗R_a0
と第２のダイオードD_b0との直列回路が接続されてい
る。第２のダイオードD_b0、D_b1、D_b2、D_b3は電圧源１の
電圧によって順方向にバイアスされる方向性を有してい
る。

各単位回路K₀、K₁、K₂、K₃における第１の抵抗R_a0、
R_a1、R_a2、R_a3と第２のダイオードD_b0、D_b1、D_b2、D_b3
の相互接続点P₀、P₁、P₂、P₃にフォトダイオードS₀、
S₁、S₂、S₃とブロッキングダイオードD_c0、D_c1、D_c2、S
_c3との直列回路（第３の直列回路）が接続されている。
即ちフォトダイオードS₀〜S₃のカソードがブロッキング
ダイオードD_c0〜D_c3を介して点P₀〜P₃に接続され、アノ
ードが共通の電流出力線３に接続されている。

電流−電圧変換回路２は、共通電流出力線３と電圧源１
の他端（グランド）との間に接続された抵抗R_Lと電流出
力線３と出力端子４との間に接続されたコンデンサＣと
から成る。従って、フォトダイオードS0〜S3は第２のダ
イオードD_b0〜D_b3に実質的に並列接続されている。また
フォトダイオードS₀〜S₃は、電圧源１の電圧で逆バイア
スされるように接続されている。このため、フォトダイ
オードS₀〜S₃に流れる電流は極めて小さい。

第１図のイメージセンサの各部の詳細は次の通りであ
る。

電圧源１はのこぎり波を発生する回路から成り、第２図
に示すのこぎり波即ち掃引信号を周期的に発生する。第
２図ののこぎり波の最大振幅幅は第１図の全部の第１及
び第２のダイオードD_a1〜D_a3、D_b0〜D_b3をオン状態にす
ることができる値に設定されている。

フォトダイオードS₀〜S₃、第１のダイオードD_a1〜D_a3、
第２のダイオードD_b0〜D_b3、ブロッキングダイオードD
_c0〜D_c3は、それぞれ同一形式のPIN接合ダイオードであ
って、水素化アモルファスシリコン半導体層と、この半
導体層の下側に設けられた一方の電極層と、半導体層の
上側に設けられた他方の電極層とから成る。

フォトダイオードS₀〜S₃は逆バイアスされているので、
第３図に示すキャパシタンスCsと光強度に比例する電流
源Isとの並列回路で等価的に示される。なお、フォトダ
イオードS₀〜S₃の等価キャパシタンスCsに流れる電流の
値は極めて小さい。

第１のダイオードD_a1〜D_a3及び第２のダイオードD_b0〜D
_b3がオン状態になった時の両端電圧即ち順方向電圧V_fは
ほぼ1Vである。第１の抵抗R_b1〜R_b3はそれぞれ100kΩで
あり、第２の抵抗R_b1〜R_b3はそれぞれ1kΩであり、これ
等はTiO2、Ta-SiO2又はNiCr等の物質で形成されてい
る。

［動作］ 第１図のイメージセンサにおいて、電圧源１から第２図
に示すのこぎり波が発生すると、第１のダイオードD_a1
〜D_a3が順次に導通状態になる。のこぎり波の傾斜電圧
が徐々に増大すると、点P₀の電位V_p0が第４図（Ａ）に
示す如く徐々に高くなる。これによって、点P₀の電位V
_p0が単位回路K₀の第２のダイオードD_b0の順方向電圧Vf
になると、ダイオードD_b0がオン状態になり、点P₀の電
位V_p0はほぼ一定値（ほぼV_f）即ち飽和電圧値になる。
単位回路K₀の第２のダイオードD_b0のオン状態への転換
とほぼ同時に単位回路K₁の第１のダイオードD_a1もオン
状態に転換する。単位回路K₁の第１のダイオードD_a1が
非導通（オフ状態）の期間には、第１のダイオードD_a1
のカソードはほぼ零ボルトであるが、第１のダイオード
D_a1がオン状態になって更に電圧源１の電圧V_dが高くな
ると、第１のダイオードD_a1のカソード電圧は電圧Vdに
追従して高くなる。即ち、第１のダイオードD_a1がオン
状態になると、この両端電圧は順方向電圧Vfにほぼ固定
されるため、電源電圧VdからダイオードD_a1の順方向電
圧Vfを差し引いた電圧が抵抗R_b1の両端に加わる。ま
た、単位回路K₁の第２のダイオードD_b1が非導通の期間
には、点P₁の電位が第２の抵抗R_b1の両端電圧にほぼ等
しくなる。従って、第１のダイオードD_a1がオン状態に
なった後に、点P₁の電位V_p1が第４図（Ａ）に示すよう
に徐々に上昇する。点P₁の電位V_p1が第２のダイオードD
_b1の順方向電圧V_fになると、これがオン状態になり、点
P₁の電位V_p1はほぼ一定値（V_f）になる。単位回路K₁の
第２のダイオードD_b1のオン状態への転換とほぼ同時に
単位回路K2の第１のダイオードD_a2がオン状態に転換
し、点P2に第４図（Ａ）に示すように電位V_p2が得られ
る。電圧源１から供給されているのこぎり波の傾斜電圧
が更に増大すると、単位回路K₃の第１のダイオードD_a3
がオン状態に転換し、点P₃に第４図（Ａ）の電位V_p3が
得られる。点P₀〜P₃の電位V_p0〜V_p3が第４図（Ａ）に示
すように順次に変化すると、各点P₀〜P₃とグランドとの
間に電流−電圧変換回路２を介して接続されたフォトダ
イオードS₀〜S₃が順次に駆動される。即ち、フォトダイ
オードS₀〜S₃が電気的に走査される。

第１図の回路において、フォトダイオードS₀〜S₃は一次
元的に配置されている。このフォトダイオードS₀〜S₃で
光情報を読み取る時には、まず、第１のダイオードD_a1
〜D_a3及び第２のダイオードD_b0〜D_b3の全部をオン状態
にすることができる電圧を電圧源１から発生させる。な
お、第１のダイオードD_a1〜D_a3及び第２のダイオードD
_b0〜D_b3の全部をオン状態にするための電圧は、第２図
に示すのこぎり波で与えることができる。即ち、のこぎ
り波の最大値及びこの近傍の電圧値は、第１及び第２の
ダイオードD_a1〜D_a3及びD_b0〜D_b3の全部をオンにするこ
とができる。

第１のダイオードD_a1〜D_a3及び第２のダイオードD_b0〜D
_b3の全部がオン状態である期間には、点P₀〜P₃に得られ
る第２のダイオードD_b0〜D_b3の順方向電圧V_fによって各
フォトダイオードS₀〜S₃が逆バイアスされ、第３図に等
価的に示すキャパシタンスC_sが充電される。なお、等価
キャパシタンスC_sは極めて小さいので、ブロッキングダ
イオードD_c0〜D_c3の順方向電流が急峻に立上る点よりも
前の領域の微小電流によって等価キャパシタンスCsの充
電を達成することができる。

第１図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写体（図示せず）から得ら
れる光信号がフォトダイオードS₀〜S₃に入力されると、
光信号の有無及び大小に対応してフォトダイオードS₀〜
S₃の等価キャパシタンスC_sの充電電荷量が変化する。即
ち、フォトダイオードS₀〜S₃の内で光信号が入力したも
のにおいて等価キャパシタンスC_sの放電が生じ、光信号
が入力しなかったものでは等価キャパシタンスC_sの放電
が生じない。等価キャパシタンスC_sの放電の量は光量に
よって変化する。フォトダイオードS₀〜S₃に対して光入
力を与える方法は２つある。その１つはフォトダイオー
ドS₀〜S₃に常に光入力を与える方法であり、もう１つは
予め決められた期間（例えば電圧源１の電圧V_dが零ボル
トの期間）にのみ光入力を与える方法である。

電圧源１の電圧Vdが第２図に示すように時間と共に直線
的に増大すると、点P₀〜P₃に第４図（Ａ）に示すように
電位V_p0、V_p1、V_p2、V_p3が得られ、これによってフォト
ダイオードS₀〜S₃が順次に逆バイアスされる。換言すれ
ば、第３図に示す等価キャパシタンスCsを充電するため
の電圧がフォトダイオードS₀〜S₃に印加される。この
時、フォトダイオードS₀〜S₃の等価キャパシタンスCsの
内で光入力が放電したものに対しては充電電流が流れる
が、光入力がなくても放電しなかったものに対しては充
電電流が流れない。フォトダイオードS₀〜S₃の等価キャ
パシタンスCsの充電電流は電流−電圧変換回路２を通っ
て流れるので、充電電流の有無によって出力端子４の電
圧V_outが変化する。４つのフォトダイオードS₀〜S₃の全
部に光入力が与えられたために各等価キャパシタンスC_s
が放電している状態において、第４図（Ａ）に示すよう
に電位V_p0〜V_p3がフォトダイオードS₀〜S₃に順次に印加
されると、出力端子４の電圧V_outは第４図（Ｂ）に示す
ようにフォトダイオードS₀〜S₃に充電電流が流れる毎に
変化する。即ち、各点P₀〜P₃の電位V_p0〜V_p3の増大につ
れて等価キャパシタンスCsの充電電流が増大し、各点P₀
〜P₃の電位V_p0〜V_p3が飽和すると、充電電流が減少し、
この充電電流の変化に対応した出力電圧V_outが得られ
る。

第４図（Ｃ）には４つのフォトダイオードS₀、S₁、S₂、
S₃の内のS2に光入力が与えられず、S₀、S₁、S₃のみに光
入力が与えられた時の出力端子４の電圧V_outの変化が示
されている。この場合には、第４図（Ａ）に示す電位V
_p0〜V_p3がフォトダイオードS₀〜S₃に順次に与えられた
時に、フォトダイオードS₂には充電電流が流れない。即
ち、第４図（Ａ）に示す電位V_p2に対応する出力電圧V
_outの変化が発生しない。

［製造方法］ このイメージセンサは、第５図（Ａ）及び第６図に示す
ガラスから成る共通の絶縁基板11の上に第１のダイオー
ドD_a1〜D_a3、第２のダイオードD_b0〜D_b3、フォトダイオ
ードS0〜S3、ブロッキングダイオードD_c0〜D_c3、第１の
抵抗R_a0〜R_a3、第２の抵抗R_b1〜R_b3を設けることによっ
て構成されている。これ等の幾何学的配置は第５図
（Ａ）（Ｂ）に示す通りである。

次に、これ等の製造方法を第６図を参照して工程順に説
明する。なお、単位回路K₀〜K₃は同一方法で同時に形成
されるので、単位回路K₁の製造方法を例にとって説明す
る。

第６図（Ａ）に示すように、ガラス基板から成る絶縁基
板11上に抵抗膜12と、下部電極層13と、Ｎ型の水素非晶
質シリコン膜（以下、Ｎ型膜と言う）14と、Ｉ型（真性
半導体）の水素化非晶質シリコン膜（以下、Ｉ型膜と言
う）15と、Ｐ型の水素化非晶質シリコン膜（以下、Ｐ型
膜と言う）16と、透明電極層（上部電極層）17とを順次
に形成した。更に詳しく説明すると、抵抗膜12は、TaSi
O₂を1000オングストロームの厚さにスパッタリングする
ことによって形成した。下部電極層13はクロム（Cr）を
1000オングストロームの厚さにスパッタリングで形成し
た。Ｎ型膜14、Ｉ型膜15、及びＰ型膜16はグロー放電法
によりそれぞれ形成した。更に詳細には、Ｎ型膜14はSi
H₄、PH₃及びH₂の混合ガスを用いて約300オングストロー
ムの膜厚に形成し、Ｐ（リン）のドープ量を0.6％とし
た。Ｉ型膜15は、SiH₄、H₂の混合ガスを用いて膜厚約50
00オングストロームに形成し、導電型決定不純物は勿論
添加しなかった。Ｐ型膜16は、SiH₄、B₂H₆、H₂の混合ガ
スを用いて膜厚約300オングストロームに形成し、Ｂ
（ボロン）のドープ量を0.6％とした。透明電極層17は
電子ビーム蒸着法によりITO（酸化インジウムスズ）を
膜厚900オングストロームに蒸着することによって形成
した。なお、抵抗膜12は第１及び第２の抵抗R_a1、R_a2に
対して共通に形成し、下部電極層13、Ｎ型膜14、Ｉ型膜
15、Ｐ型膜16、透明電極層17は各ダイオードに共通に形
成した。

次に、第６図（Ａ）に示すように第１のレジスト層17を
設け、フォトリングラフィ工程によってパタニングする
ことによって第６図（Ｂ）に示すものを得た。即ち、レ
ジスト層17から成る第１のマスク（図示せず）を設け、
透明電極層17をウエットエッチング方法でパタニングし
た。Ｎ型膜13とＩ型膜14とＰ型膜15とから成る非晶質半
導体層はCF₄ガスにO₂ガスを５％混ぜた混合ガスによっ
てドライエッチングした。次に、このドライエッチング
の後に、同一マスクによって再びウエットエッチング法
によって透明電極層17をエッチングして、透明電極層17
の表面積を小さくした。第６図（Ｂ）では各部のパター
ンが原理的に示されているが、実際には横方向にエッチ
ングによって各部は台形状になり、且つ透明電極層17の
横方向の突き出しが生じるが、再度のウエットエッチン
グでこの突き出しが除去される。第６図（Ｂ）のパター
ンは抵抗膜12の最終パターンに対応している。

次に、第１のマスクを剥離した後に、第６図（Ｃ）に示
すように第２のレジスト層18を設け、第２のマスク（図
示せず）を形成し、透明電極層17をウエットエッチング
し、Ｐ型膜16とＩ型膜15とＮ型膜14とから成る半導体層
をドライエッチングすることによって第６図（Ｄ）に示
すものを得た。これにより、第１及び第２のダイオード
D_a1、D_b1、ブロッキングダイオードD_c1、フォトダイオ
ードS1が互いに分離される。

次に、グロー放電法によって水素化非晶質半導体から成
るＩ型膜から成る保護及び分離用膜19を第６図（Ｅ）に
示すように形成し、この上に第３のレジスト層20を設
け、このレジスト層20に基づく第３のマスク（図示せ
ず）を使用して第６図（Ｆ）に示すパターンの保護及び
分離用膜19を得た。この様に保護及び分離用膜19をＩ型
膜とすれば、ダイオード部分のＩ型膜15等の半導体層と
同一の装置で形成することが可能になり、製造装置を簡
略化することが可能になる。

次に、第３のマスクを剥離した後に、第６図（Ｇ）に示
すように引き出し電極（配線導体）のためのクロム層21
とアルミニウム層22とをスパッタリング法で形成し、こ
の上に第４のレジスト層23を形成し、このレジスト層23
から成る第４のマスク（図示せず）を設け、これを使用
してクロム層21とアルミニウム層22とから成る引き出し
電極層及びクロムから成る下部電極層13を第６図（Ｈ）
に示すようにエッチングした。

その後、保護膜（図示せず）及びフォトダイオードS₀〜
S₃の受光領域を除いた部分及び他のダイオードD_a1〜
D_a3、D_b0〜D_b3、D_c0〜D_c3に遮光膜（図示せず）を形成
してイメージセンサを完成させた。

本実施例に関係してＩ型膜15のPH₃ドープ量及び膜厚と
電気的特性との関係を調べたところ、第７図に示す結果
が得られた。即ち、前述したＩ型膜15の製造方法におい
て、PH₃のドープ量のみを０、20、40、80ppmと変化させ
たところ、完成したダイオードの3Vの逆方向電圧印加時
のリーク電流I_dは特性線Ａに示すように変化し、また、
0.7V以上の電圧を印加した順方向動作時の直列抵抗R_sは
第７図の特性線Ｂに示すように変化した。これから明ら
かなように、リンのドープ量は０〜40ppmの範囲である
ことが望ましい。

第８図はＩ型膜15の厚さとダイオードのリーク電流I_d及
び直列抵抗Rsとの関係を示す。即ち、実施例で説明した
Ｉ型膜15の製造方法において、この膜厚のみを1000〜50
00オングストロームの範囲で変えたところ、ダイオード
の3Vの時のリーク電流I_dは特性線Ａで示すようになり、
また直列抵抗Rsは特性線Ｂで示すようになった。ダイオ
ードの直列抵抗Rsは3000オングストロームを越えると急
激に増大する。しかし、Ｉ型膜15の膜厚が大きくなる
と、等価容量が低下し、走査回路における時定数が下が
る。これ等を考慮して、直列抵抗R_s/I型膜厚が最大又は
この近傍になるようにＩ型膜15の膜厚を決定することが
望ましい。この望ましい膜厚は2000〜5000オングストロ
ームである。

本実施例は次の利点を有する。

（１） 同一基板11上に第１のダイオードD_a1〜D_a3、第
２のダイオードD_b0〜D_b3、ブロッキングダイオードD_c0
〜D_c3、フォトダイオードS₀〜S₃を同一型（PIN型）に形
成するので、イメージセンサの製造が容易になる。

（２） 各ダイオードはすべて水素化非晶質シリコンか
ら成り、同時に形成されるので、少ない回数のフォトリ
ソグラフィ工程で極めて容易に得ることができる。な
お、フォトダイオードS₀〜S₃以外のダイオードの上部電
極を透明電極としても問題は発生しない。

（３） 第６図（Ａ）に示すように、抵抗膜12及び下部
電極層13を基板11の全面に形成し、その後、第６図
（Ｂ）に示すようにパタニングした後に、第６図（Ｄ）
に示すように各ダイオードD_a1、D_b1、D_c1、S₁を分離す
るので、各ダイオードを同一条件に形成することが可能
になる。なお、第１の抵抗R_a1と第２の抵抗R_b1とは互い
に連続しているが、電気回路的に何等の問題も生じな
い。

（４） 透明電極層17を同一マスクで２回エッチングす
ることによって、不要な横方向突出部分を容易に除去す
ることができる。

（５） 保護及び分離層19をＩ型膜としたので、これを
容易に形成することができる。

（６） 第５図（Ｂ）に示すように、第１の抵抗R_a1〜R
_anと第２の抵抗R_b1〜R_bnとを１直線上に配置することに
よって単位回路（ビット）の幅を小さくすることができ
る。また、第２の抵抗R_b1〜R_bnのグランド配線導体40の
電圧源１に対する接続が容易になり、且つ電源端子41を
合理的に配置することが可能になる。なお、第５図
（Ｂ）はｎ個の単位回路（ビット）のグループ（ブロッ
ク）の集りでイメージセンサを構成するように示されて
いる。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例え
ば、次の変形が可能なものである。

（１） 下部電極層13の上にＰ型膜、Ｉ型膜、Ｎ型膜を
この順に形成することができる。しかし、実施例で述べ
たNIP構成の場合には1Vの時の順方向電流I_fが0.18A/cm²
であり、−5Vの時のリーク電流Idが２×10^-9A/cm²であ
るのに対して、逆のPIN構成の時にはI_fが0.10A/cm²、I_d
が１×10^-10A/cm²となる。第１のダイオードD_a1〜D_a3及
び第２のダイオードD_b0〜D_b3の順方向電流は大きい方が
望ましく、ブロッキングダイオードD_c0〜D_c3及びフォト
ダイオードS₀〜S₃のリーク電流I_dは１×10^-8A/cm²以下
であることが望ましいが、NIP構成とPIN構成のいずれに
よっても順方向電流及びリーク電流を許容範囲にするこ
とができる。

（２） フォトダイオードS₀〜S₃の相互干渉を防ぐため
のブロッキングダイオードD_c0〜D_c3を第１の抵抗R_a0〜R
_a3に直列に接続すること、又は第２の抵抗R_b1〜R_b3と第
１の抵抗R_a1〜R_a3との間に接続することが可能である。
また、フォトダイオードS₀〜S₃とブロッキングダイオー
ドD_c0〜D_c3の位置を逆にすることも可能である。

（３） 実施例に従うイメージセンサの読み取り画素を
多くすると、その分だけ駆動電圧Vdを高くしなければな
らない。従って、読取り画素数の最大を数十個程度にす
ることが望ましい。これよりも画素数を多くする場合に
はイメージセンサを複数個のブロックに分けて駆動すれ
ばよい。

第９図では第１図の単位回路K₁〜K₃に相当するｎ個の単
位回路がｍ個の回路ブロックB₁〜B₂……B_mに分割されて
いる。各回路ブロックB₁〜B_mには、第１図の単位回路K₁
〜K₃に相当するものを数個〜数十個含み、第１図のイメ
ージセンサ回路から電圧源１を省いた回路に相当するも
のである。各回路ブロックB₁〜B_mは電圧源1aにマルチプ
レクサ10を介して接続されている。各回路ブロックB₁〜
B_mの出力端子は増幅器A₁〜A_mを介して共通に接続されて
いる。電圧源1aは第10図（Ａ）に示すのこぎり波（三角
波）を繰返して発生する。マルチプレクサ10は第10図
（Ｂ）（Ｃ）に示すように、第10図（Ａ）ののこぎり波
を回路ブロックＢ〜B_mに分配する。各回路ブロックB₁〜
B_mの各フォトダイオードに対する光入力は第10図（Ｄ）
に示すように常に与える。

第11図及び第12図はイメージセンサの別の駆動方法を示
す。第11図においても、第９図と全く同様に、第１図の
単位回路K₁〜K₃に相当するｎ個の単位回路がｍ個の回路
ブロックB₁〜B_mに分けられている。各回路ブロックB₁〜
B_mは電圧源１にそれぞれ接続されている。第９図の電圧
源１は第１図のそれと同様に第12図（Ａ）に示すのこぎ
り波を発生する。のこぎり波は第12図（Ｂ）（Ｃ）に示
すように回路ブロックB₁〜B_mに同時に供給される。この
結果、各回路ブロックB₁〜B_mで走査が同時に開始し、同
時に出力が発生する。各回路ブロックB₁〜B_mの出力はメ
モリを含む信号処理回路30に送られる。信号処理回路30
は回路ブロックB₁〜B_mの出力を回路ブロックB₁〜B_mの配
列順番に対応するように共通の時間軸上に配置する。な
お、第11図のイメージセンサでは、第12図（Ｄ）に示す
ようにフォトダイオードに対する光出力が駆動電圧Vdが
零の期間に与えられている。

（４） のこぎり波を第13図に示すような、階段状のの
こぎり波とすること、及び第14図に示すように２次曲線
的に増大するのこぎり波とすることができる。

（５） 各ダイオードの極性、電圧源１の極性を逆にす
ることもできる。

（６） ダイオードD_a1〜D_a3、D_b0〜D_b3、D_c0〜D_c3、及
びフォトダイオードS₀〜S₃の代りに種々の形式の接合ダ
イオードを使用することができる。

（７） ダイオードD_b0〜D_b3のカソード端子に電圧を印
加してもよい。即ちダイオードD_b0〜D_b3とグランドとの
間にバイアス電圧を印加してダイナミックレンジの拡大
を図ることができる。

（８） 第１図において、第２の抵抗の値をR_b1からR_b3
に向かって徐々に大きくなるように設定してもよい。即
ち、R_b0＜R_b1＜R_b2＜R_b3に設定してもよい。

（10） 第15図に示すように、第１図の第２の抵抗R_b1
〜R_b3の代りにコンデンサC₁〜Ｃを接続してもよい。ま
た、第15図のコンデンサC₁〜C₃を逆バイアスされるよう
に接続したダイオードに置き換えることができる。この
ダイオードはコンデンサとして機能する。

（11） 第16図に示すように、第１図の第１の抵抗R_a0
〜R_a3をコンデンサC_a0〜C_a3に置き換えることができ
る。また、コンデンサC_a0〜C_a3を逆バイアスの方向に接
続されたダイオードに置き換えることができる。但し、
この場合は第２のダイオードD_b0〜D_b3の漏れ電流を大き
くして、コンデンサの放電回路を形成してやる必要があ
る。

（12） 第15図及び第16図に示すように、電流−電圧変
換回路２を、演算増幅器31と帰還抵抗RfとコンデンサCf
とで構成することができる。演算増幅器31の反転入力端
子は共通電流出力線３に接続され、非反転入力端子はグ
ランドに接続される。なお、反転増幅器32が演算増幅器
31に接続されている。

（13） 初段のD_b0、R_a0、S₀、D_c0を省いた回路にする
ことができる。

［発明の効果］ 上述のように各請求項の発明によれば、第１及び第２の
ダイオードとブロッキングダイオードとフォトダイオー
ドとの全部を同一形式のダイオードとしたので、イメー
ジセンサを容易に製造することが可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるイメージセンサを示す
回路図、 第２図はのこぎり波を示す波形図、 第３図はフォトダイオードの等価回路図、 第４図（Ａ）は第１図の回路の各点P₀〜P₃の電位変化を
示す図、 第４図（Ｂ）は第１図の回路の出力端子の電圧変化を４
つのフォトダイオード全部に光入力があった状態で示す
図、 第４図（Ｃ）は第１図の回路の出力端子の電圧変化を４
つのフォトダイオードの内の３つのみに光入力があった
状態で示す図、 第５図（Ａ）は第１図のイメージセンサの各部の配置を
示す平面図、 第５図（Ｂ）は第１図のイメージセンサの各素子及び配
線の配置を考慮してイメージセンサを示す回路図、 第６図（Ａ）〜（Ｈ）は第５図（Ａ）のイメージセンサ
のVI-VI線に対応する部分を工程順に示す断面図、 第７図はダイオードのＩ型膜のPH₃ドープ量とリーク電
流及び直列抵抗との関係を示す図、 第８図はダイオードのＩ型膜の厚さとリーク電流及び直
列抵抗との関係を示す図、 第９図は単位回路の数が多い時のフォトダイオードの駆
動方式を原理的に示すブロック図、 第10図は第９図の各部の状態を示す図、 第11図は第９図と同様に単位回路の数が多い時のフォト
ダイオードの別の駆動方式を原理的に示すブロック図、 第12図は第11図の各部の状態を示す図、 第13図及び第14図はのこぎり波の変形例を示す波形図、 第15図及び第16図はイメージセンサの変形例をそれぞれ
示す回路図である。 １……電圧源、２……電流−電圧変換回路、３……共通
電流出力線、４……出力端子、11……絶縁基板、12……
抵抗膜、13……下部電極層、14……Ｎ型膜、15……Ｉ型
膜、16……Ｐ型膜、17……透明電極層、D_a1〜D_a3……第
１のダイオード、D_b0〜D_b3……第２のダイオード、D_c0
〜D_c3……ブロッキングダイオード、S₀〜S₃……フォト
ダイオード、R_a0〜R_a3……第１の抵抗、R_b1〜R_b3……第
２の抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 徹 東京都台東区上野６丁目16番20号 太陽誘 電株式会社内 (56)参考文献 特開 平２−124679（ＪＰ，Ａ) 特開 平３−148177（ＪＰ，Ａ) 特開 平３−220973（ＪＰ，Ａ)

Claims (3)

【特許請求の範囲】
1. 【請求項１】時間と共に連続的又は階段状に増大又は減
   少するのこぎり波を供給するための電圧源（１）と、 第１の電極と第２の電極とをそれぞれ有する複数個の第
   １のダイオード（D_a1〜D_a3）が直列に接続された回路で
   あり、その一端が前記電圧源（１）に接続され、且つそ
   れぞれの第１のダイオード（D_a1〜D_a3）の順方向電流が
   前記のこぎり波に基づいて流れるような方向性をそれぞ
   れの第１のダイオード（D_a1〜D_a3）が有し、且つそれぞ
   れの第１のダイオード（D_a1〜D_a3）の前記第１の電極が
   前記電圧源（１）の側に配置されている第１の直列回路
   と、 それぞれが第１の抵抗又はコンデンサ（R_a1〜R_a3又はC
   _a1〜C_a3）と第２のダイオード（D_b1〜D_b3）とを直列に
   接続した回路から成り、それぞれの第１のダイオード
   （D_a1〜D_a3）の前記第２の電極と前記電圧源（１）の他
   端との間にそれぞれ接続され、且つそれぞれの第２のダ
   イオード（D_b1〜D_b3）の順方向電流が前記のこぎり波に
   基づいて流れるような方向性をそれぞれの第２のダイオ
   ード（D_b1〜D_b3）が有している複数の第２の直列回路
   と、 それぞれの第１のダイオード（D_a1〜D_a3）の前記第２の
   電極と前記電圧源（１）の他端との間にそれぞれ接続さ
   れた複数の第２の抵抗又はコンデンサ（R_b1〜R_b3又はC₁
   〜C₃）と、 前記第１の抵抗又はコンデンサ（R_a1〜R_a3又はC_a1〜
   C_a3）と前記第２のダイオード（D_b1〜D_b3）との接続点
   （P₁〜P₃）と共通電流出力線（３）との間に逆バイアス
   される方向性を有してそれぞれ接続されている複数のフ
   ォトダイオード（S₁〜S₃）と、 前記共通電流出力線（３）と前記電圧源（１）の他端と
   の間に接続された電流−電圧変換回路（２）と、 前記フォトダイオード（S₁〜S₃）を電気的に分離するた
   めに前記フォトダイオード（S₁〜S₃）の相互間にそれぞ
   れ接続された複数のブロッキングダイオード（D_c1〜
   D_c3）と、 から成るイメージセンサにおいて、 前記第１のダイオード（D_a1〜D_a3）と前記第２のダイオ
   ード（D_b1〜D_b3）と前記フオトダイオード（S₁〜S₃）と
   前記ブロッキングダイオード（D_c1〜D_c3）が同一の絶縁
   基板（11）上に形成された同一接合形式のダイオードで
   あることを特徴とするイメージセンサ。
2. 【請求項２】前記第１のダイオード（D_a1〜D_a3）と前記
   第２のダイオード（D_b1〜D_b3）と前記フォトダイオード
   （S₁〜S₃）と前記ブロッキングダイオード（D_c1〜D_c3）
   は、それぞれ水素化非晶質シリコンから成るPIN型ダイ
   オードである請求項１記載のイメージセンサ。
3. 【請求項３】時間と共に連続的又は階段状に増大又は減
   少するのこぎり波を供給するための電圧源（１）と、 第１の電極と第２の電極とをそれぞれ有する複数個の第
   １のダイオード（D_a1〜D_a3）が直列に接続された回路で
   あり、その一端が前記電圧源（１）に接続され、且つそ
   れぞれの第１のダイオード（D_a1〜D_a3）の順方向電流が
   前記のこぎり波に基づいて流れるような方向性をそれぞ
   れの第１のダイオード（D_a1〜D_a3）が有し、且つそれぞ
   れの第１のダイオード（D_a1〜D_a3）の前記第１電極が前
   記電圧源（１）側に配置されている第１の直列回路と、 それぞれが第１の抵抗又はコンデンサ（R_a1〜R_a3又はC
   _a1〜C_a3）と第２のダイオード（D_b1〜D_b3）とを直列に
   接続した回路から成り、それぞれの第１のダイオード
   （D_a1〜D_a3）の前記第２の電極と前記電圧源（１）の他
   端との間にそれぞれ接続され、且つそれぞれの第２のダ
   イオード（D_b1〜D_b3）の順方向電流が前記のこぎり波に
   基づいて流れるような方向性をそれぞれの第２のダイオ
   ード（D_b1〜D_b3）が有している複数の第２の直列回路
   と、 それぞれの第１のダイオード（D_a1〜D_a3）の前記第２の
   電極と前記電圧源（１）の他端との間にそれぞれ接続さ
   れた複数の第２の抵抗又はコンデンサ（R_b1〜R_b3又はC₁
   〜C₃）と、 前記第１の抵抗又はコンデンサ（R_a1〜R_a3又はC_a1〜
   C_a3）と前記第２のダイオード（D_b1〜D_b3）との接続点
   （P₁〜P₃）と共通電流出力線（３）との間に逆バイアス
   される方向性を有してそれぞれ接続されている複数のフ
   ォトダイオード（S₁〜S₃）と、 前記共通電流出力線（３）と前記電圧源（１）の他端と
   の間に接続された電流−電圧変換回路（２）と、 前記フォトダイオード（S₁〜S₃）を電気的に分離するた
   めに前記フォトダイオード（S₁〜S₃）の相互間にそれぞ
   れ接続された複数のブロッキングダイオード（D_c1〜
   D_c3）と、 から成るイメージセンサの製造方法において、 同一の絶縁基板（11）の上に、前記第１のダイオード
   （D_a1〜D_a3）と前記第２のダイオード（D_b1〜D_b3）と前
   記フォトダイオード（S₁〜S₃）と前記ブロッキングダイ
   オード（D_c1〜D_c3）に対して共通の接合を有する半導体
   層（14、15、16）と上部電極層（17）とをそれぞれ形成
   する工程と 前記第１のダイオード（D_a1〜D_a3）と前記第２のダイオ
   ード（D_b1〜D_b2）と前記フォトダイオード（S₁〜S₃）と
   前記ブロッキングダイオード（D_c1〜D_c3）の上部電極の
   所望パターンに対応するように、前記上部電極層（17）
   と前記半導体層（14、15、16）とをそれぞれエッチング
   する工程と を有していることを特徴とするイメージセンサの製造方
   法。