JPH0779320B2 - コントロ−ル信号抽出回路 - Google Patents
コントロ−ル信号抽出回路Info
- Publication number
- JPH0779320B2 JPH0779320B2 JP59227722A JP22772284A JPH0779320B2 JP H0779320 B2 JPH0779320 B2 JP H0779320B2 JP 59227722 A JP59227722 A JP 59227722A JP 22772284 A JP22772284 A JP 22772284A JP H0779320 B2 JPH0779320 B2 JP H0779320B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- synchronization
- frame
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デイジタル化した音声信号のフレーム中にシ
ステム制御のためのコントロール信号を含むような信号
を復号再生する装置に係り、特に信号欠落時などにコン
トロール信号の誤抽出によるシステムの誤動作を防止す
るのに好適なコントロール信号抽出回路に関する。
ステム制御のためのコントロール信号を含むような信号
を復号再生する装置に係り、特に信号欠落時などにコン
トロール信号の誤抽出によるシステムの誤動作を防止す
るのに好適なコントロール信号抽出回路に関する。
従来の装置は、特開昭57−73577号に記載のように信号
フレーム中に周期的に挿入されたコントロール信号を含
む伝送データのエラーの有無を検出し、誤り検出の結果
を用いて正しいと思われるコントロール信号のみをサン
プリングし、これらをさらに多数決判断してコントロー
ル信号を抽出することにより誤抽出を防止する様になつ
ていた。しかし、コントロール信号が誤り検出訂正符号
化されておらず、多数決判断等によつてのみコントロー
ル信号の誤りを排除できるシステムにおいて、バースト
的な信号欠落により連続的に多数のコントロール信号が
同一の信号に誤つた場合のコントロール信号の保護の点
については配慮されていなかつた。
フレーム中に周期的に挿入されたコントロール信号を含
む伝送データのエラーの有無を検出し、誤り検出の結果
を用いて正しいと思われるコントロール信号のみをサン
プリングし、これらをさらに多数決判断してコントロー
ル信号を抽出することにより誤抽出を防止する様になつ
ていた。しかし、コントロール信号が誤り検出訂正符号
化されておらず、多数決判断等によつてのみコントロー
ル信号の誤りを排除できるシステムにおいて、バースト
的な信号欠落により連続的に多数のコントロール信号が
同一の信号に誤つた場合のコントロール信号の保護の点
については配慮されていなかつた。
例えば、衛星放送では周期的にコントロール信号は信号
フレーム周期でくり返し送られるが、誤り検出，訂正の
ため符号化は行なわれていない。ところで、衛生放送で
は、送信局を切換える場合、ある期間キヤリアが欠落
し、信号にバースト上の誤りが発生する。この時シヨツ
ク音等の雑音発生を避けるため、コントロール信号に出
力抑圧信号を送るようにしている。しかしキヤリアが欠
落し、入力信号が一定期間“0"に固定されると、多数決
判定を行なつても、誤つて出力抑圧解除の信号を抽出
し、シヨツク音を発生するという問題がある。またコン
トロール信号を表示する場合、キヤリア欠落期間に表示
がちらつく等の問題がある。
フレーム周期でくり返し送られるが、誤り検出，訂正の
ため符号化は行なわれていない。ところで、衛生放送で
は、送信局を切換える場合、ある期間キヤリアが欠落
し、信号にバースト上の誤りが発生する。この時シヨツ
ク音等の雑音発生を避けるため、コントロール信号に出
力抑圧信号を送るようにしている。しかしキヤリアが欠
落し、入力信号が一定期間“0"に固定されると、多数決
判定を行なつても、誤つて出力抑圧解除の信号を抽出
し、シヨツク音を発生するという問題がある。またコン
トロール信号を表示する場合、キヤリア欠落期間に表示
がちらつく等の問題がある。
本発明の目的は、簡単な構成で、バースト状の信号欠落
がある場合にも十分に信頼できるコントロール信号が得
られるコントロール信号抽出回路を提供することにあ
る。
がある場合にも十分に信頼できるコントロール信号が得
られるコントロール信号抽出回路を提供することにあ
る。
受信したコントロール信号中から正しそうなコントロー
ル信号を選び出すのに、本発明では信号フレーム中に含
まれるフレーム同期信号の検出結果を用いる。つまり、
フレーム同期信号が検出されている間は信号は正常と判
断し、フレーム同期信号が検出できない場合には信号が
欠落しているか又はコントロール信号の信頼性が低いと
判断してコントロール信号抽出の誤動作を防止する。
ル信号を選び出すのに、本発明では信号フレーム中に含
まれるフレーム同期信号の検出結果を用いる。つまり、
フレーム同期信号が検出されている間は信号は正常と判
断し、フレーム同期信号が検出できない場合には信号が
欠落しているか又はコントロール信号の信頼性が低いと
判断してコントロール信号抽出の誤動作を防止する。
以下、本発明の一実施例を第１図により説明する。
第１図は本発明の基本構成による実施例である。第１図
において、信号入力端子１から入力された１フレーム毎
に同期信号を持ち、フレーム周期の周期性を持つコント
ロール信号を含む伝送データは、まず同期信号検出回路
２により同期信号の検出を行なう。また、同じ伝送デー
タは、コントロール信号選択回路６にも入力されてい
る。同期信号検出回路２は、入力された伝送データ中か
ら同期信号を検出すると検出信号をRSフリツプフロツプ
４のセツト端子に出力する。またタイミング回路３へ
は、伝送データ中に符号誤りが生じて同期信号が検出さ
れない様な場合にもシステムのタイミングが狂わない様
に、同期信号欠落等に対する保護が加えられた保護同期
信号が同期信号検出回路２から入力される。タイミング
回路３は、この保護同期信号をタイミング基準として、
入力伝送データ列からコントロール信号を抜き出すため
のタイミング信号と、その後、信号フレーム中のコント
ロール信号抽出が完了したタイミングで終了信号とを生
成する。この終了信号はRSフリツプフロツプ４のリセツ
ト端子に入力され、またコントロール信号抜き出しのた
めのタイミング信号はANDゲート５に入力される。RSフ
リツプフロツプ４のＱ出力は、ANDゲート５に接続され
ており、ANDゲート５はこのRSフリツプフロツプ４から
の信号によつて、タイミング回路３からのコントロール
信号を抜き出すためのタイミング信号をコントロール信
号選択回路６のクロツク端子に伝達する。コントロール
信号選択回路６はクロツク端子にタイミング信号が入力
される毎に、入力端子の伝送データ中から内部のレジス
タに信号を取り込み、多数決判定や連続性の判定により
正しいコントロール信号をコントロール信号出力端子７
へ選択出力する。
において、信号入力端子１から入力された１フレーム毎
に同期信号を持ち、フレーム周期の周期性を持つコント
ロール信号を含む伝送データは、まず同期信号検出回路
２により同期信号の検出を行なう。また、同じ伝送デー
タは、コントロール信号選択回路６にも入力されてい
る。同期信号検出回路２は、入力された伝送データ中か
ら同期信号を検出すると検出信号をRSフリツプフロツプ
４のセツト端子に出力する。またタイミング回路３へ
は、伝送データ中に符号誤りが生じて同期信号が検出さ
れない様な場合にもシステムのタイミングが狂わない様
に、同期信号欠落等に対する保護が加えられた保護同期
信号が同期信号検出回路２から入力される。タイミング
回路３は、この保護同期信号をタイミング基準として、
入力伝送データ列からコントロール信号を抜き出すため
のタイミング信号と、その後、信号フレーム中のコント
ロール信号抽出が完了したタイミングで終了信号とを生
成する。この終了信号はRSフリツプフロツプ４のリセツ
ト端子に入力され、またコントロール信号抜き出しのた
めのタイミング信号はANDゲート５に入力される。RSフ
リツプフロツプ４のＱ出力は、ANDゲート５に接続され
ており、ANDゲート５はこのRSフリツプフロツプ４から
の信号によつて、タイミング回路３からのコントロール
信号を抜き出すためのタイミング信号をコントロール信
号選択回路６のクロツク端子に伝達する。コントロール
信号選択回路６はクロツク端子にタイミング信号が入力
される毎に、入力端子の伝送データ中から内部のレジス
タに信号を取り込み、多数決判定や連続性の判定により
正しいコントロール信号をコントロール信号出力端子７
へ選択出力する。
本実施例では、同期信号が検出された時のみRSフリツプ
フロツプ４がセツトされ、ANDゲート５はコントロール
信号を抜き出すためのタイミング信号を伝達する。した
がつて、複数フレーム間にわたつてバースト的に伝送デ
ータが欠落した場合には、同期信号は検出されず、RSフ
リツプフロツプ４はリセツトされたままとなり、ANDゲ
ート５は閉じたままとなりタイミング信号はコントロー
ル信号選択回路６に伝達されない。そのためコントロー
ル信号選択回路６は伝送データ欠落前の状態を保持し、
誤つたコントロール信号を抽出，出力することはない。
伝送データの欠落が終わり、再び同期信号が検出される
とANDゲート６はタイミング信号をコントロール信号選
択回路６に伝達し、正しいコントロール信号の抽出を開
始する。
フロツプ４がセツトされ、ANDゲート５はコントロール
信号を抜き出すためのタイミング信号を伝達する。した
がつて、複数フレーム間にわたつてバースト的に伝送デ
ータが欠落した場合には、同期信号は検出されず、RSフ
リツプフロツプ４はリセツトされたままとなり、ANDゲ
ート５は閉じたままとなりタイミング信号はコントロー
ル信号選択回路６に伝達されない。そのためコントロー
ル信号選択回路６は伝送データ欠落前の状態を保持し、
誤つたコントロール信号を抽出，出力することはない。
伝送データの欠落が終わり、再び同期信号が検出される
とANDゲート６はタイミング信号をコントロール信号選
択回路６に伝達し、正しいコントロール信号の抽出を開
始する。
次に、本発明を第２図の実施例及び第３図を用いて、も
う少し具体的に説明する。第２図は本発明のコントロー
ル信号選択手段を多数決判定による回路で構成した例、
第３図はその多数決判定に用いるデコーダ（第２図11a,
11b）の真理値を示す図である。
う少し具体的に説明する。第２図は本発明のコントロー
ル信号選択手段を多数決判定による回路で構成した例、
第３図はその多数決判定に用いるデコーダ（第２図11a,
11b）の真理値を示す図である。
第２図の実施例においては、伝送データは同期信号で区
切られたフレーム毎に連続した16ビツトのコントロール
信号を持つている。この例で、多数決判定のためのシフ
トレジスタ10,デコーダ11、コントロール信号出力端子
７は２ビツト分のみ示してあり、他の14ビット分は省略
してあるが、その結果，動作は図に示した２ビツトと同
様である。
切られたフレーム毎に連続した16ビツトのコントロール
信号を持つている。この例で、多数決判定のためのシフ
トレジスタ10,デコーダ11、コントロール信号出力端子
７は２ビツト分のみ示してあり、他の14ビット分は省略
してあるが、その結果，動作は図に示した２ビツトと同
様である。
信号入力端子１からの信号は、同期信号検出回路２に入
力されると同時に16ビットシフトレジスタ８に入力され
る。シフトレジスタ８には信号ビットに同時にしたクロ
ツクがクロツク端子９から供給され、入力信号はシリア
ルシフトされる。タイミング回路３は同期信号をタイミ
ング基準として、コントロール信号列の先頭ビツトが16
ビツトシフトレジスタ８のQPに、最終ビツトがQAに出力
されるタイミングでコントロール信号抜き出しのための
タイミングクロツクを出力する。このタイミングクロツ
クはANDゲート５を介して多数決判定用５ビツトシフト
レジスタ10a,10b…のクロツク端子に接続されており、
同期信号が検出されたフレームのコントロール信号のみ
をシフトレジスタ10a,10b…に各ビツト毎に入力する。
本実施例の多数決論理は５ビツト中３ビツト以上をとる
もので、５ビツトシフトレジスタ10a,10b…のQA〜QEが
それぞれ入力される多数決判定デコーダ11a,11b…のＹ
出力は、Ａ〜Ｅの入力に対して、第３図に示す真理値表
の通りである。デコーダ11a,11b…で多数決判定された
コントロール信号の各ビツトは、ビツト毎にコントロー
ル信号出力端子7a,7b…から出力される。本実施例で
は、多数決判定が行なわれる５ビツトシフトレジスタ10
a,10b…は、同期信号が検出された時だけANDゲート５を
介してクロツクが入るため、同期信号が検出されない場
合には内容が入れかわらない。したがつて、信号欠落時
に誤つたコントロール信号を抽出してしまうような誤動
作を防止できる。
力されると同時に16ビットシフトレジスタ８に入力され
る。シフトレジスタ８には信号ビットに同時にしたクロ
ツクがクロツク端子９から供給され、入力信号はシリア
ルシフトされる。タイミング回路３は同期信号をタイミ
ング基準として、コントロール信号列の先頭ビツトが16
ビツトシフトレジスタ８のQPに、最終ビツトがQAに出力
されるタイミングでコントロール信号抜き出しのための
タイミングクロツクを出力する。このタイミングクロツ
クはANDゲート５を介して多数決判定用５ビツトシフト
レジスタ10a,10b…のクロツク端子に接続されており、
同期信号が検出されたフレームのコントロール信号のみ
をシフトレジスタ10a,10b…に各ビツト毎に入力する。
本実施例の多数決論理は５ビツト中３ビツト以上をとる
もので、５ビツトシフトレジスタ10a,10b…のQA〜QEが
それぞれ入力される多数決判定デコーダ11a,11b…のＹ
出力は、Ａ〜Ｅの入力に対して、第３図に示す真理値表
の通りである。デコーダ11a,11b…で多数決判定された
コントロール信号の各ビツトは、ビツト毎にコントロー
ル信号出力端子7a,7b…から出力される。本実施例で
は、多数決判定が行なわれる５ビツトシフトレジスタ10
a,10b…は、同期信号が検出された時だけANDゲート５を
介してクロツクが入るため、同期信号が検出されない場
合には内容が入れかわらない。したがつて、信号欠落時
に誤つたコントロール信号を抽出してしまうような誤動
作を防止できる。
以上はコントロール信号選択手段として多数決判定回路
を用いた例であるが、連続して所定の数以上同一信号検
出した時に正しいコントロール信号と判定することもで
き、その場合にも本発明を適用できる。その場合にはコ
ントロール信号選択手段に入力される伝送データが周期
的に連続一致するか否かを判定するタイミング信号と、
所定の数までの連続一致をカウントするカウンタのクロ
ツク、データが一致しない時にカウンタをリセツトする
リセツトパルスおよびコントロール信号一致判定用及び
出力用のレジスタのクロツクを、同期信号が検出されな
い場合は阻止するようにすればよい。このような例を第
４図に示す。
を用いた例であるが、連続して所定の数以上同一信号検
出した時に正しいコントロール信号と判定することもで
き、その場合にも本発明を適用できる。その場合にはコ
ントロール信号選択手段に入力される伝送データが周期
的に連続一致するか否かを判定するタイミング信号と、
所定の数までの連続一致をカウントするカウンタのクロ
ツク、データが一致しない時にカウンタをリセツトする
リセツトパルスおよびコントロール信号一致判定用及び
出力用のレジスタのクロツクを、同期信号が検出されな
い場合は阻止するようにすればよい。このような例を第
４図に示す。
第４図の実施例ではタイミング回路３は３種のタイミン
グパルスを出力する。第１のタイミングパルスは伝送デ
ータ中からコントロール信号ビツトを第１のＤラツチ12
aにストアする。第２のタイミングパルスは、第１のＤ
ラツチ12aと第２のＤラツチ12bの内容の一致を検出する
EX−Ｒゲート13aの出力と、第１のＤラツチ12aと第３
のＤラツチ12cの内容の一致を検出するEX−Ｒゲート1
3bの出力とを第４のＤラツチ14aと第５のＤラツチ14bと
にストアする。第３のタイミングパルスは、第2,第３の
Ｄラツチ12b,12cにそれぞれ第1,第２のＤラツチ12a,12b
の内容をストアし、さらにカウンタ16のリセツト及びカ
ウントクロツクに用いられる。カウンタ16は、第１のＤ
ラツチ12aと第２のＤラツチ12bの内容が異なるとANDゲ
ート15aからのリセツトパルスによりリセツトされ、第
１のＤラツチ12aと第２のＤラツチ12bの内容が一致する
とANDゲート15bからのクロツクパルスによりカウントア
ツプする。したがつて、毎フレーム連続して第２のＤラ
ツチ12bの内容と同一のコントロール信号が第１のＤラ
ツチ12aに入力されている間はカウンタ16はカウントア
ツプを続ける。そして本実施例では４フレーム連続して
第２のＤラツチ12bの内容と同一のコントロール信号が
第１のＤラツチ12aに入力されると、カウンタ16のQcが
“1"となり、ANDゲート17を介して第３のＤラツチ12cに
クロツクパルスが供給され、第２のＤラツチ12bの内容
が第３のＤラツチ12cにストアされ、正しいコントロー
ル信号としてコントロール信号出力端子７から出力す
る。第２のＤラツチ12bにはANDゲート15cを介して、第
１のＤラツチ12aに第３のＤラツチ12cの内容と異なる新
しいコントロール信号が入力されるとクロツクが供給さ
れ、第１のＤラツチ12aの内容が第２のＤラツチにスト
アされる。
グパルスを出力する。第１のタイミングパルスは伝送デ
ータ中からコントロール信号ビツトを第１のＤラツチ12
aにストアする。第２のタイミングパルスは、第１のＤ
ラツチ12aと第２のＤラツチ12bの内容の一致を検出する
EX−Ｒゲート13aの出力と、第１のＤラツチ12aと第３
のＤラツチ12cの内容の一致を検出するEX−Ｒゲート1
3bの出力とを第４のＤラツチ14aと第５のＤラツチ14bと
にストアする。第３のタイミングパルスは、第2,第３の
Ｄラツチ12b,12cにそれぞれ第1,第２のＤラツチ12a,12b
の内容をストアし、さらにカウンタ16のリセツト及びカ
ウントクロツクに用いられる。カウンタ16は、第１のＤ
ラツチ12aと第２のＤラツチ12bの内容が異なるとANDゲ
ート15aからのリセツトパルスによりリセツトされ、第
１のＤラツチ12aと第２のＤラツチ12bの内容が一致する
とANDゲート15bからのクロツクパルスによりカウントア
ツプする。したがつて、毎フレーム連続して第２のＤラ
ツチ12bの内容と同一のコントロール信号が第１のＤラ
ツチ12aに入力されている間はカウンタ16はカウントア
ツプを続ける。そして本実施例では４フレーム連続して
第２のＤラツチ12bの内容と同一のコントロール信号が
第１のＤラツチ12aに入力されると、カウンタ16のQcが
“1"となり、ANDゲート17を介して第３のＤラツチ12cに
クロツクパルスが供給され、第２のＤラツチ12bの内容
が第３のＤラツチ12cにストアされ、正しいコントロー
ル信号としてコントロール信号出力端子７から出力す
る。第２のＤラツチ12bにはANDゲート15cを介して、第
１のＤラツチ12aに第３のＤラツチ12cの内容と異なる新
しいコントロール信号が入力されるとクロツクが供給さ
れ、第１のＤラツチ12aの内容が第２のＤラツチにスト
アされる。
以上のように第４図の実施例では、第１のＤラツチ12a
と第２のＤラツチ12bの内容が４回一致すれば、すなわ
ち５フレーム連続してコントロール信号が一致すればそ
の値を第３のＤラツチ12cにストアし出力する。ところ
で、第２〜第５のＤラツチ12b,12c,14a,14bおよびカウ
ンタ16へのクロツクやリセツトパルス等タイミング信号
には、ANDゲート5a,5bを介してタイミング回路から供給
される。したがつて、第1,2図の実施例と同様、同期検
出信号によりセツトされるRSフリツプフロツプ４とAND
ゲート5a,5bの働きにより、伝送データ欠落時等同期信
号が検出されない時には信号の連続性をチエツクするラ
ツチ．カウンタ類が動作しないため、コントロール信号
を誤つて抽出することは防止できる。
と第２のＤラツチ12bの内容が４回一致すれば、すなわ
ち５フレーム連続してコントロール信号が一致すればそ
の値を第３のＤラツチ12cにストアし出力する。ところ
で、第２〜第５のＤラツチ12b,12c,14a,14bおよびカウ
ンタ16へのクロツクやリセツトパルス等タイミング信号
には、ANDゲート5a,5bを介してタイミング回路から供給
される。したがつて、第1,2図の実施例と同様、同期検
出信号によりセツトされるRSフリツプフロツプ４とAND
ゲート5a,5bの働きにより、伝送データ欠落時等同期信
号が検出されない時には信号の連続性をチエツクするラ
ツチ．カウンタ類が動作しないため、コントロール信号
を誤つて抽出することは防止できる。
本発明によれば、簡単な構成でバースト状の信号欠落時
にはコントロール信号抽出動作を停止でき、かつ信号復
帰時にはすみやかにコントロール信号抽出動作を継続で
きるので、例えば衛星放送で送信局の切換え時に生じる
キヤリア欠落時に、コントロール信号の誤抽出によるシ
ヨツク音の発生や表示のちらつきを防止するのに効果が
ある。
にはコントロール信号抽出動作を停止でき、かつ信号復
帰時にはすみやかにコントロール信号抽出動作を継続で
きるので、例えば衛星放送で送信局の切換え時に生じる
キヤリア欠落時に、コントロール信号の誤抽出によるシ
ヨツク音の発生や表示のちらつきを防止するのに効果が
ある。
【図面の簡単な説明】 第１図は本発明の基本構成を示す一実施例を示す図、第
２図は具体的一実施例を示す図、第３図は第２図のデコ
ーダを説明するための真理値を示す図、第４図は具体的
他実施例を示す図である。 １…信号入力端子、２…同期信号検出回路、３…タイミ
ング回路、４…RSフリツプフロツプ、5,5a,5b,15a,15b,
15c,17…ANDゲート、６…コントロール信号選択回路、
7,7a,7b…コントロール信号出力端子、8,10a,10b…シフ
トレジスタ、９…ビツトクロツク入力端子、11a,11b…
デコーダ、12a,12b,12c,14a,14b…Ｄラツチ、13a,13b…
EX−Ｒゲート、16…カウンタ
２図は具体的一実施例を示す図、第３図は第２図のデコ
ーダを説明するための真理値を示す図、第４図は具体的
他実施例を示す図である。 １…信号入力端子、２…同期信号検出回路、３…タイミ
ング回路、４…RSフリツプフロツプ、5,5a,5b,15a,15b,
15c,17…ANDゲート、６…コントロール信号選択回路、
7,7a,7b…コントロール信号出力端子、8,10a,10b…シフ
トレジスタ、９…ビツトクロツク入力端子、11a,11b…
デコーダ、12a,12b,12c,14a,14b…Ｄラツチ、13a,13b…
EX−Ｒゲート、16…カウンタ
Claims (6)
- 【請求項１】伝送データ列の１フレーム毎に周期的に同
期信号パターンを持ち、フレーム周期の周期性を持つコ
ントロール信号を含む１フレーム単位の伝送データ中か
ら同期信号パターンの有無を検出し同期検出信号を発生
する手段と、該同期信号検出手段の出力を入力とし、こ
の同期検出信号を用いて同期信号パターンが正しく検出
されたフレーム内のコントロール信号のみをサンプリン
グする手段と、同期信号パターンが正しく検出された複
数フレームからそれぞれサンプリングされたフレーム毎
に各１個の複数個のコントロール信号から正しいコント
ロール信号を判別し選択出力する選択手段とを備えたこ
とを特徴とするコントロール信号抽出回路。 - 【請求項２】特許請求の範囲第１項において、前記選択
手段は多数決判断により正しいコントロール信号を判別
し選択出力することを特徴とするコントロール信号抽出
回路。 - 【請求項３】特許請求の範囲第１項において、前記選択
手段はあらかじめ定めた所定の個数以上連続して同一の
コントロール信号が得られた場合のみその信号を正しい
コントロール信号と判別し選択出力することを特徴とす
るコントロール信号抽出回路。 - 【請求項４】伝送データ列の１フレーム毎に周期的に同
期信号パターンを持ち、フレーム周期の周期性を持つコ
ントロール信号を含む１フレーム単位の伝送データ中か
ら同期信号パターンの有無を検出し同期検出信号を発生
する手段と、該同期信号検出手段の出力を入力とし、こ
の同期検出信号を用いて同期信号パターンが正しく検出
されたフレーム内のコントロール信号のみをサンプリン
グする手段と、同期信号パターンが正しく検出された複
数フレームからそれぞれサンプリングされたフレーム毎
に各１個の複数個のコントロール信号から正しいコント
ロール信号を判別し選択出力し、正しいコントロール信
号が選択できない場合にはその時点から次に正しいコン
トロール信号を判別し選択できるまでの間は、当該コン
トロール信号としてそれ以前に出力したコントロール信
号を記憶しておき、この記憶されたコントロール信号を
出力する選択手段とを備えたことを特徴とするコントロ
ール信号抽出回路。 - 【請求項５】特許請求の範囲第４項において、前記選択
手段は多数決判断により正しいコントロール信号を判別
し選択出力することを特徴とするコントロール信号抽出
回路。 - 【請求項６】特許請求の範囲第４項において、前記選択
手段はあらかじめ定めた所定の個数以上連続して同一の
コントロール信号が得られた場合のみその信号を正しい
コントロール信号と判別し選択出力することを特徴とす
るコントロール信号抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227722A JPH0779320B2 (ja) | 1984-10-31 | 1984-10-31 | コントロ−ル信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227722A JPH0779320B2 (ja) | 1984-10-31 | 1984-10-31 | コントロ−ル信号抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107835A JPS61107835A (ja) | 1986-05-26 |
| JPH0779320B2 true JPH0779320B2 (ja) | 1995-08-23 |
Family
ID=16865327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227722A Expired - Lifetime JPH0779320B2 (ja) | 1984-10-31 | 1984-10-31 | コントロ−ル信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779320B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129495A (en) * | 1980-03-17 | 1981-10-09 | Nec Corp | Signal reception circuit |
| JPS56157162A (en) * | 1980-05-09 | 1981-12-04 | Hitachi Ltd | Inter-office monitor signal bit holding system |
-
1984
- 1984-10-31 JP JP59227722A patent/JPH0779320B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107835A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| JPS6226103B2 (ja) | ||
| JPS62169589A (ja) | ビデオレコ−ダ用回路配置 | |
| JPH0690439A (ja) | データデコーダ | |
| JPH0779320B2 (ja) | コントロ−ル信号抽出回路 | |
| JPH0332182A (ja) | テレテキスト・デコーダ | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2627890B2 (ja) | デコード回路 | |
| JPH0535661Y2 (ja) | ||
| US6307904B1 (en) | Clock recovery circuit | |
| JPH0152937B2 (ja) | ||
| JPH0257395B2 (ja) | ||
| JPS6323437A (ja) | 同期検出回路 | |
| JP2736820B2 (ja) | データ通信機インタフェース回路 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JPH0338786B2 (ja) | ||
| JPH04348631A (ja) | 同期検出保護装置 | |
| JPH0666776B2 (ja) | フレ−ム同期回路 | |
| JPH01129676A (ja) | 高品位テレビジョン信号の判別回路 | |
| JPH0744538B2 (ja) | フレ−ム同期検出回路 | |
| JPH0624354B2 (ja) | シリアルデータ伝送方式 | |
| JPS6316934B2 (ja) | ||
| JPH07112191B2 (ja) | 同期信号検出回路 | |
| JPH0581098B2 (ja) |