JPH0781152A - 印字装置 - Google Patents
印字装置Info
- Publication number
- JPH0781152A JPH0781152A JP5181894A JP18189493A JPH0781152A JP H0781152 A JPH0781152 A JP H0781152A JP 5181894 A JP5181894 A JP 5181894A JP 18189493 A JP18189493 A JP 18189493A JP H0781152 A JPH0781152 A JP H0781152A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- memory
- microprocessor
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 82
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量を増加することなく高速で、しか
も容易に自由な書式で印字することができる印字装置を
提供すること。 【構成】 マイクロプロセッサ３０と、描画画面データ
を記憶するメモリ部２０と、マイクロプロセッサ３０の
指示により描画画面データをメモリ部２０に書き込むと
ともにマイクロプロセッサ３０からの印字指示により印
字方向に対応してメモリ部２０から描画画面データを読
み出すメモリ制御部１０と、メモリ制御部１０からの描
画画面データをビデオデータに変換するビデオデータ変
換器４０と、ビデオデータ変換器４０からのビデオデー
タに基づいて印字する印字部５０とから構成される。
も容易に自由な書式で印字することができる印字装置を
提供すること。 【構成】 マイクロプロセッサ３０と、描画画面データ
を記憶するメモリ部２０と、マイクロプロセッサ３０の
指示により描画画面データをメモリ部２０に書き込むと
ともにマイクロプロセッサ３０からの印字指示により印
字方向に対応してメモリ部２０から描画画面データを読
み出すメモリ制御部１０と、メモリ制御部１０からの描
画画面データをビデオデータに変換するビデオデータ変
換器４０と、ビデオデータ変換器４０からのビデオデー
タに基づいて印字する印字部５０とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、印字装置に係り、とく
に描画画面データを印字するのに好適な印字装置に関す
る。
に描画画面データを印字するのに好適な印字装置に関す
る。
【０００２】
【従来の技術】従来の印字装置は、マイクロプロセッサ
と、このマイクロプロセッサからの描画画面データを格
納する第１のメモリ部と、このメモリ部からの描画画面
データをビデオデータに変換するビデオデータ変換器
と、このビデオデータ変換器からのビデオデータを印字
する印字部とを装備している。
と、このマイクロプロセッサからの描画画面データを格
納する第１のメモリ部と、このメモリ部からの描画画面
データをビデオデータに変換するビデオデータ変換器
と、このビデオデータ変換器からのビデオデータを印字
する印字部とを装備している。
【０００３】マイクロプロセッサは、描画画面データを
連続的に第１のメモリ部に格納する。
連続的に第１のメモリ部に格納する。
【０００４】描画画面データを印字する場合には、マイ
クロプロセッサは、第１のメモリ部に格納されている描
画画面データを順次読み出し、ビデオデータ変換器を介
して印字部に送り、印字を行っていた。
クロプロセッサは、第１のメモリ部に格納されている描
画画面データを順次読み出し、ビデオデータ変換器を介
して印字部に送り、印字を行っていた。
【０００５】また、描画方向と９０度回転して印字する
場合は、特開平1−２４９４６０号公報にて開示されて
いるように、マイクロプロセッサは、第１のメモリ部に
格納されている描画画面データを順次読み出し、描画方
向と９０度回転するように描画画面データを変換し、第
２のメモリ部に格納する。
場合は、特開平1−２４９４６０号公報にて開示されて
いるように、マイクロプロセッサは、第１のメモリ部に
格納されている描画画面データを順次読み出し、描画方
向と９０度回転するように描画画面データを変換し、第
２のメモリ部に格納する。
【０００６】そして、マイクロプロセッサは、第２のメ
モリ部に格納されている描画画面データを順次読み出
し、ビデオデータ変換器を介して印字部に送り、印字を
行っていた。
モリ部に格納されている描画画面データを順次読み出
し、ビデオデータ変換器を介して印字部に送り、印字を
行っていた。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、印字用紙の向きと描画画面の向きが異
なる場合には、描画画面データを回転させて新たな描画
画面データを生成しなければならないため、メモリを２
倍必要とするとともに、画面の回転を行うための時間が
余分にかかるという不都合があった。
来例においては、印字用紙の向きと描画画面の向きが異
なる場合には、描画画面データを回転させて新たな描画
画面データを生成しなければならないため、メモリを２
倍必要とするとともに、画面の回転を行うための時間が
余分にかかるという不都合があった。
【０００８】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくにメモリ容量を増加することなく
高速で、しかも容易に自由な書式で印字することができ
る印字装置を提供することにある。
不都合を改善し、とくにメモリ容量を増加することなく
高速で、しかも容易に自由な書式で印字することができ
る印字装置を提供することにある。
【０００９】
【課題を解決するための手段】そこで、本発明では、マ
イクロプロセッサと、データを記憶するメモリ部と、マ
イクロプロセッサからの印字指示により印字方向に対応
してメモリ部からデータを読み出すメモリ制御部と、メ
モリ制御部からのデータをビデオデータに変換するビデ
オデータ変換器と、ビデオデータ変換器からのビデオデ
ータを印字する印字部とを具備するという構成を採って
いる。これによって前述した目的を達成しようとするも
のである。
イクロプロセッサと、データを記憶するメモリ部と、マ
イクロプロセッサからの印字指示により印字方向に対応
してメモリ部からデータを読み出すメモリ制御部と、メ
モリ制御部からのデータをビデオデータに変換するビデ
オデータ変換器と、ビデオデータ変換器からのビデオデ
ータを印字する印字部とを具備するという構成を採って
いる。これによって前述した目的を達成しようとするも
のである。
【００１０】
【作用】マイクロプロセッサは、印字書式データを含む
印字要求をメモリ制御部に出力する。
印字要求をメモリ制御部に出力する。
【００１１】メモリ制御部は、マイクロプロセッサから
の印字要求を解析し、読み出し信号をメモリ部へ出力す
るとともに、印字方向が描画画面を９０度回転したもの
である場合には、メモリ部へ出力する読み出しアドレス
信号の順序を、描画画面の垂直方向に対応する順番に変
換する。
の印字要求を解析し、読み出し信号をメモリ部へ出力す
るとともに、印字方向が描画画面を９０度回転したもの
である場合には、メモリ部へ出力する読み出しアドレス
信号の順序を、描画画面の垂直方向に対応する順番に変
換する。
【００１２】メモリ部は、メモリ制御部からの読み出し
信号を受信すると、メモリ制御部からの読み出しアドレ
ス信号にて指定されたアドレスに格納されているデータ
をメモリ制御部に出力する。
信号を受信すると、メモリ制御部からの読み出しアドレ
ス信号にて指定されたアドレスに格納されているデータ
をメモリ制御部に出力する。
【００１３】メモリ制御部は、メモリ部からの読み出し
データをビデオデータ変換器に出力する。
データをビデオデータ変換器に出力する。
【００１４】ビデオデータ変換器は、メモリ制御部から
のデータをビデオデータに変換し、印字部に出力する。
のデータをビデオデータに変換し、印字部に出力する。
【００１５】
【発明の実施例】以下、本発明の一実施例を図１ないし
図４に基づいて説明する。
図４に基づいて説明する。
【００１６】図１の実施例は、マイクロプロセッサ３０
と、描画画面データを記憶するメモリ部２０と、マイク
ロプロセッサ３０の指示により描画画面データをメモリ
部２０に書き込むとともにマイクロプロセッサ３０から
の印字指示により印字方向に対応してメモリ部２０から
データを読み出すメモリ制御部１０と、メモリ制御部１
０からのデータをビデオデータに変換するビデオデータ
変換器４０と、ビデオデータ変換器４０からのビデオデ
ータに基づいて印字する印字部５０とから構成される。
と、描画画面データを記憶するメモリ部２０と、マイク
ロプロセッサ３０の指示により描画画面データをメモリ
部２０に書き込むとともにマイクロプロセッサ３０から
の印字指示により印字方向に対応してメモリ部２０から
データを読み出すメモリ制御部１０と、メモリ制御部１
０からのデータをビデオデータに変換するビデオデータ
変換器４０と、ビデオデータ変換器４０からのビデオデ
ータに基づいて印字する印字部５０とから構成される。
【００１７】ここで、メモリ制御部１０は、図２に示さ
れるように、マイクロプロセッサ３０との通信制御を行
うとともに印字指示により読み出しアドレスの変換を行
い読み出した印字データｄをビデオデータ変換器４０に
出力するバスＩ／Ｆ回路１１と、バスＩ／Ｆ回路１１か
らのアドレスデータａをデコードしメモリ部２０に出力
するアドレスデコーダ回路１２と、バスＩ／Ｆ回路１１
からの制御信号ｂに基づいて読み出し信号ｓ１あるいは
書き込み信号ｓ２をメモリ部２０に出力するセレクタ回
路１３とを具備している。
れるように、マイクロプロセッサ３０との通信制御を行
うとともに印字指示により読み出しアドレスの変換を行
い読み出した印字データｄをビデオデータ変換器４０に
出力するバスＩ／Ｆ回路１１と、バスＩ／Ｆ回路１１か
らのアドレスデータａをデコードしメモリ部２０に出力
するアドレスデコーダ回路１２と、バスＩ／Ｆ回路１１
からの制御信号ｂに基づいて読み出し信号ｓ１あるいは
書き込み信号ｓ２をメモリ部２０に出力するセレクタ回
路１３とを具備している。
【００１８】また、メモリ部２０は、図３に示されるよ
うに、描画画面データを記憶しているメモリセル２３
と、書き込み信号ｓ２をセレクタ回路１３から受信する
とバスＩ／Ｆ回路１１からの書き込みデータｅをメモリ
セル２３に出力する入力データＩ／Ｆ回路２１と、読み
出し信号ｓ１をセレクタ回路１３から受信するとメモリ
セル２３から描画画面データを読み出してバスＩ／Ｆ回
路１１に出力する出力データＩ／Ｆ回路２２とを具備し
ている。
うに、描画画面データを記憶しているメモリセル２３
と、書き込み信号ｓ２をセレクタ回路１３から受信する
とバスＩ／Ｆ回路１１からの書き込みデータｅをメモリ
セル２３に出力する入力データＩ／Ｆ回路２１と、読み
出し信号ｓ１をセレクタ回路１３から受信するとメモリ
セル２３から描画画面データを読み出してバスＩ／Ｆ回
路１１に出力する出力データＩ／Ｆ回路２２とを具備し
ている。
【００１９】メモリセル２３は、適用装置がサポートす
る用紙最大幅のドット数の二乗個のメモリで構成されて
いる。
る用紙最大幅のドット数の二乗個のメモリで構成されて
いる。
【００２０】次に、本実施例の動作について説明する。
ここでは、描画画面データは水平方向にｍ個、垂直方向
にｍ個を有し、左上のデータをＤ11、右上のデータをＤ
1ｍ、左下のデータをＤｍ1、右下のデータをＤｍｍとす
る。またメモリセル２３は、図３に示されるように、Ｒ
１１からＲｍｍまでのｍｘｍ個のメモリを持つものとす
る。
ここでは、描画画面データは水平方向にｍ個、垂直方向
にｍ個を有し、左上のデータをＤ11、右上のデータをＤ
1ｍ、左下のデータをＤｍ1、右下のデータをＤｍｍとす
る。またメモリセル２３は、図３に示されるように、Ｒ
１１からＲｍｍまでのｍｘｍ個のメモリを持つものとす
る。
【００２１】（１）．メモリ部に描画画面データを書き
込む場合：
込む場合：
【００２２】．マイクロプロセッサ３０は、書き込み
要求を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力
する。
要求を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力
する。
【００２３】続いてマイクロプロセッサ３０は、描画画
面データを水平方向にＤ11からＤ12，Ｄ13，・・・・
・，Ｄｍｍまで連続的に書き込みデータｅとしてバスＩ
／Ｆ回路１１に出力する。
面データを水平方向にＤ11からＤ12，Ｄ13，・・・・
・，Ｄｍｍまで連続的に書き込みデータｅとしてバスＩ
／Ｆ回路１１に出力する。
【００２４】．バスＩ／Ｆ回路１１は、マイクロプロ
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
【００２５】さらに、バスＩ／Ｆ回路１１は、マイクロ
プロセッサ３０からの書き込みデータｅをメモリ部２０
での形式に変換して入力データＩ／Ｆ回路２１に出力す
るとともに、書き込みデータｅをメモリセル２３のＲ11
から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで書き込むよ
うにアドレス信号ａを連続的にアドレスデコーダ回路１
２に出力する。、
プロセッサ３０からの書き込みデータｅをメモリ部２０
での形式に変換して入力データＩ／Ｆ回路２１に出力す
るとともに、書き込みデータｅをメモリセル２３のＲ11
から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで書き込むよ
うにアドレス信号ａを連続的にアドレスデコーダ回路１
２に出力する。、
【００２６】．アドレスデコーダ回路１２は、バスＩ
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
【００２７】．セレクタ回路１３は、バスＩ／Ｆ回路
１１からの制御信号ｂを解析し、書き込み信号ｓ２を入
力データＩ／Ｆ回路２１に出力する。
１１からの制御信号ｂを解析し、書き込み信号ｓ２を入
力データＩ／Ｆ回路２１に出力する。
【００２８】．入力データＩ／Ｆ回路２１は、セレク
タ回路１３からの書き込み信号ｓ２により、書き込みデ
ータｅをメモリセル２３に出力する。
タ回路１３からの書き込み信号ｓ２により、書き込みデ
ータｅをメモリセル２３に出力する。
【００２９】すなわち、描画画面データＤ11はＲ11に、
Ｄ12はＲ12に、Ｄ13はＲ13に、・・・・・・・、Ｄｍｍ
はＲｍｍに格納される。
Ｄ12はＲ12に、Ｄ13はＲ13に、・・・・・・・、Ｄｍｍ
はＲｍｍに格納される。
【００３０】（２）．メモリ部から描画画面データを読
み出して描画する場合：
み出して描画する場合：
【００３１】．マイクロプロセッサ３０は、描画要求
を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力す
る。
を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力す
る。
【００３２】．バスＩ／Ｆ回路１１は、マイクロプロ
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
【００３３】さらにバスＩ／Ｆ回路１１は、描画画面デ
ータをＲ11から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで
読み出すようにアドレス信号ａをアドレスデコーダ回路
１２に出力する。
ータをＲ11から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで
読み出すようにアドレス信号ａをアドレスデコーダ回路
１２に出力する。
【００３４】．アドレスデコーダ回路１２は、バスＩ
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
【００３５】．セレクタ回路１３は、バスＩ／Ｆ回路
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
【００３６】．出力データＩ／Ｆ回路２２は、セレク
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
【００３７】．バスＩ／Ｆ回路１１は、出力データＩ
／Ｆ回路２２からの読み出しデータｄをマイクロプロセ
ッサ３０でのデータ形式に変換し出力する。
／Ｆ回路２２からの読み出しデータｄをマイクロプロセ
ッサ３０でのデータ形式に変換し出力する。
【００３８】（３）．メモリ部に格納されている描画画
面データを印字する場合：
面データを印字する場合：
【００３９】．マイクロプロセッサ３０は、印字要求
を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力す
る。
を指示する制御信号ｂをバスＩ／Ｆ回路１１に出力す
る。
【００４０】．バスＩ／Ｆ回路１１は、マイクロプロ
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
【００４１】さらにバスＩ／Ｆ回路１１は、描画画面デ
ータをＲ11から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで
読み出すようにアドレス信号ａをアドレスデコーダ回路
１２に出力する。
ータをＲ11から順番にＲ12，Ｒ13，・・・，Ｒｍｍまで
読み出すようにアドレス信号ａをアドレスデコーダ回路
１２に出力する。
【００４２】．アドレスデコーダ回路１２は、バスＩ
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
【００４３】．セレクタ回路１３は、バスＩ／Ｆ回路
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
【００４４】．出力データＩ／Ｆ回路２２は、セレク
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
【００４５】．バスＩ／Ｆ回路１１は、出力データＩ
／Ｆ回路２２からの読み出しデータｄをビデオデータ変
換器４０に出力する。
／Ｆ回路２２からの読み出しデータｄをビデオデータ変
換器４０に出力する。
【００４６】．ビデオデータ変換器４０は、バスＩ／
Ｆ回路１１から受信したデータをビデオデータに変換
し、印字部５０に出力する。
Ｆ回路１１から受信したデータをビデオデータに変換
し、印字部５０に出力する。
【００４７】．印字部５０は、ビデオデータ変換器４
０からのデータに基づいて印字する。
０からのデータに基づいて印字する。
【００４８】（４）．メモリ部に格納されている描画画
面データを９０度回転して印字する場合：
面データを９０度回転して印字する場合：
【００４９】．マイクロプロセッサ３０は、９０度回
転印字要求を指示する制御信号ｂをバスＩ／Ｆ回路１１
に出力する。
転印字要求を指示する制御信号ｂをバスＩ／Ｆ回路１１
に出力する。
【００５０】．バスＩ／Ｆ回路１１は、マイクロプロ
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
セッサ３０からの制御信号ｂをセレクタ回路１３に出力
する。
【００５１】さらにバスＩ／Ｆ回路１１は、９０度回転
して印字するために描画画面データをＲ11から順番にＲ
21，Ｒ31，・・・，Ｒｍｍまで読み出すようにアドレス
信号ａをアドレスデコーダ回路１２に出力する。
して印字するために描画画面データをＲ11から順番にＲ
21，Ｒ31，・・・，Ｒｍｍまで読み出すようにアドレス
信号ａをアドレスデコーダ回路１２に出力する。
【００５２】．アドレスデコーダ回路１２は、バスＩ
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
／Ｆ回路１１からのアドレス信号ａをデコードし、メモ
リセル選択信号ｃをメモリセル２３に出力する。
【００５３】．セレクタ回路１３は、バスＩ／Ｆ回路
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
１１からの制御信号ｂを解析し、読み出し信号ｓ１を出
力データＩ／Ｆ回路２２に出力する。
【００５４】．出力データＩ／Ｆ回路２２は、セレク
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
タ回路１３からの読み出し信号ｓ１により、メモリセル
選択信号ｃにより指定されたメモリセル２３からデータ
を読み出し、バスＩ／Ｆ回路１１に出力する。
【００５５】．バスＩ／Ｆ回路１１は、出力データＩ
／Ｆ回路２２からの読み出しデータｄをビデオデータ変
換器４０に出力する。
／Ｆ回路２２からの読み出しデータｄをビデオデータ変
換器４０に出力する。
【００５６】．ビデオデータ変換器４０は、バスＩ／
Ｆ回路１１から受信したデータをビデオデータに変換
し、印字部５０に出力する。
Ｆ回路１１から受信したデータをビデオデータに変換
し、印字部５０に出力する。
【００５７】．印字部５０は、ビデオデータ変換器４
０からのデータに基づいて印字する。
０からのデータに基づいて印字する。
【００５８】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、メモリ部から印字データを読み出
す時に、自動的に印字方向に対応した形式で読み出すこ
とができ、これがため、メモリ容量を増加することなく
高速で、しかも容易に自由な書式で印字することが可能
になるという従来にない優れた印字装置を提供すること
ができる。
ので、これによると、メモリ部から印字データを読み出
す時に、自動的に印字方向に対応した形式で読み出すこ
とができ、これがため、メモリ容量を増加することなく
高速で、しかも容易に自由な書式で印字することが可能
になるという従来にない優れた印字装置を提供すること
ができる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１のメモリ制御部の詳細を説明するための詳
細構成図である。
細構成図である。
【図３】図１のメモリ部の詳細を説明するための詳細構
成図である。
成図である。
【図４】図１の実施例の動作を説明するための説明図で
ある。
ある。
１０ メモリ制御部 １１ バスＩ／Ｆ回路 １２ アドレスデコーダ回路 １３ セレクタ回路 ２０ メモリ部 ２１ 入力データＩ／Ｆ回路 ２２ 出力データＩ／Ｆ回路 ２３ メモリセル ３０ マイクロプロセッサ ４０ ビデオデータ変換器 ５０ 印字部 ａ アドレス信号 ｂ 制御信号 ｃ メモリセル選択信号 ｄ 読み出しデータ ｅ 書き込みデータ ｓ１ 読み出し信号 ｓ２ 書き込み信号
Claims (2)
- 【請求項１】 マイクロプロセッサと、このマイクロプ
ロセッサからのデータを格納するメモリ部と、このメモ
リ部からのデータをビデオデータに変換するビデオデー
タ変換器と、このビデオデータ変換器からのビデオデー
タを印字する印字部とを装備する印字装置において、 前記マイクロプロセッサからの印字指示により印字方向
に対応して前記メモリ部からデータを読み出すとともに
前記ビデオデータ変換器に出力するメモリ制御部を具備
したことを特徴とする印字装置。 - 【請求項２】 前記メモリ制御部が、前記マイクロプロ
セッサとの通信制御を行うとともに印字指示により読み
出しアドレスの変換を行い読み出した印字データを前記
ビデオデータ変換器に出力するバスＩ／Ｆ回路と、この
バスＩ／Ｆ回路からのアドレスデータをデコードし前記
メモリ部に出力するアドレスデコーダ回路と、前記バス
Ｉ／Ｆ回路からの制御信号に基づいて読み出し信号ある
いは書き込み信号を前記メモリ部に出力するセレクタ回
路とを具備していることを特徴とする請求項１記載の印
字装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181894A JPH0781152A (ja) | 1993-06-28 | 1993-06-28 | 印字装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181894A JPH0781152A (ja) | 1993-06-28 | 1993-06-28 | 印字装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0781152A true JPH0781152A (ja) | 1995-03-28 |
Family
ID=16108752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181894A Pending JPH0781152A (ja) | 1993-06-28 | 1993-06-28 | 印字装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0781152A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154529A (ja) * | 1984-08-24 | 1986-03-18 | Sharp Corp | 縦横変換回路 |
| JPS6419428A (en) * | 1987-07-15 | 1989-01-23 | Nec Corp | Bit string converting circuit |
| JPH0381854A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | メモリアクセス方式 |
| JPH0442195A (ja) * | 1990-06-08 | 1992-02-12 | Ricoh Co Ltd | プリンタにおけるビデオデータ作成出力方法 |
| JPH0553736A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Instr Inc | ページメモリ |
-
1993
- 1993-06-28 JP JP5181894A patent/JPH0781152A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154529A (ja) * | 1984-08-24 | 1986-03-18 | Sharp Corp | 縦横変換回路 |
| JPS6419428A (en) * | 1987-07-15 | 1989-01-23 | Nec Corp | Bit string converting circuit |
| JPH0381854A (ja) * | 1989-08-25 | 1991-04-08 | Nec Corp | メモリアクセス方式 |
| JPH0442195A (ja) * | 1990-06-08 | 1992-02-12 | Ricoh Co Ltd | プリンタにおけるビデオデータ作成出力方法 |
| JPH0553736A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Instr Inc | ページメモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8422076B2 (en) | Digital image printing system, control method therefor, printing device, control method therefor, and computer product | |
| JP2996534B2 (ja) | ファクシミリ装置 | |
| JPH0781152A (ja) | 印字装置 | |
| JP2000013639A (ja) | 画像信号処理装置 | |
| JP2662160B2 (ja) | ファクシミリ装置 | |
| JPH07319763A (ja) | アドレス変換装置 | |
| JP3862976B2 (ja) | 表示機構 | |
| JP2837581B2 (ja) | イメージスキャナ読取装置 | |
| JPH10107855A (ja) | データ送信装置 | |
| KR100243009B1 (ko) | 레터박스 필터 | |
| JPH08166901A (ja) | メモリ制御回路及びそれを備えたファクシミリ装置 | |
| JPS60176372A (ja) | 画像プリンタ装置 | |
| JPH09265370A (ja) | 情報表示方法 | |
| JPH05207264A (ja) | 縦横変換用画像メモリ装置 | |
| JPH11266354A (ja) | ファクシミリ装置及びファクシミリ装置における余白付加方法並びに記憶媒体 | |
| JPH11146184A (ja) | 画像回転機能付き通信端末装置 | |
| JPH02222290A (ja) | 静止画伝送端末装置 | |
| JPS59224891A (ja) | イメ−ジデ−タの回転制御方式 | |
| JPH01270454A (ja) | 印写装置 | |
| JPH11150642A (ja) | ファクシミリ装置 | |
| JPH03100695A (ja) | マトリクス方式フラットディスプレイ装置 | |
| JP2006100912A (ja) | ビデオ信号出力装置を備えた記録装置 | |
| JPH0438067A (ja) | ファクシミリ装置 | |
| JPH10243212A (ja) | 画像処理装置 | |
| JPH0483674A (ja) | データ出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960416 |