JPS6154529A - 縦横変換回路 - Google Patents
縦横変換回路Info
- Publication number
- JPS6154529A JPS6154529A JP59177124A JP17712484A JPS6154529A JP S6154529 A JPS6154529 A JP S6154529A JP 59177124 A JP59177124 A JP 59177124A JP 17712484 A JP17712484 A JP 17712484A JP S6154529 A JPS6154529 A JP S6154529A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image information
- vertical
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Record Information Processing For Printing (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、イメージ情報を扱う電子（幾器において、各
種イメージ出力手段を持った機器のデータ転送回路に用
いられる縦横変換回路に関するものである。
種イメージ出力手段を持った機器のデータ転送回路に用
いられる縦横変換回路に関するものである。
く従来の技術〉
従来、電子計算機等から出力されるイメージ情報、例え
ば英字、数字、仮名、漢字等の各種文字は、陰極線管（
ブラウン管＋ Ｃａｔｂｏｄｅ Ｒａｙ工晶ｅ；以下、
ＣＲＴと略す）やプラズマディスプレイパネル（Ｐｌａ
ｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：以下、ＰＤＰと
略す）その他のディスプレイへ送出する場合と、プリン
タへ送出する場合とでは、転送の方法か異なる。つまり
、メモリに記憶されているイメージ情報を上記ディスプ
レイへ転送する場合、ＣＲＴディスプレイでは水平に走
査し乍ら上から下へと文字を表示していくので、第４図
に示す例では、Ｙ１行のＸ１列からＸｎ列にかけてイメ
ージ情報を読み出し、次に同様に７２行のＸ１列からＸ
ｎ列というようにイメージ情報を読み出し伝送線路にイ
メージ情報をシリアル転送する。一方、イメージ情報を
プリンタへ送出する場合、シリアルプリンタでは、文字
に対して垂直に走査し乍ら左から右へと１字ずつ印字し
ていくので、第４図に示す例では、Ｘ１列のＹ１行から
Ｙｎ行にかけてイメージ情報を読み出し、次にＸ２列の
Ｙ１行からＹｎ行というようにイメージ情報を読み出し
、伝送路にイメージ情報をパラレル転送する。
ば英字、数字、仮名、漢字等の各種文字は、陰極線管（
ブラウン管＋ Ｃａｔｂｏｄｅ Ｒａｙ工晶ｅ；以下、
ＣＲＴと略す）やプラズマディスプレイパネル（Ｐｌａ
ｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：以下、ＰＤＰと
略す）その他のディスプレイへ送出する場合と、プリン
タへ送出する場合とでは、転送の方法か異なる。つまり
、メモリに記憶されているイメージ情報を上記ディスプ
レイへ転送する場合、ＣＲＴディスプレイでは水平に走
査し乍ら上から下へと文字を表示していくので、第４図
に示す例では、Ｙ１行のＸ１列からＸｎ列にかけてイメ
ージ情報を読み出し、次に同様に７２行のＸ１列からＸ
ｎ列というようにイメージ情報を読み出し伝送線路にイ
メージ情報をシリアル転送する。一方、イメージ情報を
プリンタへ送出する場合、シリアルプリンタでは、文字
に対して垂直に走査し乍ら左から右へと１字ずつ印字し
ていくので、第４図に示す例では、Ｘ１列のＹ１行から
Ｙｎ行にかけてイメージ情報を読み出し、次にＸ２列の
Ｙ１行からＹｎ行というようにイメージ情報を読み出し
、伝送路にイメージ情報をパラレル転送する。
これを４×４ビツトのイメージ情報を例として示せば、
メモリに記憶されているイメージ情報のデータが、第５
図に示すように、配置されているものとして、行をｄ。
メモリに記憶されているイメージ情報のデータが、第５
図に示すように、配置されているものとして、行をｄ。
１（ＩＩ Ｉｄ２１ＯＬで表わし、列をＳ。。
Ｓ＋ １ｓ２１ｓ３で表わすと、該メモリの内容を縦方
向に読み出した場合には、表−５で示すようなデータが
読み出され、時間し。では、Ａ、Ｂ、Ｃ，Ｄ、時間ｔ１
ではＥ、Ｆ、Ｇ、Ｈというように順次読み出される。又
、横方向に読み出した場合には、表−６で示すようなデ
ータか読み出される。そして、縦方向或は横方向に読み
出されたイメージ情報のデータがディスプレイやプリン
タ等の出力機器に転送されるのである。
向に読み出した場合には、表−５で示すようなデータが
読み出され、時間し。では、Ａ、Ｂ、Ｃ，Ｄ、時間ｔ１
ではＥ、Ｆ、Ｇ、Ｈというように順次読み出される。又
、横方向に読み出した場合には、表−６で示すようなデ
ータか読み出される。そして、縦方向或は横方向に読み
出されたイメージ情報のデータがディスプレイやプリン
タ等の出力機器に転送されるのである。
この様に、各種出力機器の特性に応じて、イメージ情報
の転送方法も種々変えなければならず、従来は、通常こ
の変換の処理を計算機等のプログラム上の処理により行
なっていた。又、ハード的な手段としては、特公昭５８
−５３３３８号公報に示さされている。
の転送方法も種々変えなければならず、従来は、通常こ
の変換の処理を計算機等のプログラム上の処理により行
なっていた。又、ハード的な手段としては、特公昭５８
−５３３３８号公報に示さされている。
〈発明が解決しようとする問題点〉
しかし、ソフト的に解決すると、多くの処理時間を必要
とし、効率が悪く、ハード的な解決が望まれている。
とし、効率が悪く、ハード的な解決が望まれている。
又、最近のプリンタは、イメージ情報の縦プリント、横
プリント等のプリント仕様の内容が高度になってきてい
るので、プリンタ制御コントローラの処理量は、増加の
方向にあり、専用コントローラが要求されつつあるが、
専用コントローラは用途が限定される為高価であり、シ
ステム全体のコストアップに繋がる。
プリント等のプリント仕様の内容が高度になってきてい
るので、プリンタ制御コントローラの処理量は、増加の
方向にあり、専用コントローラが要求されつつあるが、
専用コントローラは用途が限定される為高価であり、シ
ステム全体のコストアップに繋がる。
本発明は、上記の問題点に普み、イメージ情報の転送方
法の変換処理をイメージ情報メモリとその周辺回路にて
行ない、計算機に対する負担を少なくするとともに、処
理時間の高速化を図り、専用コントローラを用いずに転
送方法の変換処理を行なうことができる縦横変換回路を
提供することを目的とする。
法の変換処理をイメージ情報メモリとその周辺回路にて
行ない、計算機に対する負担を少なくするとともに、処
理時間の高速化を図り、専用コントローラを用いずに転
送方法の変換処理を行なうことができる縦横変換回路を
提供することを目的とする。
〈問題点を解決する為の手段〉
本発明の縦横変換回路は、上記の目的を達成する為に、
ｍ横変換したい情報を記憶させておくメモリと、該メモ
リの各メモリセルを夫々指定するアドレス指定回路と、
該メモリから送出されるイメージ情報のデータを選択す
るデータ選択回路とから成り、メモリの記憶内容の配列
を縦横変換し易い配置とするとともに、各変換指定に応
じたアドレス指定とデータ選択とを行ない出力させるよ
うにしたことを特徴とする。
ｍ横変換したい情報を記憶させておくメモリと、該メモ
リの各メモリセルを夫々指定するアドレス指定回路と、
該メモリから送出されるイメージ情報のデータを選択す
るデータ選択回路とから成り、メモリの記憶内容の配列
を縦横変換し易い配置とするとともに、各変換指定に応
じたアドレス指定とデータ選択とを行ない出力させるよ
うにしたことを特徴とする。
〈作用〉
上記の構成により、アドレス指定回路によりメモリの記
憶内容即ちイメージ情報のデータを縦方向に読み出すが
或は横方向に読み出すかに応じてアドレス指定信号を作
成し、メモリを順次選択して、メモリに記憶されたイメ
ージ情報のデータをアドレス指定信号に従いデータ選択
回路に送出する。該データ選択回路では、メモリの内容
を読み出す際に付加されたメモリセルの各ビットの重み
を、所定の重みに修正する処理を行ない、各種出力（幾
器に対応したイメージ情報のデータを送出する。
憶内容即ちイメージ情報のデータを縦方向に読み出すが
或は横方向に読み出すかに応じてアドレス指定信号を作
成し、メモリを順次選択して、メモリに記憶されたイメ
ージ情報のデータをアドレス指定信号に従いデータ選択
回路に送出する。該データ選択回路では、メモリの内容
を読み出す際に付加されたメモリセルの各ビットの重み
を、所定の重みに修正する処理を行ない、各種出力（幾
器に対応したイメージ情報のデータを送出する。
〈実施例〉
以下、図示する実施例により、本発明を具体的に説明す
る。
る。
第１図は、本発明の縦横変換回路の一実施例を示す回路
図であり、第２図は、第１図の回路を（幾能的に表わし
たブロック図である。
図であり、第２図は、第１図の回路を（幾能的に表わし
たブロック図である。
該縦横変換回路は、アドレス変換回路２とゲート回路３
とから成り、縦方向或は横方向の読み出しに応じたアド
レス指定信号を作成するアドレス指定回路１と、メモリ
の記憶内容の配列を縦横変換し易い配置としてイメージ
情報を記憶しておくメモリ４と、メモリ４から読み出さ
れたイメージ情報のデータの重みを適当な重みに修正処
理するデータ選択回路５とから構成される。
とから成り、縦方向或は横方向の読み出しに応じたアド
レス指定信号を作成するアドレス指定回路１と、メモリ
の記憶内容の配列を縦横変換し易い配置としてイメージ
情報を記憶しておくメモリ４と、メモリ４から読み出さ
れたイメージ情報のデータの重みを適当な重みに修正処
理するデータ選択回路５とから構成される。
第１図に示す実施例は、４×４ビツトのイメージ情報を
処理する場合を示してあり、アドレス変換回路２は、５
個の変換回路２１，２２．２３，２４．２５から成り、
モード指定信号ＳＥＬとアドレス入力信号Ａ、、Ａ、と
を入力することにより、その信号ＳＥＬ、Ａ、、Ａ、に
より、表−１に示すような出力が得られるようになって
いる。ここで、モード指定信号ＳＥＬの内容は、縦方向
読出しモードの場合、５ＥＬ＝「０」、横方向読出しモ
ードの場合、ＳＥＬ＝ｍとなっている。そして、該アド
レス変換回路２で作成されたアドレス指定信号ａｓ、ａ
は、ＯＲ論理回路３１．３２，３３，３４，３５，３６
，３７．３８から成るデート回路３でＯＲ論理処理され
、メモリセル４１゜４２．４３．４４から成るメモリ４
へ送られる。
処理する場合を示してあり、アドレス変換回路２は、５
個の変換回路２１，２２．２３，２４．２５から成り、
モード指定信号ＳＥＬとアドレス入力信号Ａ、、Ａ、と
を入力することにより、その信号ＳＥＬ、Ａ、、Ａ、に
より、表−１に示すような出力が得られるようになって
いる。ここで、モード指定信号ＳＥＬの内容は、縦方向
読出しモードの場合、５ＥＬ＝「０」、横方向読出しモ
ードの場合、ＳＥＬ＝ｍとなっている。そして、該アド
レス変換回路２で作成されたアドレス指定信号ａｓ、ａ
は、ＯＲ論理回路３１．３２，３３，３４，３５，３６
，３７．３８から成るデート回路３でＯＲ論理処理され
、メモリセル４１゜４２．４３．４４から成るメモリ４
へ送られる。
該メモリ４のイメージ情報の記憶内容は、第３図に示す
ような配置となっており、縦横変換し易い配列となって
いる。よ？で、メモリ４の各メモリセル４１，４２，４
３．４４に記憶されたイメージ情報のデータを表−１に
示すアドレス指定によって読み出した場合、縦方向読出
しモード５ＥＬ＝ｒＯＪの場合には、表−２に示すよう
なイメージ情報がメモリ４から送出され、横方向読出し
モード５ＥＬ＝「１」の場合には、表−３に示すような
イメージ情報がメモリ４から送出される。この時のイメ
ーの内容を縦方向或は横方向に読み出したちのとは異な
り、斜方向に読み出したこととなる為、データが送出さ
れてくるビットが夫々１ビツト宛ずれてくる。従って、
データ選択回路５によって表−４のように、各入力デー
タのビット即ち送出されてくる行ｄ。１ｄ１１ｄ２１（
１３をり。１ＤＩｌＤ２＋ＤＩのように夫々の行ｄを配
列し直して出力させることにより、表−５及び表−６に
示すような正しいビットからデータが送出され、第３図
に示すメモリの内容を縦方向或は横方向に読み出したこ
ととなる。尚、該データ選択回路５の処理は、換言すれ
ば、最下位桁から最上位桁へ付加された２０．２’、２
”、２３という重みを修正する処理である。
ような配置となっており、縦横変換し易い配列となって
いる。よ？で、メモリ４の各メモリセル４１，４２，４
３．４４に記憶されたイメージ情報のデータを表−１に
示すアドレス指定によって読み出した場合、縦方向読出
しモード５ＥＬ＝ｒＯＪの場合には、表−２に示すよう
なイメージ情報がメモリ４から送出され、横方向読出し
モード５ＥＬ＝「１」の場合には、表−３に示すような
イメージ情報がメモリ４から送出される。この時のイメ
ーの内容を縦方向或は横方向に読み出したちのとは異な
り、斜方向に読み出したこととなる為、データが送出さ
れてくるビットが夫々１ビツト宛ずれてくる。従って、
データ選択回路５によって表−４のように、各入力デー
タのビット即ち送出されてくる行ｄ。１ｄ１１ｄ２１（
１３をり。１ＤＩｌＤ２＋ＤＩのように夫々の行ｄを配
列し直して出力させることにより、表−５及び表−６に
示すような正しいビットからデータが送出され、第３図
に示すメモリの内容を縦方向或は横方向に読み出したこ
ととなる。尚、該データ選択回路５の処理は、換言すれ
ば、最下位桁から最上位桁へ付加された２０．２’、２
”、２３という重みを修正する処理である。
従って、上記のように、モード指定信号ＳＥＬ及びアド
レス入力信号Ａ。、Ａ、１こよ））、縦横変換が任意に
且つ容易に行なえる。
レス入力信号Ａ。、Ａ、１こよ））、縦横変換が任意に
且つ容易に行なえる。
又、上記実施例は、４×４ビツトの場合を示したが、ビ
ット数が増加しても同様の考え方で実施すれば良い。
ット数が増加しても同様の考え方で実施すれば良い。
更に、上記の実施例に示すような回路をＬＳＩ（Ｌａｒ
ｇｅ ５ｃａｌｅ↓ｎｔｅｇｒａｔｉｏｎ ；大規模集
積回路）化することにより、簡単な回路変更だけで付加
することが可能となる。
ｇｅ ５ｃａｌｅ↓ｎｔｅｇｒａｔｉｏｎ ；大規模集
積回路）化することにより、簡単な回路変更だけで付加
することが可能となる。
〈発明の効果〉
以上のように、本発明の縦横変換回路は、イメージ情報
をメモリセルの配列をシフトさせて、縦横何れのモード
指定によっても送出可能とし、アドレス指定したメモリ
に記憶したデータを正しく読み出す為のアドレス指定回
路とデータ選択回路とを設けたことにより、ソフト処理
にかかる負担を低減し、簡単な構成から成る回路の刊加
だけで、ハード的に解決することができ、電子計算機等
の処理効率の向上を図るとともに、処理コストの低減及
び（幾能の向上を図ることが可能となる。
をメモリセルの配列をシフトさせて、縦横何れのモード
指定によっても送出可能とし、アドレス指定したメモリ
に記憶したデータを正しく読み出す為のアドレス指定回
路とデータ選択回路とを設けたことにより、ソフト処理
にかかる負担を低減し、簡単な構成から成る回路の刊加
だけで、ハード的に解決することができ、電子計算機等
の処理効率の向上を図るとともに、処理コストの低減及
び（幾能の向上を図ることが可能となる。
更に、ソフト処理能力の低い小規模機器においては、ソ
フト処理では縦横変換を行なうことが困難であるが、本
発明の縦横変換回路を付加させることによりハード的に
縦横変換を行なうことができる為、小規模機器の機能を
向上させ、応用範囲を拡大させることができる。
フト処理では縦横変換を行なうことが困難であるが、本
発明の縦横変換回路を付加させることによりハード的に
縦横変換を行なうことができる為、小規模機器の機能を
向上させ、応用範囲を拡大させることができる。
更に、ソフト処理能力の低い小規模（幾器においては、
ソフト処理では縦横変換を行なうことが困難であるが、
本発明の縦横変換回路を付加させることによりハード的
に縦横変換を行なうことかできる為、小規模機器の機能
を向上させ、応用範囲を拡大させることができる。
ソフト処理では縦横変換を行なうことが困難であるが、
本発明の縦横変換回路を付加させることによりハード的
に縦横変換を行なうことかできる為、小規模機器の機能
を向上させ、応用範囲を拡大させることができる。
第１図及び第２図は、本発明の縦横変換回路の一実施例
を示し、 第１図は、４×４ビツトのイメージ゛情報を処理する実
施例の回路図、 第２図は、実施例を機能的に表わしたブロック図、 第３図乃至第５図は、メモリに記憶されたイメージ情報
のデータの状態を示す図であり、第３図は、本発明に１
史用されるメモリの４×４ビツトのイメージ情報のデー
タの配置を示す図、第４図は、従来のメモリのイメージ
情報のデータの配置を示す図、 第５図は、従来のメモリのｌ［×４ビットのイメージ情
報のデータの配置を示す図である。 １・・・アドレス指定回路 ２・・・アドレス変換回路 ３・・・ゲート回路 ４・・・メモリ ５・・・データ選択回路 ＳＥＬ・・・モード指定信号
を示し、 第１図は、４×４ビツトのイメージ゛情報を処理する実
施例の回路図、 第２図は、実施例を機能的に表わしたブロック図、 第３図乃至第５図は、メモリに記憶されたイメージ情報
のデータの状態を示す図であり、第３図は、本発明に１
史用されるメモリの４×４ビツトのイメージ情報のデー
タの配置を示す図、第４図は、従来のメモリのイメージ
情報のデータの配置を示す図、 第５図は、従来のメモリのｌ［×４ビットのイメージ情
報のデータの配置を示す図である。 １・・・アドレス指定回路 ２・・・アドレス変換回路 ３・・・ゲート回路 ４・・・メモリ ５・・・データ選択回路 ＳＥＬ・・・モード指定信号
Claims (1)
- 電子計算機等において、縦横変換したい情報を記憶させ
ておくメモリと、該メモリの各メモリセルを夫々指定す
るアドレス指定回路と、該メモリから送出させるイメー
ジ情報のデータを選択するデータ選択回路とから成り、
メモリの記憶内容の配列を縦横変換し易い配置とすると
ともに、各変換指定に応じたアドレス指定とデータ選択
とを行ない、出力させるようにしたことを特徴とする縦
横変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177124A JPS6154529A (ja) | 1984-08-24 | 1984-08-24 | 縦横変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177124A JPS6154529A (ja) | 1984-08-24 | 1984-08-24 | 縦横変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154529A true JPS6154529A (ja) | 1986-03-18 |
Family
ID=16025585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177124A Pending JPS6154529A (ja) | 1984-08-24 | 1984-08-24 | 縦横変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154529A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237724A (ja) * | 1989-03-08 | 1990-09-20 | Mitsubishi Electric Corp | ワイヤカット放電加工におけるワイヤ電極の切断処理装置及び切断処理方法 |
| US5068904A (en) * | 1986-04-23 | 1991-11-26 | Casio Electronics Manufacturing | Image memory circuit for use in a rotation of image data |
| US5113051A (en) * | 1988-08-19 | 1992-05-12 | Mitsubishi Denki K.K. | Method of returning a wire electrode when broken in a wire cut electric discharging machine |
| JPH0781152A (ja) * | 1993-06-28 | 1995-03-28 | Nec Corp | 印字装置 |
-
1984
- 1984-08-24 JP JP59177124A patent/JPS6154529A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068904A (en) * | 1986-04-23 | 1991-11-26 | Casio Electronics Manufacturing | Image memory circuit for use in a rotation of image data |
| US5113051A (en) * | 1988-08-19 | 1992-05-12 | Mitsubishi Denki K.K. | Method of returning a wire electrode when broken in a wire cut electric discharging machine |
| JPH02237724A (ja) * | 1989-03-08 | 1990-09-20 | Mitsubishi Electric Corp | ワイヤカット放電加工におけるワイヤ電極の切断処理装置及び切断処理方法 |
| JPH0781152A (ja) * | 1993-06-28 | 1995-03-28 | Nec Corp | 印字装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100445961C (zh) | 图形系统 | |
| EP0107010B1 (en) | Video display system using serial/parallel acces memories | |
| US5388207A (en) | Architecutre for a window-based graphics system | |
| US4308532A (en) | Raster display apparatus | |
| US4745407A (en) | Memory organization apparatus and method | |
| JPS6334471B2 (ja) | ||
| US4595996A (en) | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory | |
| US5508714A (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| EP0051655B1 (en) | Apparatus for the display and storage of television picture information by using a memory accessible from a computer | |
| US4563677A (en) | Digital character display | |
| JP2000132153A (ja) | コンピュ―タシステム及び表示制御回路 | |
| KR890002943B1 (ko) | 비트 맵핑형 비데오 디스플레이부의 픽셀증가 회로 | |
| JPS6329291B2 (ja) | ||
| JPH06167958A (ja) | 記憶装置 | |
| EP0077560B1 (en) | Full page display apparatus for text processing system | |
| US5309560A (en) | Data selection device | |
| JPH0720838A (ja) | 画像再生装置 | |
| JPH028335B2 (ja) | ||
| JP2767815B2 (ja) | 画像データ変換回路 | |
| JPS61282886A (ja) | 情報処理装置 | |
| JPS62121065A (ja) | 文章印字制御装置 | |
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JPS6057373A (ja) | 記憶信号パタ−ンの回転方式 | |
| JPS6347908Y2 (ja) | ||
| JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ |