JPH078136B2 - パワ−・レギュレ−タ - Google Patents
パワ−・レギュレ−タInfo
- Publication number
- JPH078136B2 JPH078136B2 JP59159431A JP15943184A JPH078136B2 JP H078136 B2 JPH078136 B2 JP H078136B2 JP 59159431 A JP59159431 A JP 59159431A JP 15943184 A JP15943184 A JP 15943184A JP H078136 B2 JPH078136 B2 JP H078136B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- level
- switching
- protection circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
- H02M3/3376—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
- H02M3/3378—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current in a push-pull configuration of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つのプツシユプル動作するスイッチング・
トランジスタに印加される駆動パルスのパルス幅を制御
することにより出力電圧を一定に保持するプツシユプル
・パワー・レギユレータに係り、特にスイッチング・ト
ランジスタを保護する回路を有するプツシユプル・パワ
ー・レギユレータに関する。
トランジスタに印加される駆動パルスのパルス幅を制御
することにより出力電圧を一定に保持するプツシユプル
・パワー・レギユレータに係り、特にスイッチング・ト
ランジスタを保護する回路を有するプツシユプル・パワ
ー・レギユレータに関する。
従来この種のパワー・レギユレータにおいては、負荷に
直列の回路抵抗の電圧降下を基準電圧と比較し、前者が
後者に到達したときに、パワー・レギユレータの供給電
圧をリレーを介してオフにするよう構成されている。こ
のような従来構成は多くの欠点を有する。まず、電流が
パワー・レギユレータ変圧器の二次側で測定されるの
で、得られる効果が間接的で遅れがある。従つて、過負
荷が生じたときには、トランジスタを破壊してしまう。
また、負荷に直列に抵抗が挿入されているので、これが
別のエラーを生じさせてしまう。
直列の回路抵抗の電圧降下を基準電圧と比較し、前者が
後者に到達したときに、パワー・レギユレータの供給電
圧をリレーを介してオフにするよう構成されている。こ
のような従来構成は多くの欠点を有する。まず、電流が
パワー・レギユレータ変圧器の二次側で測定されるの
で、得られる効果が間接的で遅れがある。従つて、過負
荷が生じたときには、トランジスタを破壊してしまう。
また、負荷に直列に抵抗が挿入されているので、これが
別のエラーを生じさせてしまう。
このパワー・レギユレータの別の欠点は、出力電流及び
出力電圧の範囲が特定用途に限定され比較的狭いため、
この範囲外の電流及び電圧のために別のレギユレータを
設けなければならないことである。
出力電圧の範囲が特定用途に限定され比較的狭いため、
この範囲外の電流及び電圧のために別のレギユレータを
設けなければならないことである。
このパワー・レギユレータは、短い過負荷電流が１回発
生しただけでもオフに切換えてしまうため、実際の要求
に合わない,1回限りの短い過負荷電流はトランジスタに
とつて必ずしも危険を与えるものではないので、保護回
路は、このような過負荷電流によつて動作すべきでな
い。
生しただけでもオフに切換えてしまうため、実際の要求
に合わない,1回限りの短い過負荷電流はトランジスタに
とつて必ずしも危険を与えるものではないので、保護回
路は、このような過負荷電流によつて動作すべきでな
い。
IBM Technical Disclosure Bulletin December 198
1、P-3887−3888に開示されているプツシユプル・パワ
ー・レギユレータは、２つのトランジスタが同時に導通
するのを防止するものである。２つのトランジスタが重
複して導通している時間の間、磁界は発生されず、その
結果、トランジスタを流れる電流は許容限度を越えて増
大する。IBM Technical Disclosure Bulletin、Novembe
r 1982、2765−2766に開示されているプツシユプル・パ
ワー・レギユレータは、２つのトランジスタが非対称的
に導通するのを防止するものである。
1、P-3887−3888に開示されているプツシユプル・パワ
ー・レギユレータは、２つのトランジスタが同時に導通
するのを防止するものである。２つのトランジスタが重
複して導通している時間の間、磁界は発生されず、その
結果、トランジスタを流れる電流は許容限度を越えて増
大する。IBM Technical Disclosure Bulletin、Novembe
r 1982、2765−2766に開示されているプツシユプル・パ
ワー・レギユレータは、２つのトランジスタが非対称的
に導通するのを防止するものである。
IBM Technical Disclosure Bulletin、April 1981、p.
4994−4995に開示されたスイッチング・レギユレータの
過負荷保護回路は連続過負荷の場合にレギユレータをオ
フに切り替えるだけでなく個々のパルス幅変調された駆
動パルスの時間を制限できるものである。オフへの切り
替えはレギユレータ中の制御ループ基づいて行われる。
パルス幅変調器の制御に使用されるエラー信号は、出力
電圧が小さくなると、制御ループによって増大される。
このエラー信号は低域通過フイルターを介して検出さ
れ、エラー信号が長時間にわたつて大きな振幅を維持す
るときにはスイッチング・トランジスタにこれ以上駆動
パルスが印加されるのが禁止される。レギユレータをオ
フに切換えるためにエラー信号を使用するこの種の回路
の欠点は、トランジスタを流れる電流量が実際には危険
な値ではないのに、レギユレータがオフにされるため、
レギユレータの出力が不足電圧になることである。過負
荷保護回路は、各スイッチング・サイクルの間のみ個々
の駆動パルスに従って動作する。トランジスタの電荷蓄
積期間のために、トランジスタが破壊される危険のある
限界付近ではトランジスタは導通することができない。
レギユレータをオフに切換えるためにエラー信号を使用
することの他の欠点は、このエラー信号の上部領域が一
般の制御に使用できないことである。何故なら、スイッ
チングは特定の値から行われ、この値から所定の安全距
離を確保しなければならないからである。
4994−4995に開示されたスイッチング・レギユレータの
過負荷保護回路は連続過負荷の場合にレギユレータをオ
フに切り替えるだけでなく個々のパルス幅変調された駆
動パルスの時間を制限できるものである。オフへの切り
替えはレギユレータ中の制御ループ基づいて行われる。
パルス幅変調器の制御に使用されるエラー信号は、出力
電圧が小さくなると、制御ループによって増大される。
このエラー信号は低域通過フイルターを介して検出さ
れ、エラー信号が長時間にわたつて大きな振幅を維持す
るときにはスイッチング・トランジスタにこれ以上駆動
パルスが印加されるのが禁止される。レギユレータをオ
フに切換えるためにエラー信号を使用するこの種の回路
の欠点は、トランジスタを流れる電流量が実際には危険
な値ではないのに、レギユレータがオフにされるため、
レギユレータの出力が不足電圧になることである。過負
荷保護回路は、各スイッチング・サイクルの間のみ個々
の駆動パルスに従って動作する。トランジスタの電荷蓄
積期間のために、トランジスタが破壊される危険のある
限界付近ではトランジスタは導通することができない。
レギユレータをオフに切換えるためにエラー信号を使用
することの他の欠点は、このエラー信号の上部領域が一
般の制御に使用できないことである。何故なら、スイッ
チングは特定の値から行われ、この値から所定の安全距
離を確保しなければならないからである。
IBM Technical Disclosure Bulletin October 1981、
P.2435−2436は、分離されたスイッチング・トランジス
タを有するパワー・レギユレータ用の過電流保護回路を
開示している。このレギユレータにおいても、パルス幅
変調駆動パルスを必要に応じて制限するために個々のス
イッチング・トランジスタに流れる電流が使用される。
非制限パルス幅変調駆動パルスから差動信号が発生さ
れ、差動信号は積分された後、制御発振器をオフに切換
えるのに使用される。この回路の欠点は、前述の回路に
関連して述べたことと基本的に同じである。
P.2435−2436は、分離されたスイッチング・トランジス
タを有するパワー・レギユレータ用の過電流保護回路を
開示している。このレギユレータにおいても、パルス幅
変調駆動パルスを必要に応じて制限するために個々のス
イッチング・トランジスタに流れる電流が使用される。
非制限パルス幅変調駆動パルスから差動信号が発生さ
れ、差動信号は積分された後、制御発振器をオフに切換
えるのに使用される。この回路の欠点は、前述の回路に
関連して述べたことと基本的に同じである。
従来の回路の共通の欠点は、パワー・レギユレータがオ
フに切換わつた後に再スタートを可能にする手段を有し
ていないため、レギユレータが長期間にわたる過負荷だ
けでなく短期間の害のない過負荷によつてもオフに切換
わることである。本発明の目的は、プツシユプル・パワ
ー・レギユレータの電流が過負荷になるのを防止するた
めにスイッチング・トランジスタを流れる電流によつて
直接制御され、短期間過負荷と長期間負荷に対して別個
に応働し、過負荷の程度を考慮する保護回路を提供する
ことを目的とする。
フに切換わつた後に再スタートを可能にする手段を有し
ていないため、レギユレータが長期間にわたる過負荷だ
けでなく短期間の害のない過負荷によつてもオフに切換
わることである。本発明の目的は、プツシユプル・パワ
ー・レギユレータの電流が過負荷になるのを防止するた
めにスイッチング・トランジスタを流れる電流によつて
直接制御され、短期間過負荷と長期間負荷に対して別個
に応働し、過負荷の程度を考慮する保護回路を提供する
ことを目的とする。
本発明は２つの保護回路を有する。第１の保護回路は、
スイッチング・トランジスタに流れる電流が限界値に到
達したときにそのときトランジスタに印加されている駆
動パルスを即座にオフに切換えるものである。第２の保
護回路は、スイッチング・トランジスタに流れる電流が
限界値を越えてさらに増加したときにスイッチング・ト
ランジスタにこれ以上駆動パルスが印加されるのを禁止
するものである。
スイッチング・トランジスタに流れる電流が限界値に到
達したときにそのときトランジスタに印加されている駆
動パルスを即座にオフに切換えるものである。第２の保
護回路は、スイッチング・トランジスタに流れる電流が
限界値を越えてさらに増加したときにスイッチング・ト
ランジスタにこれ以上駆動パルスが印加されるのを禁止
するものである。
本発明は、過負荷が生じたばかりのときには現在印加さ
れている駆動パルスのみを第１保護回路でオフにするも
のであるから過負荷が短期間のものなら、すぐにレギユ
レータを再スタートできる。そして、過負荷が継続的で
危険なものと判断したときにはじめて第２保護回路によ
つて駆動パルスの発生を完全に禁止する。
れている駆動パルスのみを第１保護回路でオフにするも
のであるから過負荷が短期間のものなら、すぐにレギユ
レータを再スタートできる。そして、過負荷が継続的で
危険なものと判断したときにはじめて第２保護回路によ
つて駆動パルスの発生を完全に禁止する。
第１図は正の供給電圧Vsから負荷Ｌへの供給電圧VLを発
生する本発明によるプツシユプル・パワー・レギユレー
タの実施例を示す。供給電圧Vsは変圧器TRの一次巻線の
中間に印加される。２つの大電力スイッチング・トラン
ジスタQ1及びQ2は一次巻線の対応する各半分を介して供
給電圧Vsを接地できる。変圧されたスイッチング・パル
スは２つの整流ダイオードD1及びD2を介して整流され、
インダクタンス要素Ｌ及びキャパシタＣから成るフイル
ムを通つて負荷供給電圧VLとなる。２次巻線の中心タツ
プは接地されている。スイッチング・トランジスタQ1及
びQ2のベース電極を制御する駆動パルスは、パルス幅変
調器２に印加される三角波又はのこぎり波電圧を発生す
る発振器１から導出される。パルス幅変調器２は演算増
幅器５によつて制御される。演算増幅器５は負荷供給電
圧VLを基準電圧VR1と比較し、その結果得られるエラー
信号をパルス幅変調器２に接続された線６に印加する。
パルス幅変調器２の出力端に発生するパルス幅変調制御
パルスは線３を介して駆動回路４に印加される。駆動回
路４は連続したスイッチング・サイクルにおいてスイッ
チング・トランジスタQ1及びQ2に交互に駆動パルスを印
加する。これら２つのスイッチング・トランジスタQ1及
びQ2のエミツタ電極は相互接続され、各エミツタ電流I1
及びI2はエミツタ結合抵抗として示された測定抵抗R1を
介して接地（０ボルト）される。
生する本発明によるプツシユプル・パワー・レギユレー
タの実施例を示す。供給電圧Vsは変圧器TRの一次巻線の
中間に印加される。２つの大電力スイッチング・トラン
ジスタQ1及びQ2は一次巻線の対応する各半分を介して供
給電圧Vsを接地できる。変圧されたスイッチング・パル
スは２つの整流ダイオードD1及びD2を介して整流され、
インダクタンス要素Ｌ及びキャパシタＣから成るフイル
ムを通つて負荷供給電圧VLとなる。２次巻線の中心タツ
プは接地されている。スイッチング・トランジスタQ1及
びQ2のベース電極を制御する駆動パルスは、パルス幅変
調器２に印加される三角波又はのこぎり波電圧を発生す
る発振器１から導出される。パルス幅変調器２は演算増
幅器５によつて制御される。演算増幅器５は負荷供給電
圧VLを基準電圧VR1と比較し、その結果得られるエラー
信号をパルス幅変調器２に接続された線６に印加する。
パルス幅変調器２の出力端に発生するパルス幅変調制御
パルスは線３を介して駆動回路４に印加される。駆動回
路４は連続したスイッチング・サイクルにおいてスイッ
チング・トランジスタQ1及びQ2に交互に駆動パルスを印
加する。これら２つのスイッチング・トランジスタQ1及
びQ2のエミツタ電極は相互接続され、各エミツタ電流I1
及びI2はエミツタ結合抵抗として示された測定抵抗R1を
介して接地（０ボルト）される。
このようなパワー・レギユレータにおいては、２つのス
イッチング・トランジスタQ1及びQ2は過負荷電流から保
護されなければならない。このために、この実施例で
は、２つの異なつた時定数で動作する保護装置10を具備
している。第１保護回路12は、実際に制御されているス
イッチング・トランジスタを流れる電流が閾値に到達す
るやいなや、そのパルス幅変調駆動パルスを即座に終了
させるものである。第２保護回路14は、電流パルスが測
定され閾値と比較されまだ負荷が増加することが示され
たときに動作する遅延効果をもつた回路である。変圧器
TRの一次巻線にパルス電流が流れると、エミツタ結合抵
抗R1に電圧降下が生じ、この電圧降下は保護回路12及び
14を制御する保護装置10に与えられる。保護装置10は、
他方、線18及び20を介してそれぞれパルス幅変調器２及
び駆動回路４に接続され、動作状態になると電圧VLの制
御を打ち切る。
イッチング・トランジスタQ1及びQ2は過負荷電流から保
護されなければならない。このために、この実施例で
は、２つの異なつた時定数で動作する保護装置10を具備
している。第１保護回路12は、実際に制御されているス
イッチング・トランジスタを流れる電流が閾値に到達す
るやいなや、そのパルス幅変調駆動パルスを即座に終了
させるものである。第２保護回路14は、電流パルスが測
定され閾値と比較されまだ負荷が増加することが示され
たときに動作する遅延効果をもつた回路である。変圧器
TRの一次巻線にパルス電流が流れると、エミツタ結合抵
抗R1に電圧降下が生じ、この電圧降下は保護回路12及び
14を制御する保護装置10に与えられる。保護装置10は、
他方、線18及び20を介してそれぞれパルス幅変調器２及
び駆動回路４に接続され、動作状態になると電圧VLの制
御を打ち切る。
第２図は第１図の実施例の具体例を示す。即座に動作す
る保護回路12は、比較器22を具備し、比較器22の出力端
は分離増幅器24を介して線６に接続されるとともに、抵
抗R2を介して正電圧＋Ｖが与えられ且つキャパシタC2を
介して接地されている。
る保護回路12は、比較器22を具備し、比較器22の出力端
は分離増幅器24を介して線６に接続されるとともに、抵
抗R2を介して正電圧＋Ｖが与えられ且つキャパシタC2を
介して接地されている。
遅延効果をもつた保護回路14は、比較器26を具備し、比
較器26の出力端は分離増幅器28を介して線６に接続され
るとともに、抵抗R3を介して正電圧＋Ｖが与えられ且つ
キャパシタC3を介して接地されている。キャパシタC2及
びC3はパワー・レギユレータが過負荷でなく動作してい
るときには完全に充電され、その後パルス幅変調器２及
び演算増幅器５を通した負荷供給電圧VLの制御に影響を
与えることはない。電流I1及びI2による抵抗R1の電圧降
下V1は比較器22及び26の反転入力に印加される。基準電
圧VR2及びVR3は定電圧＋VRから分圧器RA、RB及びRCを介
して得ることができる。基準電圧VR2は比較器22の非反
転入力に印加され、基準電圧VR3は比較器26の非反転入
力に印加される。基準電圧VR3はVR2より高い。
較器26の出力端は分離増幅器28を介して線６に接続され
るとともに、抵抗R3を介して正電圧＋Ｖが与えられ且つ
キャパシタC3を介して接地されている。キャパシタC2及
びC3はパワー・レギユレータが過負荷でなく動作してい
るときには完全に充電され、その後パルス幅変調器２及
び演算増幅器５を通した負荷供給電圧VLの制御に影響を
与えることはない。電流I1及びI2による抵抗R1の電圧降
下V1は比較器22及び26の反転入力に印加される。基準電
圧VR2及びVR3は定電圧＋VRから分圧器RA、RB及びRCを介
して得ることができる。基準電圧VR2は比較器22の非反
転入力に印加され、基準電圧VR3は比較器26の非反転入
力に印加される。基準電圧VR3はVR2より高い。
比較器22及び26の出力は最終トランジスタ段のコレクタ
から取り出される。従って、最終トランジスタ段がオフ
の時には出力端から接地の間に非常に高い抵抗を呈し、
これによりキャパシタC2及びC3に放電路を与えない。最
終トランジスタ段がオンになるとキャパシタC2及びC3は
最終トランジスタ段を経由して接地に至る非常に低抵抗
の放電路を与える。分離増幅器24および28は入力インピ
ーダンスが大である普通の増幅器であり、キャパシタC2
及びC3に放電路を与えることなくキャパシタC2及びC3の
電位をパルス幅変調器２に与えるように働く。
から取り出される。従って、最終トランジスタ段がオフ
の時には出力端から接地の間に非常に高い抵抗を呈し、
これによりキャパシタC2及びC3に放電路を与えない。最
終トランジスタ段がオンになるとキャパシタC2及びC3は
最終トランジスタ段を経由して接地に至る非常に低抵抗
の放電路を与える。分離増幅器24および28は入力インピ
ーダンスが大である普通の増幅器であり、キャパシタC2
及びC3に放電路を与えることなくキャパシタC2及びC3の
電位をパルス幅変調器２に与えるように働く。
演算増幅器５は、出力抵抗が比較的高い耐短絡出力段を
有することが好ましい。
有することが好ましい。
次に、保護装置10の動作を第３図乃至第５図を参照して
説明する。第３図は、４つの異なつた電圧すなわち抵抗
R1の電圧降下V1、キャパシタC2の電圧、発振器１ののこ
ぎり波出力電圧及び線６の電圧を示す。第３図の底部に
は、異なつた３つの場合（ａ）、（ｂ）及び（ｃ）に、
負荷Ｌの抵抗が連続的に減少するときに生じる信号が示
されている。
説明する。第３図は、４つの異なつた電圧すなわち抵抗
R1の電圧降下V1、キャパシタC2の電圧、発振器１ののこ
ぎり波出力電圧及び線６の電圧を示す。第３図の底部に
は、異なつた３つの場合（ａ）、（ｂ）及び（ｃ）に、
負荷Ｌの抵抗が連続的に減少するときに生じる信号が示
されている。
ケース（ａ） このケースの場合、負荷が増加しているためにスイッチ
ング・トランジスタQ1がすでにわずかに過負荷になつて
いる。これは第３図の第１行の波形に示されている。第
３図の第１行に示されているように、時点t1において電
圧V1が基準電圧VR2に等しくなる。すなわち、この時点
で、電圧V1は限界電流Icに抵抗R1を乗じたものに等しく
なる（VR2＝Ic・R1）。このとき、比較器22はその出力
電圧を零に低下させるように状態を変化させ、キャパシ
タC2は小さな時定数で放電する。このことが第３図の第
２行に示されている。線６の電位もまた分離増幅器24を
介して低下させられる（第３図の末行）。
ング・トランジスタQ1がすでにわずかに過負荷になつて
いる。これは第３図の第１行の波形に示されている。第
３図の第１行に示されているように、時点t1において電
圧V1が基準電圧VR2に等しくなる。すなわち、この時点
で、電圧V1は限界電流Icに抵抗R1を乗じたものに等しく
なる（VR2＝Ic・R1）。このとき、比較器22はその出力
電圧を零に低下させるように状態を変化させ、キャパシ
タC2は小さな時定数で放電する。このことが第３図の第
２行に示されている。線６の電位もまた分離増幅器24を
介して低下させられる（第３図の末行）。
第３図の第３行に発振器１によって発生されるのこぎり
波電圧が示されている。のこぎり波電圧の１つの三角波
の期間をスイッチング・サイクルと呼ぶ。パルス幅変調
器２は各スイッチング・サイクル毎にのこぎり波電圧１
つの三角波から１つの矩形パルスを発生してこれを駆動
回路４に与え、駆動回路４はこれをトランジスタQ1及び
Q2のベースに交互に与えてこれらトランジスタを交互に
導通させる。パルス幅変調器２において線６のエラー信
号はのこぎり波電圧と比較される。エラー信号は通常は
第３図の第４行において高レベルにあるが、比較器22が
動作してキャパシタC2が放電すると、低レベルに落ち
る。パルス幅変調器２において通常は各スイッチング・
サイクル毎に最大幅の矩形パルスが発生されるが、エラ
ー信号が低レベルに落ちるとそこで矩形パルスが終端す
る。もっと正確に言うと、エラー信号の大きさがV1の大
きさを越えると矩形パルスが終端する。スイッチング・
サイクルにおいてエラー信号が早めに低レベルに落ちる
と（つまりV1が早めにVR2に等しくなると）パルス幅変
調器２から発生される矩形パルスの幅は狭くなり、この
結果トランジスタQ1及びQ2の導通時間が短くなる。
波電圧が示されている。のこぎり波電圧の１つの三角波
の期間をスイッチング・サイクルと呼ぶ。パルス幅変調
器２は各スイッチング・サイクル毎にのこぎり波電圧１
つの三角波から１つの矩形パルスを発生してこれを駆動
回路４に与え、駆動回路４はこれをトランジスタQ1及び
Q2のベースに交互に与えてこれらトランジスタを交互に
導通させる。パルス幅変調器２において線６のエラー信
号はのこぎり波電圧と比較される。エラー信号は通常は
第３図の第４行において高レベルにあるが、比較器22が
動作してキャパシタC2が放電すると、低レベルに落ち
る。パルス幅変調器２において通常は各スイッチング・
サイクル毎に最大幅の矩形パルスが発生されるが、エラ
ー信号が低レベルに落ちるとそこで矩形パルスが終端す
る。もっと正確に言うと、エラー信号の大きさがV1の大
きさを越えると矩形パルスが終端する。スイッチング・
サイクルにおいてエラー信号が早めに低レベルに落ちる
と（つまりV1が早めにVR2に等しくなると）パルス幅変
調器２から発生される矩形パルスの幅は狭くなり、この
結果トランジスタQ1及びQ2の導通時間が短くなる。
駆動回路４からの駆動パルスが終端してもスイッチング
・トランジスタQ1の電荷蓄積時間のために、トランジス
タQ1は第３図に示されているように短期間の間導通状態
を継続する。続いて、電流I1が減少し、その結果、電圧
V1が低下し、比較器22の出力が再び正になる。従つて、
キャパシタC2が抵抗R2を介して充電される。時定数R2・
C2は、１つのスイッチング・サイクル内でキャパシタC2
の充電が行われ少くともパルス幅変調器２が再び制御パ
ルスを供給できるように選択される。他方、時定数R2・
C2は１つのスイッチング・サイクルの間に２つの制御パ
ルスがベース電極に印加されるほど大きくはない，即座
に動作する保護回路12は抵抗R2及びキャパシタC2の時定
数がこのように選ばれているのでV1がVR2に達すると直
ちに演算増幅器５のエラー信号による標準パルス幅調整
が禁止され且つ駆動パルスがこれ以上持続されないよう
になる。
・トランジスタQ1の電荷蓄積時間のために、トランジス
タQ1は第３図に示されているように短期間の間導通状態
を継続する。続いて、電流I1が減少し、その結果、電圧
V1が低下し、比較器22の出力が再び正になる。従つて、
キャパシタC2が抵抗R2を介して充電される。時定数R2・
C2は、１つのスイッチング・サイクル内でキャパシタC2
の充電が行われ少くともパルス幅変調器２が再び制御パ
ルスを供給できるように選択される。他方、時定数R2・
C2は１つのスイッチング・サイクルの間に２つの制御パ
ルスがベース電極に印加されるほど大きくはない，即座
に動作する保護回路12は抵抗R2及びキャパシタC2の時定
数がこのように選ばれているのでV1がVR2に達すると直
ちに演算増幅器５のエラー信号による標準パルス幅調整
が禁止され且つ駆動パルスがこれ以上持続されないよう
になる。
次に続くサイクルにおいては、電圧V1が基準電圧VR2に
到達しなかつた即ちトランジスタQ2が過負荷にならなか
つたものとする。従つて、このスイッチング・サイクル
では、キャパシタC2は充電され続けることができる。こ
の結果駆動回路４から最大幅の駆動パルスがスイッチン
グ・トランジスタのベース電極に与えられる。
到達しなかつた即ちトランジスタQ2が過負荷にならなか
つたものとする。従つて、このスイッチング・サイクル
では、キャパシタC2は充電され続けることができる。こ
の結果駆動回路４から最大幅の駆動パルスがスイッチン
グ・トランジスタのベース電極に与えられる。
ケース（ａ）から明らかなように、上述の本発明の保護
回路の実施例は、２つのスイッチング・トランジスタQ1
及びQ2に電荷を均等に分配する。電流ILが大きくなる
と、電流I1が増加する。この増加は閾値まで続くだけで
ある。この閾値に到達すると、上述のようにトランジス
タQ1がオフに切換わる。電流ILが依然として増加される
ときには、トランジスタQ2の電流は次のサイクルでより
高くならなければならない。この電流も閾値すなわち限
界電流レベルIc＝R2/R1まで増加し続けることができる
だけである。従つて、所定の負荷電流ILに到達すること
により一方のスイッチング・トランジスタが過負荷にな
ることすなわち一方のスイッチング・トランジスタが常
に過電流を生じさせ且つ他方のスイッチング．トランジ
スタが非常に小さな電流しか生じさせないということが
避けられ、各トランジスタの電流は所定値までしか許容
されない。制御回路がこれ以上の電流ILの増加を必要と
するときには、いまだ最大許容電流を流していないスイ
ッチング・トランジスタがより深く付勢すなわち長い期
間付勢され、必要ならばより大きな駆動パルスが与えら
れる。
回路の実施例は、２つのスイッチング・トランジスタQ1
及びQ2に電荷を均等に分配する。電流ILが大きくなる
と、電流I1が増加する。この増加は閾値まで続くだけで
ある。この閾値に到達すると、上述のようにトランジス
タQ1がオフに切換わる。電流ILが依然として増加される
ときには、トランジスタQ2の電流は次のサイクルでより
高くならなければならない。この電流も閾値すなわち限
界電流レベルIc＝R2/R1まで増加し続けることができる
だけである。従つて、所定の負荷電流ILに到達すること
により一方のスイッチング・トランジスタが過負荷にな
ることすなわち一方のスイッチング・トランジスタが常
に過電流を生じさせ且つ他方のスイッチング．トランジ
スタが非常に小さな電流しか生じさせないということが
避けられ、各トランジスタの電流は所定値までしか許容
されない。制御回路がこれ以上の電流ILの増加を必要と
するときには、いまだ最大許容電流を流していないスイ
ッチング・トランジスタがより深く付勢すなわち長い期
間付勢され、必要ならばより大きな駆動パルスが与えら
れる。
ケース（ｂ） このケースは、負荷がより増加したためにエミツタ電流
11及びI2がともに限界値Icに到達した状態を示す。トラ
ンジスタQ1を流れる電流が限界値が到達すると、キャパ
シタC2が急速に放電され、トランジスタQ1の制御が終了
する。トランジスタQ1は、その電荷累積時間のために短
期間の間導通状態を続ける。トランジスタQ2の制御の開
始時には、キャパシタC2はパルス幅変調器２がこれ以上
禁止されない程度に既に充電されている。しかし、トラ
ンジスタQ2の導通期間の間電圧降下V1は電圧レベルVR2
に到達するのでキャパシタC2もまた放電される。従つ
て、線３への制御パルスの発生が終了する。２つのトラ
ンジスタQ1及びQ2がともに最大パルス幅で制御され且つ
各トランジスタに流れる電流がスイッチング・サイクル
の終点において精確に限界値Icに到達するとき、負荷Ｌ
に流れる電流ILはレギユレータが供給しうる最大値とな
る。
11及びI2がともに限界値Icに到達した状態を示す。トラ
ンジスタQ1を流れる電流が限界値が到達すると、キャパ
シタC2が急速に放電され、トランジスタQ1の制御が終了
する。トランジスタQ1は、その電荷累積時間のために短
期間の間導通状態を続ける。トランジスタQ2の制御の開
始時には、キャパシタC2はパルス幅変調器２がこれ以上
禁止されない程度に既に充電されている。しかし、トラ
ンジスタQ2の導通期間の間電圧降下V1は電圧レベルVR2
に到達するのでキャパシタC2もまた放電される。従つ
て、線３への制御パルスの発生が終了する。２つのトラ
ンジスタQ1及びQ2がともに最大パルス幅で制御され且つ
各トランジスタに流れる電流がスイッチング・サイクル
の終点において精確に限界値Icに到達するとき、負荷Ｌ
に流れる電流ILはレギユレータが供給しうる最大値とな
る。
ケース（ｃ） 第２図の回路では、変圧器TRの一次巻線を流れる電流は
該変圧器の二次側のインピーダンスが小さくなると増加
する。他方、制御ループは２つのトランジスタQ1及びQ2
に対する駆動パルスの幅を広げることによつて電圧VLの
低下を補償する。このことは、出力端子が短絡されると
きには変圧器TRの一次巻線に非常に大きな電流が流れる
ことを意味する。
該変圧器の二次側のインピーダンスが小さくなると増加
する。他方、制御ループは２つのトランジスタQ1及びQ2
に対する駆動パルスの幅を広げることによつて電圧VLの
低下を補償する。このことは、出力端子が短絡されると
きには変圧器TRの一次巻線に非常に大きな電流が流れる
ことを意味する。
ケース（ｃ）の場合、短絡されてはいないが負荷Ｌの抵
抗が小さいものとする。ケース（ｂ）に関連して説明し
たように、電圧V1が基準電圧VR2に等しくなるような電
流値になると保護回路12はパルス幅変調器２をオフに切
換えるので、駆動パルスの発生は即座に終了される。し
かし、トランジスタQ1はその電荷累積時間のために第３
図に示されている時間tsの間導通し続ける。トランジス
タQ2もまた、次のサイクルにおいてはじめオンであるが
保護回路12によつてほぼ即座にオフに切換えられる。
抗が小さいものとする。ケース（ｂ）に関連して説明し
たように、電圧V1が基準電圧VR2に等しくなるような電
流値になると保護回路12はパルス幅変調器２をオフに切
換えるので、駆動パルスの発生は即座に終了される。し
かし、トランジスタQ1はその電荷累積時間のために第３
図に示されている時間tsの間導通し続ける。トランジス
タQ2もまた、次のサイクルにおいてはじめオンであるが
保護回路12によつてほぼ即座にオフに切換えられる。
第３図のケース（ｃ）に示されているように、レギユレ
ータは過負荷であるが、スイッチング・トランジスタは
いまだ破壊されていない。しかし、負荷抵抗が例えば短
絡回路によつてかなり小さくされたときには、各サイク
ルの間発生する電流パルスは対応するトランジスタによ
つてさらに増大され、トランジスタは最終的に熱的破壊
される このような破壊を防止するために、遅延効果を有する保
護回路14が設けられる。この回路は、所定数（この数は
選択可能）のサイクルの間、駆動パルスの発生を禁止す
る。
ータは過負荷であるが、スイッチング・トランジスタは
いまだ破壊されていない。しかし、負荷抵抗が例えば短
絡回路によつてかなり小さくされたときには、各サイク
ルの間発生する電流パルスは対応するトランジスタによ
つてさらに増大され、トランジスタは最終的に熱的破壊
される このような破壊を防止するために、遅延効果を有する保
護回路14が設けられる。この回路は、所定数（この数は
選択可能）のサイクルの間、駆動パルスの発生を禁止す
る。
第４図の第１行には電圧V1が示されている。電圧V1の最
初のパルスが基準電圧VR3のレベルに到達したものとす
る。この状態はスイッチング・トランジスタを流れる過
負荷電流IDがVR3＝R1・IDを満たす値に増加したときに
生じる。この状態が生じると、比較器26の出力は接地電
位となり、キャパシタVC3は急速に放電する。このこと
が第４図の第３行の最左端（時点t4）に電圧ジヤンプと
して示されている。キャパシタC3の零電位は分離増幅器
28を介して線６に与えられる。分離増幅器28はその入力
電位はより僅かに負方向のレベルをその出力に与える。
従つて、パルス幅変調器２は完全に禁止される。第４図
の末行に示されているように、時点t4における線６の電
位は発振器１によつて供給されるのこぎり波の負ピーク
値よりさらに低い。トランジスタQ1及びQ2はともに導通
状態でないので、比較器22及び26の出力は再び正方向に
増加し、キャパシタC2及びC3は再び充電される。キャパ
シタC2が比較的短時間で再充電されるのに対し、キャパ
シタC3の充電は時定数R3・C3が大きいために非常にゆつ
くり行われる。この時定数を選択することにより、短期
間の短絡の後のパワー・レギユレータの回復時点を定め
ることができる。キャパシタC3はゆつくりと充電される
ので、所定時間後（時点t5）線６の電位はのこぎり波の
低い方のピーク値より再び高くなり、パルス幅変調器２
の動作禁止は解除され、再び制御パルスを出力できるよ
うになる。ただし、比較器22の制御を受けるので、最
初、制御パルスの幅は狭い。このようにして、時定数R3
・C3によつて定められた遅延時間の経過後、パワー・レ
ギユレータは再び動作を開始し、スイッチング・トラン
ジスタQ1及びQ2は再び導通状態になることができる。し
かし、大きな過負荷状態が続けば、エミツタ電流パルス
は再び非常に狭く大きなものになるので、比較的短期間
の後に、電圧V1は再び基準電圧VR3に到達する。このこ
とが第４図の時点t6の部分に示されている。パワー・レ
ギユレータの出力端子が短絡されていても、レギユレー
タが再スタートして例えば時点t5において即座にオフに
切換わることはない。これは、インダクタンス要素Ｌが
遅延効果を与えるからである。第４図の末行に示された
のこぎり波の斜線が付された部分は各のこぎり波ととも
に増大し駆助パルスを発生する。わかりやすくするため
に、第４図の末行の波形は線６の電圧に対してわずかに
誇張して描かれている。実際には、線６の電圧は第４図
に示された速さでは増加しない。
初のパルスが基準電圧VR3のレベルに到達したものとす
る。この状態はスイッチング・トランジスタを流れる過
負荷電流IDがVR3＝R1・IDを満たす値に増加したときに
生じる。この状態が生じると、比較器26の出力は接地電
位となり、キャパシタVC3は急速に放電する。このこと
が第４図の第３行の最左端（時点t4）に電圧ジヤンプと
して示されている。キャパシタC3の零電位は分離増幅器
28を介して線６に与えられる。分離増幅器28はその入力
電位はより僅かに負方向のレベルをその出力に与える。
従つて、パルス幅変調器２は完全に禁止される。第４図
の末行に示されているように、時点t4における線６の電
位は発振器１によつて供給されるのこぎり波の負ピーク
値よりさらに低い。トランジスタQ1及びQ2はともに導通
状態でないので、比較器22及び26の出力は再び正方向に
増加し、キャパシタC2及びC3は再び充電される。キャパ
シタC2が比較的短時間で再充電されるのに対し、キャパ
シタC3の充電は時定数R3・C3が大きいために非常にゆつ
くり行われる。この時定数を選択することにより、短期
間の短絡の後のパワー・レギユレータの回復時点を定め
ることができる。キャパシタC3はゆつくりと充電される
ので、所定時間後（時点t5）線６の電位はのこぎり波の
低い方のピーク値より再び高くなり、パルス幅変調器２
の動作禁止は解除され、再び制御パルスを出力できるよ
うになる。ただし、比較器22の制御を受けるので、最
初、制御パルスの幅は狭い。このようにして、時定数R3
・C3によつて定められた遅延時間の経過後、パワー・レ
ギユレータは再び動作を開始し、スイッチング・トラン
ジスタQ1及びQ2は再び導通状態になることができる。し
かし、大きな過負荷状態が続けば、エミツタ電流パルス
は再び非常に狭く大きなものになるので、比較的短期間
の後に、電圧V1は再び基準電圧VR3に到達する。このこ
とが第４図の時点t6の部分に示されている。パワー・レ
ギユレータの出力端子が短絡されていても、レギユレー
タが再スタートして例えば時点t5において即座にオフに
切換わることはない。これは、インダクタンス要素Ｌが
遅延効果を与えるからである。第４図の末行に示された
のこぎり波の斜線が付された部分は各のこぎり波ととも
に増大し駆助パルスを発生する。わかりやすくするため
に、第４図の末行の波形は線６の電圧に対してわずかに
誇張して描かれている。実際には、線６の電圧は第４図
に示された速さでは増加しない。
次に、第２図に示された帰還抵抗RFに作用について説明
する。基準電圧VR2及びVR3は抵抗RFによつて負荷供給電
圧VLの低減に応じて減少する。保護回路12及び14の双方
ざ動作していない限りは、負荷供給電圧VLの減少は駆動
パルスの幅を広げることによつて補償される。しかし、
供給電圧に対する負荷が増加したために電圧VLの低下と
共に、両スイッチング・トランジスタのための基準電圧
VR2もこれに応じて低下する。すなわちレギユレータの
出力端の負荷が非常に大きいと、次に続くサイクルでは
帰還抵抗RFによつてより速く基準電圧VR2に到達する。
これは電圧の絶対値が小さくなるからである。そして、
負荷供給電圧VLはさらに低下する。上述のように、保護
回路12及び14が働いているときには、負荷供給電圧VLの
低下は補償されない。比較器22、26及び５の出力電圧の
うち最も低いものが線６の電圧を決定する。
する。基準電圧VR2及びVR3は抵抗RFによつて負荷供給電
圧VLの低減に応じて減少する。保護回路12及び14の双方
ざ動作していない限りは、負荷供給電圧VLの減少は駆動
パルスの幅を広げることによつて補償される。しかし、
供給電圧に対する負荷が増加したために電圧VLの低下と
共に、両スイッチング・トランジスタのための基準電圧
VR2もこれに応じて低下する。すなわちレギユレータの
出力端の負荷が非常に大きいと、次に続くサイクルでは
帰還抵抗RFによつてより速く基準電圧VR2に到達する。
これは電圧の絶対値が小さくなるからである。そして、
負荷供給電圧VLはさらに低下する。上述のように、保護
回路12及び14が働いているときには、負荷供給電圧VLの
低下は補償されない。比較器22、26及び５の出力電圧の
うち最も低いものが線６の電圧を決定する。
第５図の特性は、負荷の増大とともに負荷電流ILが最初
増加し、一方のトランジスタの動作が制限されるが他の
トランジスタの動作は制限されない第１のケース（ａ）
を示す。レギユレータの出力端子の負荷が増加すると、
他方又は双方のトランジスタのエミツタ電流ほ負荷Ｌに
流れる電流がIMになる第３図のケース（ｂ）の状態が生
じると、エミツタ電流はそれ以上増加することは出来な
い。第５図の点ｂ）にこの状態を示す。V1が基準電圧V
R2を越えると第３図のケースｃ）の状態になり、電流I1
及びI2の平均値又は実効値が大幅に減少する。第５図の
ｃ）はケースｃ）の状態となる点を示す。この状態で負
荷が更に増大すると、比較器26が動作するまでは電流I1
及びI2は僅かに増加しうる。電圧V1がVR3を越えると、
第４図に示したようにトランジスタQ1及びQ2が或サイク
ルの間遮断されるので負荷電流は更に小さな値にジャン
プする。この点が第５図のｄ）により示されている。
増加し、一方のトランジスタの動作が制限されるが他の
トランジスタの動作は制限されない第１のケース（ａ）
を示す。レギユレータの出力端子の負荷が増加すると、
他方又は双方のトランジスタのエミツタ電流ほ負荷Ｌに
流れる電流がIMになる第３図のケース（ｂ）の状態が生
じると、エミツタ電流はそれ以上増加することは出来な
い。第５図の点ｂ）にこの状態を示す。V1が基準電圧V
R2を越えると第３図のケースｃ）の状態になり、電流I1
及びI2の平均値又は実効値が大幅に減少する。第５図の
ｃ）はケースｃ）の状態となる点を示す。この状態で負
荷が更に増大すると、比較器26が動作するまでは電流I1
及びI2は僅かに増加しうる。電圧V1がVR3を越えると、
第４図に示したようにトランジスタQ1及びQ2が或サイク
ルの間遮断されるので負荷電流は更に小さな値にジャン
プする。この点が第５図のｄ）により示されている。
第２図の回路の定数の一例を示すと次の通りである。
R1:50ミリオーム R2:11KΩ R3:20KΩ C2:1nF C3:8.2μＦ V1:48V ＋V:5V VL:5V VR2:0.914V VR3:0.951V IM:66A 発振器周波数:100MHz 第６図及び第７図には本発明の第２の実施例が示されて
いる。第６図において第２図と同一要素には同一参照番
号が付されている。第２図を参照して説明したように発
振器１は三角波又はのこぎり波電圧を供給する。第６図
及び第７図は三角波電圧を使用する動作モードを示す。
負荷供給電圧VLは演算増幅器５の非反転入力に印加さ
れ、基準電圧VR1は波算増幅器５の反転入力に印加され
る。パルス幅変調器２によつて発生される制御パルスは
ANDゲート30及び線31を介して駆動回路４に印加され
る。過負荷状態でなければ、線32には正の信号（例えば
TTL論理回路を使用するときには＋５ポルト）が発生さ
れる。この信号は、フリップフロップ34のリセット出力
から得られる。フリップフロップ34は、過負荷でないと
きには、リセット状態に置かれる。リセットは、発振器
１の矩形電圧で制御される微分回路36からのリセット・
パルスによつて各制御サイクルの終点で行われる。この
矩形電圧の周波数は、発振器１がパルス幅変調器２を制
御するために出力する三角波電圧の周波数に等しい。１
つのサイクルの間に、抵抗R1の電圧V1が基準電圧V
R4（これは実際には第２図の基準電圧VR2に等しくでき
る）に等しくなるか又はこれより大きくなるような大き
なの電流が２つのトランジスタQ1及びQ2の一方に流れれ
ば、演算増幅器38の出力信号は正方向に大きくなり、入
力Ｓを介してフリップフロップ34をセツトする。フリッ
プフロップ34がセットされると、そのリセット出力は負
方向へ向けて例えば０ボルトへ向けて小さくなる。この
出力がANDゲート30の第２の論理入力に与えられる結
果、パルス幅変調器２からこれ以上制御パルスが駆動回
路４に与えられなくなり、駆動回路４の出力からちよう
ど発生されていた駆動パルスは即座に終了させられる。
このパルス終了に関連する第６図の回路の動作は第３図
の時点t1に生じる効果に対応する。現在の制御サイクル
の終了点において、微分回路36は再びリセット・パルス
を供給し、フリップフロップ34は再びリセットされ、反
転出力に正の出力信号が発生する。従つて、次のスイッ
チング・サイクルにおいて、パルス幅変調器２から供給
される制御パルスは、線３、ANDゲート30及び線31を介
して駆動回路４に印加できる。遅延効果を有する第１図
の保護回路14は、第６図中のRC要素R4・C4を含む。スイ
ッチング・トランジスタの電流が過負荷にならない限り
は、キャパシタC4は完全に充電（例えば＋５ボルト）さ
れる。しかし、１つのサイクルの間に過負荷が生じて、
その結果フリップフロップ34がセツトされていれば、キ
ャパシタC4は抵抗R5を介してフリップフロップ34の出力
である零電位へ放電される。抵抗R5を介する放電が、抵
抗R4を介するキャパシタC4の充電よりも速いものとす
る。キャパシタC4が、いくつかの連続したサイクル例え
ば100サイクルの間にフリップフロップ34によつてパル
ス状に放電されれば、キャパシタC4の電圧は駆動回路４
が線20を介して禁止されるような値に低減される。第４
図と同様に、所定数のサイクルの間駆動パルスが発生さ
れず、キャパシタC4は抵抗R4を介して再び充電できる。
何故なら、フリップフロップ34がリセット状態に維持さ
れ、その出力に正信号を発生するからである。従つて、
所定数のサイクルの後、新たなスタートが可能となる。
遅延時間は時定数R5・C4及びそのサイクルの間の放電時
間（フリップフロップ34のセット状態）によつて定ま
る。レギユレータの再スタートは自動的に例えばコンピ
ュータによつて制御できる。第２図の回路と異なり、第
６図の回路においてはリターン特性に従つた負荷供給電
圧VLの低滅は行われない。さらに、第２図の保護回路の
動作は２つのRC要素に基くものであるのに対し、第６図
の回路はフリップフロップとRC要素を使用するものであ
る。２進論理信号とともにフリップフロップを使用する
ことの利点は回路動作が使用される回路要素の公差に実
質的に影響されなくなることである。
いる。第６図において第２図と同一要素には同一参照番
号が付されている。第２図を参照して説明したように発
振器１は三角波又はのこぎり波電圧を供給する。第６図
及び第７図は三角波電圧を使用する動作モードを示す。
負荷供給電圧VLは演算増幅器５の非反転入力に印加さ
れ、基準電圧VR1は波算増幅器５の反転入力に印加され
る。パルス幅変調器２によつて発生される制御パルスは
ANDゲート30及び線31を介して駆動回路４に印加され
る。過負荷状態でなければ、線32には正の信号（例えば
TTL論理回路を使用するときには＋５ポルト）が発生さ
れる。この信号は、フリップフロップ34のリセット出力
から得られる。フリップフロップ34は、過負荷でないと
きには、リセット状態に置かれる。リセットは、発振器
１の矩形電圧で制御される微分回路36からのリセット・
パルスによつて各制御サイクルの終点で行われる。この
矩形電圧の周波数は、発振器１がパルス幅変調器２を制
御するために出力する三角波電圧の周波数に等しい。１
つのサイクルの間に、抵抗R1の電圧V1が基準電圧V
R4（これは実際には第２図の基準電圧VR2に等しくでき
る）に等しくなるか又はこれより大きくなるような大き
なの電流が２つのトランジスタQ1及びQ2の一方に流れれ
ば、演算増幅器38の出力信号は正方向に大きくなり、入
力Ｓを介してフリップフロップ34をセツトする。フリッ
プフロップ34がセットされると、そのリセット出力は負
方向へ向けて例えば０ボルトへ向けて小さくなる。この
出力がANDゲート30の第２の論理入力に与えられる結
果、パルス幅変調器２からこれ以上制御パルスが駆動回
路４に与えられなくなり、駆動回路４の出力からちよう
ど発生されていた駆動パルスは即座に終了させられる。
このパルス終了に関連する第６図の回路の動作は第３図
の時点t1に生じる効果に対応する。現在の制御サイクル
の終了点において、微分回路36は再びリセット・パルス
を供給し、フリップフロップ34は再びリセットされ、反
転出力に正の出力信号が発生する。従つて、次のスイッ
チング・サイクルにおいて、パルス幅変調器２から供給
される制御パルスは、線３、ANDゲート30及び線31を介
して駆動回路４に印加できる。遅延効果を有する第１図
の保護回路14は、第６図中のRC要素R4・C4を含む。スイ
ッチング・トランジスタの電流が過負荷にならない限り
は、キャパシタC4は完全に充電（例えば＋５ボルト）さ
れる。しかし、１つのサイクルの間に過負荷が生じて、
その結果フリップフロップ34がセツトされていれば、キ
ャパシタC4は抵抗R5を介してフリップフロップ34の出力
である零電位へ放電される。抵抗R5を介する放電が、抵
抗R4を介するキャパシタC4の充電よりも速いものとす
る。キャパシタC4が、いくつかの連続したサイクル例え
ば100サイクルの間にフリップフロップ34によつてパル
ス状に放電されれば、キャパシタC4の電圧は駆動回路４
が線20を介して禁止されるような値に低減される。第４
図と同様に、所定数のサイクルの間駆動パルスが発生さ
れず、キャパシタC4は抵抗R4を介して再び充電できる。
何故なら、フリップフロップ34がリセット状態に維持さ
れ、その出力に正信号を発生するからである。従つて、
所定数のサイクルの後、新たなスタートが可能となる。
遅延時間は時定数R5・C4及びそのサイクルの間の放電時
間（フリップフロップ34のセット状態）によつて定ま
る。レギユレータの再スタートは自動的に例えばコンピ
ュータによつて制御できる。第２図の回路と異なり、第
６図の回路においてはリターン特性に従つた負荷供給電
圧VLの低滅は行われない。さらに、第２図の保護回路の
動作は２つのRC要素に基くものであるのに対し、第６図
の回路はフリップフロップとRC要素を使用するものであ
る。２進論理信号とともにフリップフロップを使用する
ことの利点は回路動作が使用される回路要素の公差に実
質的に影響されなくなることである。
第７図は発振器１から発生される三角波電圧と矩形波電
圧を示す。負荷供給電圧VLが公称値VR1に比較して低け
れば、すなわち演算増幅器５によつて線６に出力される
エラー信号が比較的低い正信号であれば、第７図の時点
t7とt8との間に比較的広い制御パルスが発生され、この
結果、電圧が高められる。負荷供給電圧VLが基準電圧V
R21に近づくようにより大きくなれは、線６のエラー信
号は正方向により大きくなり、パルス幅変調器２によつ
て発生される制御バルスはより短くなる。
圧を示す。負荷供給電圧VLが公称値VR1に比較して低け
れば、すなわち演算増幅器５によつて線６に出力される
エラー信号が比較的低い正信号であれば、第７図の時点
t7とt8との間に比較的広い制御パルスが発生され、この
結果、電圧が高められる。負荷供給電圧VLが基準電圧V
R21に近づくようにより大きくなれは、線６のエラー信
号は正方向により大きくなり、パルス幅変調器２によつ
て発生される制御バルスはより短くなる。
本発明による保護回路の利点は、小さな短期間の過負荷
の場合には、パワー・レギュレータがすぐにオフに切換
わらないことである。本発明の保護回路は、このような
過負荷に応働して駆動パルス持続時間を短くするだけで
ある。スイッチング・トランジスタの電荷蓄積時間にた
めに、トランジスタの最小導通期間はこれ以上短くでき
ない。パワー・レギユレータの過負荷が継続すれば、ス
イッチング・トランジスタは駆動パルス持続時間を極端
に短くしているにもかかわらず破壊されてしまうおそれ
がある。本発明による保護回路は過負荷の継続状態を監
視し過負荷が過度なものになつたときに駆動パルスを完
全にオフに切換えるようにするものであるから、このよ
うな場合の保護を行うことができる。本発明によれば、
即座の切換えのための閾値と後の切換えのための閾値と
を別個に設定できるので、即座の切換えも迅速に行うこ
とができる。
の場合には、パワー・レギュレータがすぐにオフに切換
わらないことである。本発明の保護回路は、このような
過負荷に応働して駆動パルス持続時間を短くするだけで
ある。スイッチング・トランジスタの電荷蓄積時間にた
めに、トランジスタの最小導通期間はこれ以上短くでき
ない。パワー・レギユレータの過負荷が継続すれば、ス
イッチング・トランジスタは駆動パルス持続時間を極端
に短くしているにもかかわらず破壊されてしまうおそれ
がある。本発明による保護回路は過負荷の継続状態を監
視し過負荷が過度なものになつたときに駆動パルスを完
全にオフに切換えるようにするものであるから、このよ
うな場合の保護を行うことができる。本発明によれば、
即座の切換えのための閾値と後の切換えのための閾値と
を別個に設定できるので、即座の切換えも迅速に行うこ
とができる。
本発明による保護回路は、各導通スイッチング・トラン
ジスタを流れる実際の電流によつて直接制御されるもの
であるから保護が直接的且つ確実である。スイッチング
・トランジスタとパワー・レギュレータとの間の構成要
素が故障しても、レギュレータをオフに切換えることが
できなくなるわけではない。保護は各スイッチング期間
中にすなわち個々のスイッチング・トランジスタについ
て別個に行われるので、２つのトランジスタの負荷はバ
ランスがとれたものになる。一方のスイッチング・トラ
ンジスタが電流限界値に到達したときには、そのトラン
ジスタの導通期間が終了させられ、他方のスイッチング
・トランジスタの導通期間が次のスイッチング・サイク
ルにおいて制御ループによつて延長される（ただし、他
方のトランジスタが電流限界値に到達していないことを
条件とする）。本発明の実施例においては、駆動パルス
発生禁止に時間制限を設けるものであるから、パワー・
レギュレータの再スタートが可能になる。再スタート時
に依然として過負荷状態が継続しているならは、レギュ
レータは再びオフに切換られる。再スタートが何回も繰
返されたときには、適当な診断手段によつて完全にオフ
に切換られる。
ジスタを流れる実際の電流によつて直接制御されるもの
であるから保護が直接的且つ確実である。スイッチング
・トランジスタとパワー・レギュレータとの間の構成要
素が故障しても、レギュレータをオフに切換えることが
できなくなるわけではない。保護は各スイッチング期間
中にすなわち個々のスイッチング・トランジスタについ
て別個に行われるので、２つのトランジスタの負荷はバ
ランスがとれたものになる。一方のスイッチング・トラ
ンジスタが電流限界値に到達したときには、そのトラン
ジスタの導通期間が終了させられ、他方のスイッチング
・トランジスタの導通期間が次のスイッチング・サイク
ルにおいて制御ループによつて延長される（ただし、他
方のトランジスタが電流限界値に到達していないことを
条件とする）。本発明の実施例においては、駆動パルス
発生禁止に時間制限を設けるものであるから、パワー・
レギュレータの再スタートが可能になる。再スタート時
に依然として過負荷状態が継続しているならは、レギュ
レータは再びオフに切換られる。再スタートが何回も繰
返されたときには、適当な診断手段によつて完全にオフ
に切換られる。
第１図は本発明による過負荷保護回路を有するプッシュ
プル・パワー・レギユレータの一実施例を示す回路図、 第２図は第１図の保護回路の具体例を示す回路 第３図はレギュレータの過負荷が小さいときの第２図の
回路の各部の信号の示す波形図、 第４図はレギュレータの過負荷が増加したときの第２図
の回路の各部の信号を示す波形図、 第５図は第２図の回路のリターン特性を示す特性図、 第６図は第１図の保護回路の別の具体例を示す回路図、 第７図は第６図の回路から発生される制御信号を示す波
形図である。 Q1、Q2……スイッチング・トランジスタ、２……パルス
幅変調器、12……第１保護回路、14……第２保護回路、
22、26……比較器、34……フリップフロップ、36……微
分回路。
プル・パワー・レギユレータの一実施例を示す回路図、 第２図は第１図の保護回路の具体例を示す回路 第３図はレギュレータの過負荷が小さいときの第２図の
回路の各部の信号の示す波形図、 第４図はレギュレータの過負荷が増加したときの第２図
の回路の各部の信号を示す波形図、 第５図は第２図の回路のリターン特性を示す特性図、 第６図は第１図の保護回路の別の具体例を示す回路図、 第７図は第６図の回路から発生される制御信号を示す波
形図である。 Q1、Q2……スイッチング・トランジスタ、２……パルス
幅変調器、12……第１保護回路、14……第２保護回路、
22、26……比較器、34……フリップフロップ、36……微
分回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴイルヘルム・シユミツト ドイツ連邦共和国7030ベーブリンゲン、シ ユトツツガルトシユトラーセ17番地 (72)発明者 ウルリツヒ・ヴアイス ドイツ連邦共和国7031アイドリンゲン、ホ ルヘンベーク59番地 (56)参考文献 特開 昭56−4819（ＪＰ，Ａ) 特開 昭54−116627（ＪＰ，Ａ) 米国特許4293902（ＵＳ，Ａ)
Claims (2)
- 【請求項１】各スイッチング・サイクル毎に交互に動作
する２つのスイッチング・トランジスタを駆動する駆動
パルスのパルス幅を制御することにより出力電圧を一定
に保持するパワー・レギユレータにおいて、 各スイッチング・サイクル中前記トランジスタに流れる
電流が第１の限界値に到達したときに所定の第１レベル
から第２レベルに即時に切り替わり、且つ次のスイッチ
ング・サイクルまでに前記第１レベルに復旧する第１信
号を発生する第１保護回路と、 各スイッチング・サイクル中前記トランジスタに流れる
電流が第１の限界値より高い第２の限界値に到達したと
きに所定の第１レベルから前記第２レベルより離れた第
３レベルに即時に切り替わり、且つ複数スイッチング・
サイクルを経て前記第１レベルに復旧する第２信号を発
生する第２保護回路と、 各スイッチング・サイクルに幅変調パルスを発生するパ
ルス幅変調器であって、前記第１信号及び第２信号の何
れかの発生に応答して該幅変調パルスの後縁を画定し、
且つ前記第１及び第２信号が前記第１レベルに復旧する
まで幅変調パルスの発生を抑制するパルス幅変調器と、 前記幅変調パルスに応答して前記２つのトランジスタに
交互に駆動パルスを与える駆動回路と、 を具備するパワー・レギユレータ。 - 【請求項２】各スイッチング・サイクル毎に交互に動作
する２つのスイッチング・トランジスタを駆動する駆動
パルスのパルス幅を制御することにより出力電圧を一定
に保持するパワー・レギユレータにおいて、 各スイッチング・サイクル中前記トランジスタに流れる
電流が第１の限界値に到達したときに所定の第１レベル
から第２レベルに即時に切り替わり、且つ次のスイッチ
ング・サイクルまでに前記第１レベルに復旧する第１信
号を発生する第１保護回路と、 各スイッチング・サイクルに幅変調パルスを発生するパ
ルス発生器であって、前記第１保護回路の出力に接続さ
れ、前記第２レベルの発生に応答して該幅変調パルスの
後縁を画定するパルス発生器と、 前記第１保護回路の出力に接続され、前記第１信号が前
記第２レベルを呈するとき該第２レベルに向かって放電
時定数で放電し且つ所定電位源から充電時定数で充電さ
れるキャパシタを有する第２保護回路と、 前記幅変調パルスに応答して前記２つのトランジスタに
交互に駆動パルスを与える駆動回路であって、前記キャ
パシタが所定のレベルまで放電したことに応答して駆動
パルスの発生を抑制する駆動回路と、 を具備するパワー・レギユレータ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP83109122.8 | 1983-09-15 | ||
| DE83109122.8 | 1983-09-15 | ||
| EP83109122A EP0137055B1 (de) | 1983-09-15 | 1983-09-15 | Schaltnetzteil mit Überstromschutz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066667A JPS6066667A (ja) | 1985-04-16 |
| JPH078136B2 true JPH078136B2 (ja) | 1995-01-30 |
Family
ID=8190681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59159431A Expired - Lifetime JPH078136B2 (ja) | 1983-09-15 | 1984-07-31 | パワ−・レギュレ−タ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4855858A (ja) |
| EP (1) | EP0137055B1 (ja) |
| JP (1) | JPH078136B2 (ja) |
| AT (1) | ATE35882T1 (ja) |
| DE (1) | DE3377441D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834699B2 (ja) * | 1986-08-29 | 1996-03-29 | 松下電工株式会社 | 電源装置 |
| US5111380A (en) * | 1986-10-10 | 1992-05-05 | Nilssen Ole K | Controlled series-resonance-loaded inverter |
| US5291384A (en) * | 1991-06-20 | 1994-03-01 | Unitrode Corporation | Phase shifted switching controller |
| US5218522A (en) * | 1992-03-03 | 1993-06-08 | Hughes Aircraft Company | D.C. chopper regulating method and apparatus incorporating bilateral regulating voltage path |
| JP2662855B2 (ja) * | 1994-12-26 | 1997-10-15 | 有限会社ナカイ | お供え餅用の包装容器 |
| US5737163A (en) * | 1996-06-17 | 1998-04-07 | Burr-Brown Corporation | DC-AC converter protection |
| JP4055103B2 (ja) * | 2000-10-02 | 2008-03-05 | 株式会社ルネサステクノロジ | 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法 |
| SE518024C2 (sv) * | 2000-12-15 | 2002-08-20 | Res Electronics I Leksand Ab | Säkerhetsarrangemang |
| US6969959B2 (en) * | 2001-07-06 | 2005-11-29 | Lutron Electronics Co., Inc. | Electronic control systems and methods |
| US6813124B1 (en) * | 2002-06-21 | 2004-11-02 | Lionel L.L.C. | Transformer over-current protection with RMS sensing and voltage fold-back |
| US7781908B2 (en) * | 2007-07-19 | 2010-08-24 | Igo, Inc. | Output power port management control |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| EP3696979A1 (de) * | 2019-02-15 | 2020-08-19 | Siemens Aktiengesellschaft | Elektronischer schalter mit stromregulierung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293902A (en) | 1979-12-04 | 1981-10-06 | Ael Mirrotel, Ltd. | Transformerless fast current limiter with symetry correction for a switched-mode power supply |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3838329A (en) * | 1973-05-21 | 1974-09-24 | Bell Telephone Labor Inc | Power supply circuit |
| US3859586A (en) * | 1973-09-26 | 1975-01-07 | Bell Telephone Labor Inc | Overcurrent protection circuit utilizing peak detection circuit with variable dynamic response |
| US3859583A (en) * | 1973-10-23 | 1975-01-07 | Bell Telephone Labor Inc | Pulse-width modulation converter circuit providing asymmetry correction and current monitoring |
| US3873903A (en) * | 1974-02-15 | 1975-03-25 | Ncr Co | Volt-second balancing means for a high frequency switching power supply |
| US4002963A (en) * | 1975-05-29 | 1977-01-11 | North Electric Company | Converter circuit and method having fast responding current balance and limiting |
| US4013925A (en) * | 1975-11-10 | 1977-03-22 | Motorola, Inc. | Overload protection circuit for voltage regulator |
| US4045887A (en) * | 1976-04-12 | 1977-09-06 | Honeywell Information Systems Inc. | Switching regulator control circuit |
| US4058758A (en) * | 1976-07-02 | 1977-11-15 | Bell Telephone Laboratories, Incorporated | Cooperative primary and secondary current limiting to selectively limit aggregate and individual current outputs of a multi output converter |
| US4148097A (en) * | 1977-07-01 | 1979-04-03 | Bell Telephone Laboratories, Incorporated | DC to DC converter utilizing current control for voltage regulation |
| US4204266A (en) * | 1978-07-28 | 1980-05-20 | Lorain Products Corporation | Inverter drive circuit |
| US4174496A (en) * | 1978-08-02 | 1979-11-13 | Rockwell International Corporation | Monolithic solid state power controller |
| US4253138A (en) * | 1979-02-01 | 1981-02-24 | Sperry Corporation | Fast/slow acting current limited for inverter power supply |
| US4330816A (en) * | 1980-01-02 | 1982-05-18 | Fujitsu Fanuc Limited | Overcurrent protection apparatus |
| US4307441A (en) * | 1980-07-28 | 1981-12-22 | United Technologies Corporation | Current balanced DC-to-DC converter |
| US4346341A (en) * | 1981-03-02 | 1982-08-24 | General Electric Company | Method and apparatus for automatic voltage reduction control |
| US4477867A (en) * | 1981-08-28 | 1984-10-16 | Data General Corporation | Core saturation control circuit |
| US4383293A (en) * | 1981-11-16 | 1983-05-10 | Acme Electric Corporation | Isolated DC current sense circuit |
| US4456949A (en) * | 1982-01-22 | 1984-06-26 | Pioneer Magnetics, Inc. | Overlap control system for push-pull switching mode inverter power supply |
| US4484256A (en) * | 1982-04-07 | 1984-11-20 | Xerox Corporation | Constant current density high voltage power supply |
| US4456950A (en) * | 1982-06-10 | 1984-06-26 | Hewlett-Packard Company | Current spike protection circuit for switch-mode power supplies |
| JPS5923189A (ja) * | 1982-07-30 | 1984-02-06 | 三菱重工業株式会社 | 耐食、防汚金属内張り鋼管 |
| US4570199A (en) * | 1983-03-25 | 1986-02-11 | Mitsubishi Denki Kabushiki Kaisha | Protection circuit for voltage regulator of vehicle mounted generator |
| US4480297A (en) * | 1983-03-31 | 1984-10-30 | Sundstrand Corporation | Synchronizing circuit for push-pull inverter |
| US4561047A (en) * | 1983-12-19 | 1985-12-24 | General Electric Company | Switching regulator current limit circuit |
| US4626954A (en) * | 1984-09-06 | 1986-12-02 | Eaton Corporation | Solid state power controller with overload protection |
-
1983
- 1983-09-15 EP EP83109122A patent/EP0137055B1/de not_active Expired
- 1983-09-15 AT AT83109122T patent/ATE35882T1/de not_active IP Right Cessation
- 1983-09-15 DE DE8383109122T patent/DE3377441D1/de not_active Expired
-
1984
- 1984-07-31 JP JP59159431A patent/JPH078136B2/ja not_active Expired - Lifetime
-
1987
- 1987-12-29 US US07/142,304 patent/US4855858A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293902A (en) | 1979-12-04 | 1981-10-06 | Ael Mirrotel, Ltd. | Transformerless fast current limiter with symetry correction for a switched-mode power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| US4855858A (en) | 1989-08-08 |
| ATE35882T1 (de) | 1988-08-15 |
| EP0137055B1 (de) | 1988-07-20 |
| DE3377441D1 (en) | 1988-08-25 |
| EP0137055A1 (de) | 1985-04-17 |
| JPS6066667A (ja) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757214A (en) | PWM driver for an inductive load with detector of a not regulating PWM condition | |
| US7596005B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| US4447841A (en) | Overcurrent protection circuit for a multiple output switching power supply and method therefor | |
| EP0084245B1 (en) | Overcurrent limiter circuit for switching regulator power supplies | |
| JP4972112B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| US4494064A (en) | Direct current inrush limiting circuit | |
| US6683765B2 (en) | Switching power unit | |
| US4024437A (en) | D.C. power supply circuit | |
| EP0385546A1 (en) | Switched-mode power supply circuit including a starting circuit | |
| US8994220B2 (en) | Vehicle-mounted electronic control device | |
| US4855858A (en) | Power regulator with overcurrent protection | |
| US7023713B2 (en) | Voltage overshoot reduction circuits | |
| JPH0695830B2 (ja) | 直流―直流変換器 | |
| EP0068405B1 (en) | Pulse signal processing circuit having a protection circuit against over-current breakdown | |
| US6433623B1 (en) | Voltage booster circuit control method | |
| US4549151A (en) | Pulse width modulator circuit with thermal breakdown prevention | |
| JP2719677B2 (ja) | 誘導負荷駆動のための能動過電圧コントロール回路 | |
| US4513241A (en) | Foldback current limiting driver | |
| KR0182604B1 (ko) | 스위치 모드 전원 회로 | |
| JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| JP3232981B2 (ja) | 制御信号のレベルシフト回路 | |
| JPH0473326B2 (ja) | ||
| JPH0441371Y2 (ja) | ||
| JPH04334970A (ja) | スイッチング電源 | |
| JPH0112546Y2 (ja) |