JPH0782434B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムの実行開始を待ち合せる制御に関する。

＜従来の技術＞ マイクロプログラム制御装置を用いた制御には、あらか
じめ制御内容を定義したマイクロプログラムを複数用意
しておき、必要に応じてあるマイクロプログラムを実行
するような応用がある。このような応用では、実行が開
始されたマイクロプログラムが一連の処理を終了する
と、マイクロプログラム制御装置は次のマイクロプログ
ラムの実行開始指定を待ち合せる状態に入る。

情報処理装置の命令実行ユニットにマイクロプログラム
制御装置を用いた場合、情報処理装置の命令（以下、マ
クロ命令と呼ぶ）の一つ一つに対応して異なったマイク
ロプログラムを用意しておき、マクロ命令の解読を行な
う命令デコード・ユニットがマイクロプログラムの指定
ならびにマイクロプログラムのデコード終了時にマイク
ロプログラムの実行開始を指定する。

起動されたマイクロプログラムがマクロ命令として規定
された処理を終了すると、次のマイクロプログラムの指
定と実行開始指定とを待ち合せる。この時、命令デコー
ド・ユニットが次のマクロ命令のデコードを終了してい
れば、直ちに対応するマイクロプログラムの実行を開始
することができる。

かかるシーケンスを繰り返すことによって、マクロ命令
のシーケンスを次々に実行することができる。

第４図は前記命令実行ユニットにおいて使用される従来
のマイクロプログラム制御装置の構成を示すブロック図
である。

マイクロ命令アドレス・レジスタ（以下、MARと呼ぶ）4
00は、次の実行すべきＭビットのマイクロ命令のアドレ
スを格納するレジスタである。保持信号HOLDが０の時、
MAR400にはｍビットのインクリメンタ（以下INCと呼
ぶ）401によって現在のMARの値に１を加えた内容がロー
ドされる。シーケンシャルにマイクロ命令を実行する際
にこの動作が行なわれる。また、ロード信号LDSTARTが
１の時、MAR400には次のマイクロプログラムのｍビット
の実行開始アドレス（スタートアドレス）がロードされ
る。保持信号HOLDが１で、かつロード信号LDSTARTが０
の間は、MAR400の内容は変化しない。

マイクロプログラム・メモリ（以下、MMEMと呼ぶ）402
は、複数のマイクロプログラムを構成するｎビット幅の
マイクロ命令の列を格納する記憶装置であり、MAR400の
内容が指定するアドレスに対応するマイクロ命令が出力
される。マイクロ命令レジスタ（以下、MDRと呼ぶ）403
は、保持入力STBが１の期間、MMEM402に出力されたマイ
クロ命令を保持するｎビットのラッチである。

２入力ANDゲート410、411、412、413・・・は、禁止信
号INHIBITが１の時、MDR403の出力を無効化するもので
ある。２入力ANDゲート411、412、413・・・の出力₀1、
₀2、₀3・・・は、命令実行ユニットの各部を制御するた
めの信号−−−マイクロオーダである。２入力ANDゲー
ト410の出力ENDは、マイクロプログラムの実行終了を示
すマイクロオーダである。

マイクロプログラム・シーケンサ（以下、MSEQと呼ぶ）
404は、マイクロプログラムの実行終了を示すマイクロ
オーダENDM、実行開始アドレス（スタートアドレス）の
有効性を示す状態信号Ｖを入力し、マイクロプログラム
制御装置を制御するためのロード信号LDSTART、保持信
号HOLD、禁止信号INHIBITを発生する回路であり、MSEQ4
04の状態を示す状態信号ENDM、BSYを同時に発生する。
ここで状態信号ENDMは、マイクロプログラムの実行開始
タイミングを示すもので、ロード信号LDSTARTと等価で
ある。状態信号BSYは、MSEQ404が実行開始アドレス（ス
タートアドレス）の有効状態を待ち合せていることを示
す。

本従来例で使用されているマイクロ命令は、第５図に示
すようにｎビットで構成されている。さらに、制御対象
に応じて複数のビット列（以下、フィールドと呼ぶ）に
分割される。第５図では、演算の制御に係わるOPRフィ
ールド、マイクロプログラムの分岐に係わるBRANCHフィ
ールド、マイクロプログラムの終了に係わるＥフィール
ド（マイクロオーダENDに対応する）、転送を含むその
他の制御に係わるCONTROLフィールドに分割される。

高速な実行速度を目的として同時に多くの制御を行なう
ためには、各フィールドは１ビット１ビットが意味を持
つように設計される。このため、マイクロ命令のビット
幅ｎは100を超えるような場合もある。

第６図は、本従来のマイクロプログラム制御装置の基本
動作タイミングを示す図である。ロード信号LD−−−
は、新しいマイクロプログラムの実行開始アドレス（新
アドレス）をMAR400に格納するための信号である。第６
図において、サイクル１のタイミングでロード信号LD−
−−が発生すると、実行開始アドレス（新アドレス）の
値Ｎがサイクル２のタイミングでMAR400にロードされ
る。

MMEM402は、アドレスＮが指定されてから対応するデー
タｎ出力されるまでに大きな遅れを伴うので、サイクル
３でMDR403にラッチされる。

すなわち、同一のタイミングで比較した場合、MAR400が
格納しているマイクロ命令の格納アドレスは、MMEM402
またはMDR403が出力するマイクロ命令よりも、１サイク
ル分先行している。このようなマイクロ命令の格納アド
レスと格納されたマイクロ命令のずれを考慮した制御
は、しばしばマイクロ命令のパイプライン制御と呼ばれ
る。

次に第７図を用いて、本従来のマイクロプログラム制御
装置の動作について説明する。

第７図は、本従来例において複数のマイクロプログラム
を順次実行させた場合のタイミングを示すものである。

いまマイクロオーダENDを含むマイクロ命令ｍが実行さ
れると、マイクロオーダENDが出力される。この時、す
でに実行開始アドレス（スタートアドレス）は有効であ
り、Ｘを有している。さらに、実行開始アドレス（スタ
ートアドレス）が有効であることを、状態信号Ｖが１で
あることで示している。

この状態ではロード信号LDSTARTは直ちに発行され、ロ
ード信号LDSTARTから１クロック遅れてMAR400にＸがロ
ードされる。このタイミングでは、マイクロ命令のパイ
プライン制御によって、マイクロオーダENDを含むマイ
クロ命令ｍの次のマイクロ命令ｍ＋１が実行されてい
る。

さらに１クロック経過すると、ロード信号LDSTART、保
持信号HOLDが共に０であるため、MAR400にはINC401によ
って１インクリメントされた値Ｘ＋１がロードされる。
このタイミングで、Ｘなるアドレスから格納され始めて
いる新しいマイクロプログラムの最初のマイクロ命令ｘ
が実行される。

以下、順次マイクロ命令の実行が進行し、マイクロオー
ダENDを含むマイクロ命令ｘ＋ｎが実行されると、再び
マイクロオーダENDが出力される。この時、実行開始ア
ドレス（スタートアドレス）は無効であり、Ｘを有して
いるままである。さらに、実行開始アドレス（スタート
アドレス）が無効であることを、状態信号Ｖが０である
ことで示している。MSEQ404は、実行開始アドレス（ス
タートアドレス）が有効であることを待ち合せる状態で
あることを示すため、状態信号BSTを１にする。

MAR400がＸ＋ｎ＋２、MDR403が１クロック期間出力され
たタイミングで、出力されているマイクロ命令のアドレ
スならびにマイクロ命令を保持するため、保持信号HOLD
が出力される。保持信号HOLDは、状態信号BSYが０に戻
るまで１のままである。

MMEM402またはMDR403の出力は保持されたままである
が、MDR403に出力されているマイクロ命令Ｘ＋ｎ＋１
は、ただ１回実行されればよいので、禁止信号INHIBIT
が出力される。

禁止信号INHIBITは、状態信号BSYを２クロック遅延させ
たものである。

禁止信号INHIBITが１になると、２入力ANDゲート410、4
11、412、413・・・・の出力であるマイクロオーダEN
D、₀1、₀2、₀3、・・・・は、すべて０になる。

上記の待ち合せ状態で、状態信号Ｖが１になると、保留
されていたロード信号LDSTARTが出力される。新しいマ
イクロプログラムの先頭アドレスＹが、１クロック後に
MAR400にロードされるとともに、マイクロ命令ｙ、ｙ＋
１、・・・と順次実行される。この時、状態信号BSYは
０に戻り、保持信号HOLDも０に戻り、２クロック後に禁
止信号INHIBITも０に戻る。

以上説明したように、本従来のマイクロプログラム制御
装置では、新たに実行すべきマイクロプログラム指定が
確定するまで、直前に実行したマイクロ命令を保持する
とともに、このマイクロ命令を禁止信号によって無効化
することで、不正なマイクロ命令が実行されることを禁
止していた。

前述のように、高速な性能を得るために、ビット幅の大
きなマイクロ命令を採用すると、MDR403のビット幅およ
びマイクロ命令を禁止する２入力ANDゲート410、411、4
12、413、・・・の数も、これにつれて増加する。すな
わち、マイクロ命令のビット幅に比例したハードウェア
を必要とすることになる。

＜発明の解決しようとする問題点＞ 以上説明したように、従来のマイクロプログラム制御装
置では、新しいマイクロプログラムの実行開始のための
指定を待ち合せるために、マイクロ命令のビット幅に比
例したハードウェアを必要とするという欠点を有してい
た。

本発明は上記欠点を解決することを目的としている。

＜問題点を解決するための手段＞ マイクロプログラムの実行終了時に、次に実行すべきマ
イクロプログラムの実行開始アドレスを外部から供給す
るマイクロプログラム制御装置において、マイクロプロ
グラムの実行開始が待ち合わせ状態にあることを検知す
る手段と、少なくとも時間の消費のみを目的とした無効
なマイクロ命令を含むマイクロプログラムを保持する読
み出し専用の格納手段と、前記格納手段に格納された無
効なマイクロ命令をアドレスする手段とで構成され、前
記検知手段はマイクロプログラムの実行開始が待ち合わ
せ状態にあることを検知した場合には、前記マイクロプ
ログラムの実行開始アドレスの代りに前記アドレス手段
によって前記格納手段に格納されている無効なマイクロ
命令をアドレスし、該アドレス内の無効命令を実行する
ことを特徴としている。

＜作用＞ 上述した従来のマイクロプログラム制御装置に対し、本
発明は使用するマイクロ命令のビット幅に比例せず、し
かも最小限のハードウェアによって、新しいマイクロプ
ログラムの実行開始のための指定を待ち合せるための制
御が可能であるという独創的内容を有する。

すなわち、上記構成に係るマイクロプログラム制御装置
では、マイクロプログラムの実行終了時の次に実行すべ
きマイクロプログラムの実行開始アドレスを外部から供
給するに際し、マイクロプログラムの実行開始が待ち合
せ状態にあることが検知される無効なマイクロ命令を格
納する手段に格納された無効なマイクロ命令をアドレス
指定する。

＜実施例＞ 次に図面を参照して、本発明の実施例の構成ならびに動
作について詳細に説明する。

第１図は、本発明の第１実施例の構成を示す図面であ
る。

MAR100は、前記従来のマイクロプログラム制御装置で使
用しているMAR400に対して、ロード信号LDENDが１の時
ｍビットの定数Ｍをロードする点、および保持信号HOLD
が１、ロード信号LDSTARTが０、かつロード信号LDENDが
０の間は、MAR400の内容は変化しないという点を除けば
同等である。

MROM402のアドレスＭに対応する領域には、マイクロプ
ログラム制御装置にとって意味のないノー・オペレーシ
ョン（以下、nopと呼ぶ）命令を格納しておく。

また、MROM402のｎビット出力は、直接にマイクロオー
ダEND、₀1、₀2、₀3、・・・・に対応する。

MSEQ101は、マイクロオーダEND、状態信号Ｖを入力し、
ロード信号LDSTARTならびにLDEND、保持信号HOLD、禁止
信号INHIBITを発生する回路であり、同時に状態信号EN
D、BSYを発生する。

次に、第３図を参照して本実施例の動作について説明す
る。第３図は、本実施例における動作のタイミングを示
す図である。

マイクロオーダENDを含むマイクロ命令ｘ＋ｎがMMEM402
に出力されると、状態信号Ｖが０、すなわち新しいマイ
クロプログラムの実行開始アドレス（スタートアドレ
ス）が無効であるため、状態信号BSYが１になる。

この時ロード信号LDENDが発行され、１クロック後に定
数ＭがMAR100にロードされる。

このタイミングで、マイクロオーダENDを含むマイクロ
命令の次のマイクロ命令ｘ＋ｎ＋１が１クロック期間MM
EM402に出力される。

さらに１クロック経過すると、マイクロ命令アドレスＭ
に対応するMMEM402の内容、すなわちnop命令が実行され
る。

以後、状態信号Ｖが０になるまで保持信号HOLDが１にな
るので、MAR100の内容はＭに保持されるとともに、MMEM
402の出力にもnop命令が保持される。

前記本発明の動作タイミングにおいて、状態信号Ｖが１
でロード信号LDSTARTが発生する場合については、前記
従来のマイクロプログラム制御装置における動作タイミ
ングと等価である。

以上説明したように、本実施例では新しいマイクロプロ
グラムの実行開始を待ち合せている期間中、マイクロ命
令の実行を禁止することなく、不要なマイクロ命令の実
行を避けることができる。

また、本実施例ではMMEM402におけるアドレスＭに対応
するデータとして、nop命令を格納しておくことを前提
としたが、MMEM402に対応しないアドレスに対してnop命
令と同等のデータが出力されるようなマイクロ命令のコ
ード定義を行なうことで、nop命令を格納する領域を省
くことが可能であり、さらに少ないハードウェアで実現
することが可能である。

次に、本発明の第２実施例について説明する。第２図
は、本発明の第２実施例であり、前記第１の実施例に対
してMAR200として前記従来のマイクロプログラム制御装
置におけるMAR400と同様に、２系統の入力を有すること
が特徴である。

MAR200は、２入力ORゲート210の出力が１の時ｍビット
のマルチプレクサ（以後、MPXと呼ぶ）201の出力をロー
ドする。

２入力ORゲート210には、ロード信号LDSTARTおよびLDEN
Dが接続される。

MPX201は、ロード信号LDENDが０の時はマイクロプログ
ラムの実行開始アドレス（スタートアドレス）を、ロー
ド信号LDENDが１の時はMMEM402にnop命令が格納されて
いるアドレスＭを出力する。

本実施例では、MAR200の構造として前記本発明の第１実
施例と比較して、より単純なものを利用することが可能
であり、従来のマイクロプログラム制御装置から移行も
簡単に行なうことができる。

＜発明の効果＞ 以上説明したように、本発明を用いることでマイクロプ
ログラムの実行開始を待ち合せる制御に関して、マイク
ロ命令の保持機構や、マイクロ命令の無効化回路を省略
することができるので、少ないハードウェアで実現でき
るマイクロプログラム制御装置を提供することが可能で
ある。

また、高速なマイクロプログラムの実行のために、より
大きなビット幅のマイクロ命令を採用する場合、マイク
ロ命令アドレスのビット幅は相対的に小さくなるので、
より効果は大きくなる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示すブロック図、 第２図は本発明の第２実施例の構成を示すブロック図、 第３図は第１実施例の動作タイミングを示すタイミング
図、 第４図は従来のマイクロプログラム制御装置の構成を示
すブロック図、 第５図はマイクロ命令のフォーマットの一例を示すブロ
ック図、 第６図はマイクロプログラム制御装置の基本的な動作タ
イミングを示すタイミング図、 第７図は従来のマイクロプログラム制御装置の動作タイ
ミングを示すタイミング図である。 100、200、400……マイクロ命令アドレス・レジスタ、 101、404……マイクロプログラム・シーケンサ、 201……マルチプレクサ、 210……２入力ORゲート、 401……インクリメンタ、 402……マイクロプログラム・メモリ、 403……マイクロ命令レジスタ、 410、411、412、413……２入力ANDゲート、 420……インバータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプログラムの実行終了時に、次に
   実行すべきマイクロプログラムの実行開始アドレスを外
   部から供給するマイクロプログラム制御装置において、
   マイクロプログラムの実行開始が待ち合わせ状態にある
   ことを検知する手段と、少なくとも時間の消費のみを目
   的とした無効なマイクロ命令を含むマイクロプログラム
   を保持する読み出し専用の格納手段と、前記格納手段に
   格納された無効なマイクロ命令をアドレスする手段とで
   構成され、前記検知手段はマイクロプログラムの実行開
   始が待ち合わせ状態にあることを検知した場合には、前
   記マイクロプログラムの実行開始アドレスの代りに前記
   アドレス手段によって前記格納手段に格納されている無
   効なマイクロ命令をアドレスし、該アドレス内の無効命
   令を実行することを特徴とするマイクロプログラム制御
   装置。