JPH0782471B2 - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPH0782471B2 JPH0782471B2 JP60044339A JP4433985A JPH0782471B2 JP H0782471 B2 JPH0782471 B2 JP H0782471B2 JP 60044339 A JP60044339 A JP 60044339A JP 4433985 A JP4433985 A JP 4433985A JP H0782471 B2 JPH0782471 B2 JP H0782471B2
- Authority
- JP
- Japan
- Prior art keywords
- answer
- bus
- gate
- signal bus
- controlled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス制御方式に関し、特に１つの制御装置が複
数の被制御装置とバス接続されたシステムにおけるバス
制御方式に関する。
数の被制御装置とバス接続されたシステムにおけるバス
制御方式に関する。
〔従来の技術〕 従来のバス制御方式を第３図および第４図を用いて説明
する。第３図は従来のバス制御方式のシステムの一例を
示すブロック図、第４図は第３図におけるシステムのシ
ーケンスを示すタイムチャート図である。
する。第３図は従来のバス制御方式のシステムの一例を
示すブロック図、第４図は第３図におけるシステムのシ
ーケンスを示すタイムチャート図である。
この従来例の構成は第３図に示すように、制御装置（以
下、Ｓ）６と複数の被制御装置（以下、R1〜RN）２とか
らなり、アンサ同期信号バス（以下、LA）４およびオー
ダ同期信号バス（以下、LC）５を介して接続されてい
る。S6はR1〜RN2に対して送信されるオーダ同期信号送
信ゲート（以下、GC）およびR1〜RN2からのアンサ同期
信号を受信するアンサ同期信号受信ゲート（以下、GA）
を有する。また、R1〜RN2はオーダ同期信号受信ゲート およびアンサ同期信号送信ゲート を有する。
下、Ｓ）６と複数の被制御装置（以下、R1〜RN）２とか
らなり、アンサ同期信号バス（以下、LA）４およびオー
ダ同期信号バス（以下、LC）５を介して接続されてい
る。S6はR1〜RN2に対して送信されるオーダ同期信号送
信ゲート（以下、GC）およびR1〜RN2からのアンサ同期
信号を受信するアンサ同期信号受信ゲート（以下、GA）
を有する。また、R1〜RN2はオーダ同期信号受信ゲート およびアンサ同期信号送信ゲート を有する。
S6からオーダ同期信号と同期してオーダおよび被制御装
置識別データがR1〜RN2に送られ、このうち被制御装置
識別データにより指定された被制御装置Rh（１ｈ
Ｎ）２のみがアンサ同期信号をS6に返す。第４図におい
ては、バスLA4およびLC5上でS6に最も近いR12または最
も遠いRN2に係わるシーケンスを同一図面に示してい
る。同図において、一点鎖線の部分はハイインピーダン
ス状態を示す。つまりアンサ同期信号は第３図から明ら
かなように、出力信号がマルチ接続となっているため通
常はハイインピーダンス状態であり、アンサ同期信号を
返送するときのみアンサ同期信号バスLA4がイネーブル
される。またＴは指定されたRh2がGAh（１AhAN）を
イネーブルにしてからアンサ同期パルスを送出するまで
の時間を示す。
置識別データがR1〜RN2に送られ、このうち被制御装置
識別データにより指定された被制御装置Rh（１ｈ
Ｎ）２のみがアンサ同期信号をS6に返す。第４図におい
ては、バスLA4およびLC5上でS6に最も近いR12または最
も遠いRN2に係わるシーケンスを同一図面に示してい
る。同図において、一点鎖線の部分はハイインピーダン
ス状態を示す。つまりアンサ同期信号は第３図から明ら
かなように、出力信号がマルチ接続となっているため通
常はハイインピーダンス状態であり、アンサ同期信号を
返送するときのみアンサ同期信号バスLA4がイネーブル
される。またＴは指定されたRh2がGAh（１AhAN）を
イネーブルにしてからアンサ同期パルスを送出するまで
の時間を示す。
上述した従来のバス制御方式では、S6からバスLA4およ
びLC5上で最も近いR12と最も遠いRN2間の距離が長くな
ればなる程、第４図に示す時間Ｔを長くとる必要があ
る。つまり、時間Ｔを短くすると、第４図のGAの時間上
で、S6から最も近いR12からのアンサ同期パルスと、逆
に最も遠いRN2からのアンサ同期信号パルスの間にハイ
インピーダンス状態が起きてしまうためである。すなわ
ち、バスに接続されたどの被制御装置が返送するアンサ
同期パルスをも取り込むための受信ゲートＧAのアンサ
ウインドウを開く時間的な条件は、最も近いR12及び最
も遠いＲN２の両方の被制御装置を考慮しなければなら
ない。最も近いR12を対象として、R12が返送するアンサ
同期パルスを取り込むことができ、且つ、最も遠いＲN
２を対象として、そのアンサウィンドウを開いたときに
ＲN２がアンサ同期信号バスＬA４をイネーブルしている
ことが必要となる。つまり、S6側においてアンサウィン
ドウを開く条件を、最も近いR12から返送されるアンサ
同期パルスを受信する直前として設計した場合、そのと
きにＲN２によりアンサ同期信号バスＬA４がイネーブル
されていないと、当該バスがハイインピーダンス状態の
時にアンサウィンドウを開けることになってしまい、ひ
いては誤動作につながることになる。
びLC5上で最も近いR12と最も遠いRN2間の距離が長くな
ればなる程、第４図に示す時間Ｔを長くとる必要があ
る。つまり、時間Ｔを短くすると、第４図のGAの時間上
で、S6から最も近いR12からのアンサ同期パルスと、逆
に最も遠いRN2からのアンサ同期信号パルスの間にハイ
インピーダンス状態が起きてしまうためである。すなわ
ち、バスに接続されたどの被制御装置が返送するアンサ
同期パルスをも取り込むための受信ゲートＧAのアンサ
ウインドウを開く時間的な条件は、最も近いR12及び最
も遠いＲN２の両方の被制御装置を考慮しなければなら
ない。最も近いR12を対象として、R12が返送するアンサ
同期パルスを取り込むことができ、且つ、最も遠いＲN
２を対象として、そのアンサウィンドウを開いたときに
ＲN２がアンサ同期信号バスＬA４をイネーブルしている
ことが必要となる。つまり、S6側においてアンサウィン
ドウを開く条件を、最も近いR12から返送されるアンサ
同期パルスを受信する直前として設計した場合、そのと
きにＲN２によりアンサ同期信号バスＬA４がイネーブル
されていないと、当該バスがハイインピーダンス状態の
時にアンサウィンドウを開けることになってしまい、ひ
いては誤動作につながることになる。
以上説明したように、従来のバス制御方式では被制御装
置の数が増加していくにつれ、あるいは被制御装置間の
バス間隔が長くなるにつれて、システムのバス長が長く
なり、それに従って第４図における時間Ｔを長くとる必
要があり、時間Ｔに従ってバスのサイクルタイムが延び
ていくという欠点がある。
置の数が増加していくにつれ、あるいは被制御装置間の
バス間隔が長くなるにつれて、システムのバス長が長く
なり、それに従って第４図における時間Ｔを長くとる必
要があり、時間Ｔに従ってバスのサイクルタイムが延び
ていくという欠点がある。
本発明のバス制御方式は、オーダ同期信号バスとアンサ
同期信号バスを含む信号バスの一端に配置された制御装
置と、当該信号バスに並列接続された複数の被制御装置
を有し、当該複数の被制御装置の個々の被制御装置は、
制御装置からオーダ同期信号バスを介して送出されるオ
ーダおよび被制御装置識別データを取り込み、当該被制
御装置識別データと一致する被制御装置のみがアンサ同
期信号バスを介してアンサ同期パルスを制御装置に返送
するバス接続システムにおいて、前記の制御装置に配備
され、入力がアンサ同期信号バスの一端に接続された第
１の受信ゲートと、信号バスの制御装置から最遠端に配
備され、入力がアンサ同期信号バスの他端に接続され、
出力が第１の受信ゲートの出力に接続された第２の受信
ゲートを有し、当該第１の受信ゲートと第２の受信ゲー
トは、各々の配備位置との間の信号バス距離が最も短い
被制御装置が送出するアンサ同期パルスを受信する直前
のタイミングでアンサウィンドウを開いてアンサ同期パ
ルスを取り込み、前記の制御装置は、第１の受信ゲート
の出力と第２の受信ゲートの出力のどちらか一方を選択
してアンサ同期信号とすることを特徴とする。
同期信号バスを含む信号バスの一端に配置された制御装
置と、当該信号バスに並列接続された複数の被制御装置
を有し、当該複数の被制御装置の個々の被制御装置は、
制御装置からオーダ同期信号バスを介して送出されるオ
ーダおよび被制御装置識別データを取り込み、当該被制
御装置識別データと一致する被制御装置のみがアンサ同
期信号バスを介してアンサ同期パルスを制御装置に返送
するバス接続システムにおいて、前記の制御装置に配備
され、入力がアンサ同期信号バスの一端に接続された第
１の受信ゲートと、信号バスの制御装置から最遠端に配
備され、入力がアンサ同期信号バスの他端に接続され、
出力が第１の受信ゲートの出力に接続された第２の受信
ゲートを有し、当該第１の受信ゲートと第２の受信ゲー
トは、各々の配備位置との間の信号バス距離が最も短い
被制御装置が送出するアンサ同期パルスを受信する直前
のタイミングでアンサウィンドウを開いてアンサ同期パ
ルスを取り込み、前記の制御装置は、第１の受信ゲート
の出力と第２の受信ゲートの出力のどちらか一方を選択
してアンサ同期信号とすることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のシステムの一実施例を示すブロック
図、第２図は第１図におけるシステムのシーケンスを示
すタイムチャート図である。
図、第２図は第１図におけるシステムのシーケンスを示
すタイムチャート図である。
本実施例は、制御装置（以下、Ｓ′）１と複数の被制御
装置（以下、R1〜RN）２が、アンサ同期信号バスLA4お
よびオーダ同期信号バスLC5を介して接続されており、
さらにバス上でＳ′１から最遠端の位置にR1〜RN2から
のアンサ同期信号を受信する第１のアンサ同期信号受信
ゲートGA′３を備えている。
装置（以下、R1〜RN）２が、アンサ同期信号バスLA4お
よびオーダ同期信号バスLC5を介して接続されており、
さらにバス上でＳ′１から最遠端の位置にR1〜RN2から
のアンサ同期信号を受信する第１のアンサ同期信号受信
ゲートGA′３を備えている。
また、Ｓ′１はR1〜RN2に対して送信されるオーダ同期
信号送信ゲート（以下、GC）およびR1〜RN2からのアン
サ同期信号を受信するアンサ同期信号受信ゲート（以
下、GA）を有する。R1〜RN2は前述の従来例と同じく、
オーダ同期信号受信ゲート およびアンサ同期信号送信ゲート を有する。なお、Ｓ′１内に示すE,E′はアンサ同期信
号受信回路の選択信号であるアンサウィンドウ信号であ
って、Ｓ′１内でバス上の最も近い被制御装置からのア
ンサ同期パルスを受信する以前に開となるように設計さ
れている。
信号送信ゲート（以下、GC）およびR1〜RN2からのアン
サ同期信号を受信するアンサ同期信号受信ゲート（以
下、GA）を有する。R1〜RN2は前述の従来例と同じく、
オーダ同期信号受信ゲート およびアンサ同期信号送信ゲート を有する。なお、Ｓ′１内に示すE,E′はアンサ同期信
号受信回路の選択信号であるアンサウィンドウ信号であ
って、Ｓ′１内でバス上の最も近い被制御装置からのア
ンサ同期パルスを受信する以前に開となるように設計さ
れている。
バスの制御上第３図の従来例と異なる点は、アンサ同期
信号の受信方法である。第１図に示すように本実施例で
はR1〜RN2を、GAとRm2の間の距離がGA′３とRm+12の間
の距離とほぼ等しくなるように、Ｓ′１からの距離が短
い第１の被制御装置群R1〜Rm2と、Ｓ′１からの距離が
長い第２の被制御装置群Rm+1〜RN2の２群に分ける。こ
のようにすると、R1〜Rm2の群のアンサ同期信号はGAを
通して、またRm+1〜RN2の群のアンサ同期信号はGA′を
通してそれぞれＳ′１に送られることとなる。
信号の受信方法である。第１図に示すように本実施例で
はR1〜RN2を、GAとRm2の間の距離がGA′３とRm+12の間
の距離とほぼ等しくなるように、Ｓ′１からの距離が短
い第１の被制御装置群R1〜Rm2と、Ｓ′１からの距離が
長い第２の被制御装置群Rm+1〜RN2の２群に分ける。こ
のようにすると、R1〜Rm2の群のアンサ同期信号はGAを
通して、またRm+1〜RN2の群のアンサ同期信号はGA′を
通してそれぞれＳ′１に送られることとなる。
第２図（ａ）に示すように、Ｓ′に近い第１の被制御装
置群に含まれる被制御装置にオーダ同期信号と同期した
オーダおよび被制御装置識別データが送られた場合、
Ｓ′１は、第１の被制御装置群からアンサ同期信号を受
信することを認識しているので、前述したタイミングで
アンサウィンドウ信号ＥによりＧAをイネーブルして、
ＧAに到達する該当被制御装置Ri（１≦ｉ≦ｍ）が出力
したアンサ同期パルスを取り込む。この場合、各被制御
装置においてアンサ同期信号送信ゲートＧAｉ（１≦ｉ
≦ｍ）をイネーブルにしてからアンサ同期パルスを送出
するまでの時間は、ＧAから最も近いR1からのアンサ同
期パルスがＧAに到達する時間と、ＧAから最も遠いRmが
アンサ同期信号送信ゲートＧAmをイネーブルした状態が
ＧAに到達するまでの時間の相互関連で決まり、これは
従来例においてＧAから最も遠い被制御装置がＲNだった
場合と比較するとほぼ半分の時間にすることができる。
置群に含まれる被制御装置にオーダ同期信号と同期した
オーダおよび被制御装置識別データが送られた場合、
Ｓ′１は、第１の被制御装置群からアンサ同期信号を受
信することを認識しているので、前述したタイミングで
アンサウィンドウ信号ＥによりＧAをイネーブルして、
ＧAに到達する該当被制御装置Ri（１≦ｉ≦ｍ）が出力
したアンサ同期パルスを取り込む。この場合、各被制御
装置においてアンサ同期信号送信ゲートＧAｉ（１≦ｉ
≦ｍ）をイネーブルにしてからアンサ同期パルスを送出
するまでの時間は、ＧAから最も近いR1からのアンサ同
期パルスがＧAに到達する時間と、ＧAから最も遠いRmが
アンサ同期信号送信ゲートＧAmをイネーブルした状態が
ＧAに到達するまでの時間の相互関連で決まり、これは
従来例においてＧAから最も遠い被制御装置がＲNだった
場合と比較するとほぼ半分の時間にすることができる。
また、第２図（ｂ）に示すように、Ｓ′１から遠い第２
の被制御装置群に含まれる被制御装置にオーダ同期信号
と同期したオーダおよび被制御装置識別データが送られ
た場合、Ｓ′１は、第２の被制御装置群からアンサ同期
信号を受信することを認識しているので、前述したタイ
ミングでアンサウィンドウ信号Ｅ′によりＧA′をイネ
ーブルして、ＧA′に到達する該当被制御装置Ri（ｍ＋
１≦ｉ≦Ｎ）が出力したアンサ同期パルスを取り込む。
この場合、Ｓ′１から送出されるオーダ同期信号を受信
してアンサ同期信号送信ゲートＧA（ｍ＋１≦ｉ≦Ｎ）
をイネーブルにするのは、対象となる被制御装置Rm＋１
乃至ＲNで比較すると、Ｓ′１により近いRm＋１がＲNよ
りも早いが、その状態がＧA′３に到達するのは、ＧA′
３に最も近いＲNがＧANをイネーブルにした状態がＧA′
３に到達するよりも後になる。従って、この場合、各被
制御装置においてアンサ同期信号送信ゲートＧAi（（ｍ
＋１≦ｉ≦Ｎ）をイネーブルにしてからアンサ同期パル
スを送出するまでの時間は、ＧA′３から最も近いＲNか
らのアンサ同期パルスがＧA′３に到達する時間と、Ｇ
A′３から最も遠いRm＋１がアンサ同期信号送信ゲート
ＧAm+1をイネーブルにした状態がＧA′３に到達するま
での時間の相互関連で決まり、これも従来例のほぼ半分
の時間にすることができる。
の被制御装置群に含まれる被制御装置にオーダ同期信号
と同期したオーダおよび被制御装置識別データが送られ
た場合、Ｓ′１は、第２の被制御装置群からアンサ同期
信号を受信することを認識しているので、前述したタイ
ミングでアンサウィンドウ信号Ｅ′によりＧA′をイネ
ーブルして、ＧA′に到達する該当被制御装置Ri（ｍ＋
１≦ｉ≦Ｎ）が出力したアンサ同期パルスを取り込む。
この場合、Ｓ′１から送出されるオーダ同期信号を受信
してアンサ同期信号送信ゲートＧA（ｍ＋１≦ｉ≦Ｎ）
をイネーブルにするのは、対象となる被制御装置Rm＋１
乃至ＲNで比較すると、Ｓ′１により近いRm＋１がＲNよ
りも早いが、その状態がＧA′３に到達するのは、ＧA′
３に最も近いＲNがＧANをイネーブルにした状態がＧA′
３に到達するよりも後になる。従って、この場合、各被
制御装置においてアンサ同期信号送信ゲートＧAi（（ｍ
＋１≦ｉ≦Ｎ）をイネーブルにしてからアンサ同期パル
スを送出するまでの時間は、ＧA′３から最も近いＲNか
らのアンサ同期パルスがＧA′３に到達する時間と、Ｇ
A′３から最も遠いRm＋１がアンサ同期信号送信ゲート
ＧAm+1をイネーブルにした状態がＧA′３に到達するま
での時間の相互関連で決まり、これも従来例のほぼ半分
の時間にすることができる。
Ｓ′１は、上述した２つのアンサ同期パルスのどちらか
一方を選択して、アンサ同期信号とする。
一方を選択して、アンサ同期信号とする。
即ち、本実施例のバス制御方式は、任意の被制御装置２
から送られるアンサ同期信号を制御装置Ｓ′１内のアン
サ同期信号受信ゲートGAおよびＳ′１から最遠端にある
アンサ同期信号受信ゲートGA′３の２つのうち、近い方
のアンサ同期信号受信ゲートを通して制御装置Ｓ′１に
送る。このため被制御装置２から見ると制御装置Ｓ′１
までの最大バス長さは等価的に1/2に減少したことにな
り、この結果被制御装置２側でアンサ同期信号をイネー
ブルしてからアンサ同期パルスを発生するまでの時間ｔ
が、従来に比べてほぼ1/2に短縮される。
から送られるアンサ同期信号を制御装置Ｓ′１内のアン
サ同期信号受信ゲートGAおよびＳ′１から最遠端にある
アンサ同期信号受信ゲートGA′３の２つのうち、近い方
のアンサ同期信号受信ゲートを通して制御装置Ｓ′１に
送る。このため被制御装置２から見ると制御装置Ｓ′１
までの最大バス長さは等価的に1/2に減少したことにな
り、この結果被制御装置２側でアンサ同期信号をイネー
ブルしてからアンサ同期パルスを発生するまでの時間ｔ
が、従来に比べてほぼ1/2に短縮される。
なお、本実施例においては、アンサ同期信号受信ゲート
を制御装置内と、制御装置から最遠端のバス上に設けた
が、バスの長さと信号のバス上における伝達遅延時間に
応じて、最遠端に設けたアンサ同期信号受信ゲートを、
適宜、第５図に示すようにバスの途中に設けてもよい。
また、本実施例においては、アンサ同期信号受信ゲート
およびアンサウィンドウ信号をそれぞれ２つとし、且つ
被制御装置を２群に分けたが、これに限定することな
く、制御装置における制御が可能な範囲内にて、これら
の数をさらに増やしてもよいことは言うまでもない。
を制御装置内と、制御装置から最遠端のバス上に設けた
が、バスの長さと信号のバス上における伝達遅延時間に
応じて、最遠端に設けたアンサ同期信号受信ゲートを、
適宜、第５図に示すようにバスの途中に設けてもよい。
また、本実施例においては、アンサ同期信号受信ゲート
およびアンサウィンドウ信号をそれぞれ２つとし、且つ
被制御装置を２群に分けたが、これに限定することな
く、制御装置における制御が可能な範囲内にて、これら
の数をさらに増やしてもよいことは言うまでもない。
以上説明したように本発明は、制御装置から最遠端の位
置アンサ同期信号受信ゲートを設置することにより、バ
スサイクルタイムを短縮できる効果がある。
置アンサ同期信号受信ゲートを設置することにより、バ
スサイクルタイムを短縮できる効果がある。
第１図は本発明のシステムの一実施例を示すブロック
図、第２図は第１図におけるシステムのシーケンスを示
すタイムチャート図、第３図は従来のシステムの一例を
示すブロック図、第４図は第３図におけるシステムのシ
ーケンスを示すタイムチャート図、第５図は本発明のシ
ステムの応用例を示すブロック図である。 １……制御装置（Ｓ′）、２……被制御装置（R1〜
RN）、３……アンサ同期信号受信ゲート（GA′）、４…
…アンサ同期信号バス（LA）、５……オーダ同期信号バ
ス（LC）、６……制御装置（Ｓ）、GA……アンサ同期信
号受信ゲート、GC……オーダ同期信号送信ゲート。
図、第２図は第１図におけるシステムのシーケンスを示
すタイムチャート図、第３図は従来のシステムの一例を
示すブロック図、第４図は第３図におけるシステムのシ
ーケンスを示すタイムチャート図、第５図は本発明のシ
ステムの応用例を示すブロック図である。 １……制御装置（Ｓ′）、２……被制御装置（R1〜
RN）、３……アンサ同期信号受信ゲート（GA′）、４…
…アンサ同期信号バス（LA）、５……オーダ同期信号バ
ス（LC）、６……制御装置（Ｓ）、GA……アンサ同期信
号受信ゲート、GC……オーダ同期信号送信ゲート。
Claims (1)
- 【請求項１】オーダ同期信号バスとアンサ同期信号バス
を含む信号バスの一端に配置された制御装置と、当該信
号バスに並列接続された複数の被制御装置を有し、当該
複数の被制御装置の個々の被制御装置は、前記制御装置
から前記オーダ同期信号バスを介して送出されるオーダ
および被制御装置識別データを取り込み、当該被制御装
置識別データと一致する被制御装置のみが前記アンサ同
期信号バスを介してアンサ同期パルスを前記制御装置に
返送するバス接続システムにおいて、 前記制御装置に配備され、入力が前記アンサ同期信号バ
スの一端に接続された第１の受信ゲートと、 前記信号バスの前記制御装置から最遠端に配備され、入
力が前記アンサ同期信号バスの他端に接続され、出力が
前記第１の受信ゲートの出力に接続された第２の受信ゲ
ートを有し、 当該第１の受信ゲートと第２の受信ゲートは、各々の配
備位置との間の信号バス距離が最も短い被制御装置が送
出するアンサ同期パルスを受信する直前のタイミングで
アンサウィンドウを開いてアンサ同期パルスを取り込
み、 前記制御装置は、前記第１の受信ゲートの出力と前記第
２の受信ゲートの出力のどちらか一方を選択してアンサ
同期信号とすることを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044339A JPH0782471B2 (ja) | 1985-03-06 | 1985-03-06 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044339A JPH0782471B2 (ja) | 1985-03-06 | 1985-03-06 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61204756A JPS61204756A (ja) | 1986-09-10 |
| JPH0782471B2 true JPH0782471B2 (ja) | 1995-09-06 |
Family
ID=12688752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60044339A Expired - Lifetime JPH0782471B2 (ja) | 1985-03-06 | 1985-03-06 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782471B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115058A (en) * | 1980-02-15 | 1981-09-10 | Shinko Electric Co Ltd | Data transmission control system in multidrop system |
| JPS5729124A (en) * | 1980-07-30 | 1982-02-17 | Hitachi Ltd | Data transfer system by parallel bus |
-
1985
- 1985-03-06 JP JP60044339A patent/JPH0782471B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61204756A (ja) | 1986-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1095481B1 (en) | Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles | |
| EP0121410B1 (en) | Bus-configured local area network with data exchange capability | |
| US5379299A (en) | High speed propagation delay compensation network | |
| US4212080A (en) | Data transmission control system | |
| KR101880925B1 (ko) | 전술데이터링크에서의 기기 간 망동기 방법 | |
| JPH0782471B2 (ja) | バス制御方式 | |
| US7158592B2 (en) | Method and apparatus for synchronizing data transfer | |
| JP2003179584A (ja) | ネットワークシステムの同期方法 | |
| JP2816301B2 (ja) | 通信装置および通信方法 | |
| KR101080520B1 (ko) | 전자음향 트랜스듀서의 수신 신호의 시계열 전송을 위한 방법 및 장치 | |
| US4730309A (en) | Data transmission station | |
| EP0100842B1 (en) | Circuit switching arrangement | |
| JPH0250665B2 (ja) | ||
| JP3161957B2 (ja) | 時分割多元接続システムにおけるデータ送受信方法、並びに時分割多元接続システム | |
| JPS5962248A (ja) | 遅延量補償バス方式 | |
| SU1133681A1 (ru) | Устройство сопр жени абонентской аппаратуры с однонаправленной кольцевой магистралью | |
| JPH0441858B2 (ja) | ||
| SU1531198A1 (ru) | Устройство дл контрол серий импульсов | |
| JPH01208928A (ja) | 通信システム | |
| SU970422A1 (ru) | Устройство дл передачи и приема информации | |
| JPS6355264B2 (ja) | ||
| SU987830A1 (ru) | Устройство дл передачи и приема информации | |
| JPS5881330A (ja) | スイツチ回路 | |
| JPH0522289A (ja) | 同報通信制御方式 | |
| JPH0720284B2 (ja) | 時分割多重信号伝送方式 |