JPS6355264B2 - - Google Patents
Info
- Publication number
- JPS6355264B2 JPS6355264B2 JP55161994A JP16199480A JPS6355264B2 JP S6355264 B2 JPS6355264 B2 JP S6355264B2 JP 55161994 A JP55161994 A JP 55161994A JP 16199480 A JP16199480 A JP 16199480A JP S6355264 B2 JPS6355264 B2 JP S6355264B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization signal
- modem
- terminal device
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、端末装置と端末制御装置との間に介
挿されるデータ中継装置に関し、特にハイレベ
ル・データリング制御（HDLC）手順によるビツ
ト同期信号を中継するためのデータ中継装置に関
する。
挿されるデータ中継装置に関し、特にハイレベ
ル・データリング制御（HDLC）手順によるビツ
ト同期信号を中継するためのデータ中継装置に関
する。
複数の端末装置を通信回線を経由して端末制御
装置に接続する場合、第１図に示すように端末制
御装置１にモデム２、通信回線５を経由して端末
装置３をマルチブランチ接続することがおこなわ
れている。この場合、次のような問題がある。ま
ず、端末装置１台につき１台のモデムが必要であ
るため、端末装置台数が多くなると、モデムの台
数増加によりシステム・コストが上昇してしま
う。また、各端末装置が交互にモデムのキヤリア
出力制御をおこなうため、伝送上のオーバヘツド
が大きい。
装置に接続する場合、第１図に示すように端末制
御装置１にモデム２、通信回線５を経由して端末
装置３をマルチブランチ接続することがおこなわ
れている。この場合、次のような問題がある。ま
ず、端末装置１台につき１台のモデムが必要であ
るため、端末装置台数が多くなると、モデムの台
数増加によりシステム・コストが上昇してしま
う。また、各端末装置が交互にモデムのキヤリア
出力制御をおこなうため、伝送上のオーバヘツド
が大きい。
このような問題を解決するために、第２図に示
すようにデータ中継装置４を介在させることがあ
る。データ中継装置４は、端末装置３から受信し
たデータのビツト速度とモデムの同期信号のビツ
ト速度の偏差によるデータ誤りを防止しなければ
ならない。従来のデータ中継装置４は、この目的
を次の２つの方式のいずれかによつて達成してい
る。
すようにデータ中継装置４を介在させることがあ
る。データ中継装置４は、端末装置３から受信し
たデータのビツト速度とモデムの同期信号のビツ
ト速度の偏差によるデータ誤りを防止しなければ
ならない。従来のデータ中継装置４は、この目的
を次の２つの方式のいずれかによつて達成してい
る。
１つは、モデム２の同期信号を端末装置３に供
給することにより、端末装置３からモデム同期信
号に同期させてデータを検出させる方式である。
この方式は、データ中継装置と端末装置３との間
に、データ用のケーブルとは別にモデムの同期ク
ロツクを送るためのケーブルが必要となり、端末
装置台数の増加に伴つて、ケーブルやデータ送受
信回路のコストが上昇するという欠点がある。
給することにより、端末装置３からモデム同期信
号に同期させてデータを検出させる方式である。
この方式は、データ中継装置と端末装置３との間
に、データ用のケーブルとは別にモデムの同期ク
ロツクを送るためのケーブルが必要となり、端末
装置台数の増加に伴つて、ケーブルやデータ送受
信回路のコストが上昇するという欠点がある。
もう１つは、データ中継装置４に直並例変換
部、メモリおよびプロセツサを備え、端末装置３
から受信したシリアルデータを直並列変換部によ
りパラレルデータに変換してメモリに一旦貯え、
このデータをモデム２の同期信号に同期して端末
制御装置１に伝送する方式である。この方式は、
直並列変換のためにデータの遅延が大きくなり、
また装置コストも上昇するという欠点がある。
部、メモリおよびプロセツサを備え、端末装置３
から受信したシリアルデータを直並列変換部によ
りパラレルデータに変換してメモリに一旦貯え、
このデータをモデム２の同期信号に同期して端末
制御装置１に伝送する方式である。この方式は、
直並列変換のためにデータの遅延が大きくなり、
また装置コストも上昇するという欠点がある。
したがつて本発明の目的は、叙上の如き従来の
データ中継装置の欠点を解消した、HDLC手順に
よるビツト同期信号を中継するための装置を提供
することにある。
データ中継装置の欠点を解消した、HDLC手順に
よるビツト同期信号を中継するための装置を提供
することにある。
本発明によるデータ中継装置は、端末装置より
受信するデータから抽出した同期信号に同期して
受信データをシリアルデータのままビツトバツフ
アに取り込み、モデムの同期信号に同期してビツ
トバツフア内のデータをシリアルに出力するが、
この抽出同期信号とモデム同期信号の周波数偏差
を吸収するために、次の操作をビツトバツフアに
対して実行する。すなわち、受信データから抽出
した同期信号がモデム同期信号より周波数が高い
場合、端末装置からアボートシーケンス
（11111111）2が出されたときにビツトバツフアの
入力を一時禁止する。そして、ビツトバツフアに
貯えられているデータのビツト数が所定数まで減
つた時点から、ビツトバツフアへのデータ入力を
再開する。逆に、抽出同期信号がモデム同期信号
より周波数が低い場合、端末装置からフラグシー
ケンス（01111110）2が送出された直後に、擬似の
フラグシーケンスをビツトバツフアに入力する。
受信するデータから抽出した同期信号に同期して
受信データをシリアルデータのままビツトバツフ
アに取り込み、モデムの同期信号に同期してビツ
トバツフア内のデータをシリアルに出力するが、
この抽出同期信号とモデム同期信号の周波数偏差
を吸収するために、次の操作をビツトバツフアに
対して実行する。すなわち、受信データから抽出
した同期信号がモデム同期信号より周波数が高い
場合、端末装置からアボートシーケンス
（11111111）2が出されたときにビツトバツフアの
入力を一時禁止する。そして、ビツトバツフアに
貯えられているデータのビツト数が所定数まで減
つた時点から、ビツトバツフアへのデータ入力を
再開する。逆に、抽出同期信号がモデム同期信号
より周波数が低い場合、端末装置からフラグシー
ケンス（01111110）2が送出された直後に、擬似の
フラグシーケンスをビツトバツフアに入力する。
第３図によつて、本発明の一実施例を説明す
る。同図において、４′は本発明によるデータ中
継装置であり、それ以外は第２図と同様である。
る。同図において、４′は本発明によるデータ中
継装置であり、それ以外は第２図と同様である。
本実施例のデータ中継装置４′においては、端
末装置３から受信したデータを受信回路４０、
OR回路４１を経て、受信信号４０１として取り
だす。なお、同時に２台以上の端末装置からデー
タが送信されることはないものとする。
末装置３から受信したデータを受信回路４０、
OR回路４１を経て、受信信号４０１として取り
だす。なお、同時に２台以上の端末装置からデー
タが送信されることはないものとする。
受信信号４０１はフラグ検出部４２、アボート
検出部４３、同期信号抽出部４４、およびビツト
バツフア部４８に供給される。フラグ検出部４２
およびアボート検出部４３では、それぞれ、フラ
グシーケンス（01111110）2とアボートシーケンス
（11111111）2の監視をおこない、結果を制御部４
６に報告する。同期信号抽出部４４は、受信信号
４０１のデータ変化点を検出することにより、受
信信号４０１の１ビツト間隔を抽出し、受信デー
タ同期信号４０２を出力する。受信信号４０１
は、受信データ同期信号４０２に同期して１ビツ
ト受信されるたびにビツトバツフア部４８に貯え
られる。ビツトバツフア部４８は入力データをあ
らかじめ初期設定されたビツト数だけ貯えた後
（遅延した後）、モデム同期信号４０３に同期して
データを送信信号４０４として送信回路４９に出
力する。位相比較部４５は、受信データ同期信号
４０２とモデム同期信号４０３の位相を比較して
両者の周波数偏差を検出しており、その結果が制
御部４６に与えられる。
検出部４３、同期信号抽出部４４、およびビツト
バツフア部４８に供給される。フラグ検出部４２
およびアボート検出部４３では、それぞれ、フラ
グシーケンス（01111110）2とアボートシーケンス
（11111111）2の監視をおこない、結果を制御部４
６に報告する。同期信号抽出部４４は、受信信号
４０１のデータ変化点を検出することにより、受
信信号４０１の１ビツト間隔を抽出し、受信デー
タ同期信号４０２を出力する。受信信号４０１
は、受信データ同期信号４０２に同期して１ビツ
ト受信されるたびにビツトバツフア部４８に貯え
られる。ビツトバツフア部４８は入力データをあ
らかじめ初期設定されたビツト数だけ貯えた後
（遅延した後）、モデム同期信号４０３に同期して
データを送信信号４０４として送信回路４９に出
力する。位相比較部４５は、受信データ同期信号
４０２とモデム同期信号４０３の位相を比較して
両者の周波数偏差を検出しており、その結果が制
御部４６に与えられる。
制御部４６は、位相比較部４５の出力に応じて
次のような制御を行なう。
次のような制御を行なう。
まず、受信データ同期信号４０２がモデム同期
信号４０３より周波数が高い場合、この周波数の
差、つまりビツトバツフア部４８のデータの入力
速度と出力速度の差に応じたビツト数だけ初期設
定値（No）より多いビツト数分のデータがビツ
トバツフア部４８に貯えられることになる。そこ
で、制御部４６は、アボート検出部４３でアボー
トシーケンスの検出信号が出た時点から、ビツト
バツフア部４８へのデータ入力を一時的に禁止す
る。ビツトバツフア部４８からデータが出力さ
れ、貯えられているデータのビツト数が初期設定
値まで減少すると、制御部４６はビツトバツフア
部４８の入力の抑止を解く。
信号４０３より周波数が高い場合、この周波数の
差、つまりビツトバツフア部４８のデータの入力
速度と出力速度の差に応じたビツト数だけ初期設
定値（No）より多いビツト数分のデータがビツ
トバツフア部４８に貯えられることになる。そこ
で、制御部４６は、アボート検出部４３でアボー
トシーケンスの検出信号が出た時点から、ビツト
バツフア部４８へのデータ入力を一時的に禁止す
る。ビツトバツフア部４８からデータが出力さ
れ、貯えられているデータのビツト数が初期設定
値まで減少すると、制御部４６はビツトバツフア
部４８の入力の抑止を解く。
かかる場合における受信信号４０１と送信信号
４０４との時間的関係を第４図ａに示す。
４０４との時間的関係を第４図ａに示す。
次に、受信データ同期信号４０２がモデム同期
信号４０３より周波数が低い場合、ビツトバツフ
ア部４８内のデータのビツト数は、初期設定値よ
り周波数偏差に応じた分だけ少なくなる。この場
合、制御部４６は、フラグ検出部４２からフラグ
シーケンスの検出信号が出た直後にフラグ挿入部
４７を作動させ、擬似のフラグシーケンスをビツ
トバツフア部４８に入力させる。つまり、受信し
たフラグシーケンスの後に擬似のフラグシーケン
スを挿入することにより、ビツトバツフア部４８
内のデータのビツト数を増加させる。なお、
HDLC手順では、フラグシーケンスを複数個連続
させても、フラグシーケンス間のフレーム部の伝
送には影響を与えないので、問題はない。
信号４０３より周波数が低い場合、ビツトバツフ
ア部４８内のデータのビツト数は、初期設定値よ
り周波数偏差に応じた分だけ少なくなる。この場
合、制御部４６は、フラグ検出部４２からフラグ
シーケンスの検出信号が出た直後にフラグ挿入部
４７を作動させ、擬似のフラグシーケンスをビツ
トバツフア部４８に入力させる。つまり、受信し
たフラグシーケンスの後に擬似のフラグシーケン
スを挿入することにより、ビツトバツフア部４８
内のデータのビツト数を増加させる。なお、
HDLC手順では、フラグシーケンスを複数個連続
させても、フラグシーケンス間のフレーム部の伝
送には影響を与えないので、問題はない。
この場合における受信信号４０１と送信信号の
時間的関係を第４図ｂに示す。
時間的関係を第４図ｂに示す。
本発明のデータ中継装置は以上に説明した如く
であり、モデム同期信号を端末装置に供給しない
ため、ケーブルやデータ送信回路を減らすことが
でき、またシリアルデータの直並列変換を行なわ
ないため、そのための回路も不要になり、装置コ
ストを引き下げることができ、またシリアルデー
タを並列化してメモリに一旦貯えるという操作を
行なわないため、データの中継遅延を減らすこと
ができるなど、多くの利点を有する。
であり、モデム同期信号を端末装置に供給しない
ため、ケーブルやデータ送信回路を減らすことが
でき、またシリアルデータの直並列変換を行なわ
ないため、そのための回路も不要になり、装置コ
ストを引き下げることができ、またシリアルデー
タを並列化してメモリに一旦貯えるという操作を
行なわないため、データの中継遅延を減らすこと
ができるなど、多くの利点を有する。
第１図はマルチブランチ接続のシステムの構成
図、第２図はデータ中継装置を用いたシステムの
構成図、第３図は本発明によるデータ中継装置の
一実施例の要部を示すブロツク図、第４図ａおよ
びｂは同上実施例の作用を説明するタイミング図
である。 １…端末制御装置、２…モデム、３…端末装
置、４′…データ中継装置、５…通信回線、４０
…受信回路、４１…OR回路、４２…フラグ検出
部、４３…アボート検出部、４４…同期信号抽出
部、４５…位相比較部、４６…制御部、４７…フ
ラグ挿入部、４８…ビツトバツフア部、４９…送
信回路。
図、第２図はデータ中継装置を用いたシステムの
構成図、第３図は本発明によるデータ中継装置の
一実施例の要部を示すブロツク図、第４図ａおよ
びｂは同上実施例の作用を説明するタイミング図
である。 １…端末制御装置、２…モデム、３…端末装
置、４′…データ中継装置、５…通信回線、４０
…受信回路、４１…OR回路、４２…フラグ検出
部、４３…アボート検出部、４４…同期信号抽出
部、４５…位相比較部、４６…制御部、４７…フ
ラグ挿入部、４８…ビツトバツフア部、４９…送
信回路。
Claims (1)
- １ 端末装置とは近距離用インタフエースにより
接続され、端末制御装置とは遠距離用インタフエ
ースおよびモデムにより接続され、端末装置と端
末制御装置との間のハイレベル・データリンク制
御（HDLC）手順によるビツト同期信号を中継す
るデータ中継装置であつて、端末装置からの受信
データより同期信号を抽出してモデムの同期信号
との周波数偏差を検出する第１の手段と、端末装
置からの受信データを該抽出同期信号に同期して
ビツトシリアルに取込み貯え、このデータをモデ
ム同期信号に同期してビツトシリアルに出力する
第２の手段と、該抽出同期信号がモデム同期信号
より周波数が高いと該第１手段で検出された場合
は、端末装置からアボートシーケンスを受信した
ときに該第２手段へのデータ入力を一時的に禁止
し、また該抽出同期信号がモデム同期信号より周
波数が低いと該第１手段で検出された場合は、端
末装置からフラグシーケンスを受信した直後に擬
似のフラグシーケンスを該第２手段に入力する第
３の手段とを具備することを特徴とするデータ中
継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55161994A JPS5787254A (en) | 1980-11-19 | 1980-11-19 | Data repeating installation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55161994A JPS5787254A (en) | 1980-11-19 | 1980-11-19 | Data repeating installation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5787254A JPS5787254A (en) | 1982-05-31 |
| JPS6355264B2 true JPS6355264B2 (ja) | 1988-11-01 |
Family
ID=15746008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55161994A Granted JPS5787254A (en) | 1980-11-19 | 1980-11-19 | Data repeating installation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5787254A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104845A (ja) * | 1982-12-08 | 1984-06-16 | Sumitomo Electric Ind Ltd | デ−タ伝送装置 |
| JPS62234437A (ja) * | 1986-04-04 | 1987-10-14 | Nec Corp | デ−タ通信同期化装置 |
-
1980
- 1980-11-19 JP JP55161994A patent/JPS5787254A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5787254A (en) | 1982-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| JPH0290827A (ja) | 分岐挿入型多重変換装置 | |
| JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
| CA1117671A (en) | Method and device for synchronizing digital transmissions via satellite | |
| JPS6355264B2 (ja) | ||
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JP2003179584A (ja) | ネットワークシステムの同期方法 | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| JP3085448B2 (ja) | 通信システム | |
| JPS596649A (ja) | デ−タ中継装置 | |
| JPH03110945A (ja) | バースト信号再生中継装置 | |
| JPS63169150A (ja) | デ−タ送信回路 | |
| JP3230308B2 (ja) | リング型ｌａｎ | |
| JP3092314B2 (ja) | データ中継装置 | |
| JP3039135B2 (ja) | データ中継装置 | |
| SU1133681A1 (ru) | Устройство сопр жени абонентской аппаратуры с однонаправленной кольцевой магистралью | |
| JPH0129466B2 (ja) | ||
| JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
| SU1078651A2 (ru) | Лини св зи цифровой аппаратуры | |
| JPS648941B2 (ja) | ||
| JP3106962B2 (ja) | データ伝送経路の識別情報生成システム | |
| JPS61293048A (ja) | ル−プ式通信システム | |
| JPS6213142A (ja) | 受信制御方式 | |
| JPH01160125A (ja) | フレーム同期方式 | |
| JPH0530069A (ja) | 制御信号伝送方式 |