JPH0783046B2

JPH0783046B2 - 半導体集積回路装置及びその製造方法

Info

Publication number: JPH0783046B2
Application number: JP61064334A
Authority: JP
Inventors: 理夫小松
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-03-22
Filing date: 1986-03-20
Publication date: 1995-09-06
Anticipated expiration: 2010-09-06
Also published as: JPS625654A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体集積回路装置及びその製造方法に関し、
特に耐放射線性を有するMIS型半導体集積回路装置及び
その製造方法に関する。

〔従来の技術〕

一般にMIS型半導体集積回路装置の素子分離は第４図に
示すように選択的に形成された半導体基板に一部埋設さ
れる厚いシリコン酸化膜13およびその下の高濃度のＰ型
のチャンネルストッパー領域12によって行なわれる。第
４図において11は例えばＰ型半導体基板、12は高濃度の
Ｐ型不純物層、13は厚いフイールド酸化膜、14はゲート
酸化膜、15aと15bはそれぞれ異なる素子に属するN⁺拡散
層、16は層間絶縁膜であり、その上に配線導体のパター
ン17が形成される。このような構造において、能動領域
15aおよび15bの分離は配線導体17に適当な電圧が印加さ
れている状態において、フイールド酸化膜13下の基板表
面が反転してチャンネルが形成されることのないように
しておくことで行なわれる。この条件は通常寄生MOSト
ランジスタのゲート絶縁膜となる絶縁膜13,14が能動ト
ランジスタのゲート酸化膜14よりもずっと厚いこと、お
よび寄生トランジスタのゲート絶縁膜となるフイールド
絶縁膜13下のシリコン基板表面の不純物濃度が高濃度領
域12により高濃度でさることにより保証されている。例
えば、フイールド酸化膜13が１μm,層間絶縁膜16が１
μ,P⁺型のチャンネルストッパー領域である高不純物領
域12の濃度が〜10¹⁷cm^-3程度の場合、チャンネル長２μ
m,チャンネル幅50μｍ程度の寄生MISトランジスタに流
れる電流は配線導体17に5V印加しても10^-20A以下のレベ
ルと見積られる。したがって通常の動作電圧範囲では第
５図に示したような寄生MOSトランジスタによるリーク
は問題にならない。すなわちこれは、第４図において半
導体基板11とN⁺型の15a領域とをともに0Vとし、N⁺型の1
5b領域と配線導体（ゲート電極）17とに＋5V印加したと
き15aと15b間を流れるリーク電流である。

〔発明が解決しようとする問題点〕

ところが、このような構造に電離性放射線（γ線，α
線，電子線等）を照射すると酸化膜中に生成される電子
−正孔対の中に正孔がシリコン−酸化膜界面に移動し、
界面付近に多く分布する正孔トラップに捕獲されるため
酸化膜中は正の固定電荷が蓄積し、Nchデバイスの場合
シリコン基板を反転させる方向の電界を生ずる。その結
果寄生MOSトランジスタのリーク電流は第５図に示すよ
うに、吸収線量の増加と共に確実に増加し、例えば先に
記した構造の寄生MOSトランジスタの場合にはリーク電
流は１×10⁵rad（Si）の吸収線量で、上記と同じ条件下
で、約10桁も増加する。このようなリーク電流の増加は
能動トランジスタの単体特性劣化の原因となるばかりで
なく、集積回路装置の動作特性にも重大な影響を及ぼ
す。この対策として考えられるのは第４図においてフイ
ールド酸化膜13下の不純物層12の濃度を高くし、表面反
転を起こりにくくする方法であるが、不純物層12はフイ
ールド酸化前に形成されねばならず、高温および長時間
のフィールド酸化は不純物層12の高濃度化に適していな
い。また、不純物層12の形成をイオン注入法により行な
う場合には高ドーズ量で行なうほどフイールド酸化後の
表面欠落発生が著しいため拡散層15a,15bと不純物層12
の接合リークが増大する。さらに、不純物層12を高濃度
化できたとしても、拡散層15a,15bと不純物層12の接合
耐圧が低下するという問題が生ずる。すなわち、第４図
のような構造では不純物層12の高濃度化には種種の制約
があって、大体10¹⁸cm^-3弱の不純物濃度が上限となる。
この程度の濃度では放射線照射により生ずる寄生MOSト
ランジスタのリークを阻止できない。せいぜいリークレ
ベルにして１〜２桁の改善が臨める程度である。すなわ
ち、従来の素子分離構造は放射線照射を受けた際に甚だ
しくリーク電流が増加するという欠点を有していた。

本発明は以上の欠点を除去し、耐放射線性を有するMIS
型半導体集積回路装置及びその製造方法を提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明の第１の発明の半導体集積回路装置は、第１種の
導電型（Ｐ型）をする半導体基板上に素子分離領域によ
り分離されて形成された複数個の第２種の導電型（Ｎ
型）を有するたとえば絶縁ゲート電界効果トランジスタ
（以下IGFETという）のソース，ドレイン領域である能
動領域を備えた半導体集積回路装置において、前記素子
分離領域は基板に一部埋設に形成された厚い絶縁膜によ
って前明能動領域と分離して形成された第１種の導電型
の高不純物濃度の不純物領域を有することにより構成さ
れる。

また、本発明の第２の発明の半導体集積回路装置は、第
１種の導電型を有する半導体基板上に島状に形成された
第２種の導電型の不純物領域の中に素子分離領域により
分離されて形成された複数個素子にそれぞれ属する第１
種の導電型を有するたとえばIGFETのソース，ドレイン
領域である能動領域を備えた半導体装置において、前記
素子分離領域には前記能動領域と厚い絶縁膜により分離
して形成された第２種の導電型の高い不純物濃度を有す
る不純物領域を有することにより構成される。

また、本発明の第３の発明のMIS型半導体集積回路装置
の製造方法は、第１種の導電型を有する半導体基板上に
選択酸化法により選択的に酸化膜を形成しデバイスが形
成される能動領域と素子分離領域の一部を構成する領域
を区画し、この一部を構成する領域を半導体基板上に薄
い酸化膜を形成する工程と、素子分離のための前記薄い
酸化膜を有する領域の上にイオン注入用のマスク材を被
覆する工程と、該マスク材をマスクとして第２種の導電
型不純物を前記デバイスが形成される能動領域にイオン
注入し第２種の導電型の拡散領域を形成する工程と、前
記マスク材を除去し前記デバイスが形成される領域をマ
スク材で被覆する工程と、該マスク材をマスクとして第
１種の導電型不純物を素子分離のための薄い酸化膜を有
する領域にイオン注入し第１種の導電型の高い不純物濃
度の拡散領域を形成する工程とを含んで構成される。

また、本発明の第４の発明の半導体集積回路装置の製造
方法は、第１種の導電型の基板領域と島状の第２種の導
電型の不純物領域とを有する半導体基板の該島状領域の
表面に選択酸化法により選択的に厚い酸化膜を形成しデ
バイスが形成される能動領域と素子分離のための薄い酸
化膜を具備させる領域とを区画する工程と、素子分離の
ための薄い酸化膜を有する領域の上にイオン注入用のマ
スク材を被覆する工程と、該マスク材をマスクとして第
１種の導電型不純物を前記デバイスが形成される能動領
域にイオン注入し第１種の導電型の拡散領域を形成する
工程と、前記マスク材を除去し前記デバイスが形成され
る領域をマスク材で被覆する工程と、該マスク材をマス
クとして第２種の導電型不純物を素子分離のための薄い
酸化膜を有する領域にイオン注入し第２種の導電型の極
めて高い不純物濃度の拡散領域を形成する工程とを含ん
で構成される。

なお、第４の発明の半導体集積回路装置の製造方法にお
いて、素子分離領域の中の極めて高い不純物濃度の拡散
領域を形成する工程を同一導電型の不純物を拡散する他
のたとえばトランジスタのドレイン領域およびソース領
域の不純物拡散と同一工程で行うことにより効果的に本
発明を実施することができる。

α線等の放射線は二酸化シリコン，シリコンに対して強
い透過性があり、又、二酸化シリコンが厚ければ、より
多くのイオン化現象が発生し、従ってより多くの固定正
電荷が発生する。うすい二酸化シリコンの場合も固定正
電荷は発生するが厚い二酸化シリコン膜の場合よりも少
い。このことと、先に述べたようにうすいシリコン酸化
膜下にはより高濃度の不純物が形成できることを考える
と、本発明のうすい絶縁膜とその下の高不純物濃度領域
との組み合せは、α線等の放射線が照射されたときの有
効な分離領域となる。又、この場合、固定正電荷が問題
であるから、高不純物濃度領域はＰ型で異なる素子にそ
れぞれ属するＮ型の領域たとえばＮ型のソース，ドレイ
ン領域を分離するのに有効である。一方、この高不純物
濃度領域は厚い絶縁膜により素子領域により分離される
から耐圧の低下の問題はなくなる。この耐圧の問題のみ
を考えれば、上記高不純物濃度領域をＰ型に限定しなく
てもよい。基板に一部埋設せる厚い絶縁膜は素子領域や
上記高不純物領域を区画するために用いられ、かつその
下の不純物領域すなわち従来からのチャンネルストッパ
領域とともにα線が照射されるときの分離作用も行う。
一方、本発明の高不純物領域上の薄い絶縁膜はその上の
層間絶縁層の膜厚に左右されずに所定のしきい値電圧を
同るためや高不純物領域をイオン注入等で形成するとき
に半導体基板を損傷を与えないためにも必要である。以
上の事項を考慮すると本発明の高不純物濃度領域の濃度
は５×10¹⁸〜10²⁰atoms/cm³、その上の薄いシリコン酸
化膜の膜厚は100Å〜1000Å、その両側の厚い絶縁膜の
膜厚は0.5〜1.0μｍその下の不純物領域すなわち従来の
チャンネルストッパー領域に相当する領域の濃度は５×
10¹⁶〜１×10¹⁸atoms/cm³が好ましい範囲となる。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
（Ａ）は本発明の一実施例の構造を示す面面図であり、
第１図（Ｂ）は第１図（Ａ）の部分Ｂ−Ｂ′における断
面図である。尚、第１図（Ａ）では第１図（Ｂ）の配線
導体17、層間絶縁膜16を図示することを省略している。
この第１図において、第４図と同一部分に対応するとこ
ろは同一の符号で示している。

第１図において、Ｐ型の半導体基板11に、n⁺型のソー
ス，ドレイン領域15a,15aおよびゲート電極21aを有する
Ｎチャンネル型の第１のIGFET100が形成され、又、n⁺型
のソース，ドレイン領域15b,15bおよびゲート電極21bを
有するＮチャンネル型の第２のIGFET200が形成されてい
る。尚、これらIGFETにおいてソース，ドレイン領域へ
の電極配線，ゲート電極への引出し配線は図示するのを
省略している。これらのIGFETは第１図（Ｂ）に示すよ
うな構造により分離されている。そして、この絶縁分離
構造は、第１図（Ａ）に示すように各IGFETを取り囲ん
でいる。

第１図（Ｂ）を参照するに、この部分構造は、各幅が２
μm,厚さが１μｍの基板に一部埋設せる厚い二酸化シリ
コン膜13b,13bと、８×10¹⁴atoms/cm³の濃度を有し厚い
二酸化シリコン膜下に位置しているＰ型領域12,12と、
この厚い二酸化シリコン膜間の半導体基板に設けられか
つ該P⁺型領域12よりも高不純物濃度である１×10¹⁹atom
s/cm³を有するP⁺⁺型領域18とその上の約800Åの厚さの
薄い二酸化シリコン膜20から成っている。このP⁺⁺型領
域18は幅２μｍを有し第１図（Ａ）に示すように各格子
（IGFET）を取り囲いている。ここで厚い絶縁膜13a下の
P⁺領域12すなわち従来のチャンネルストッパー領域は省
略することもできる。p⁺⁺拡散層18の濃度はフイールド
酸化膜下のp⁺層12の濃度より２〜３桁高くできるため照
射時に酸化膜中に正電荷が蓄積しても反転層は形成され
ず、寄生リークは効果的に阻止される。またp⁺⁺拡散層1
8と能動領域のn⁺拡散層（ソース，ドレイン）15aおよび
15bとは直接接していないので耐圧低下の心配もない。
たとえばn⁺型のソース，ドレイン領域の濃度が５×10¹⁹
atoms/cm³のとき、もしp⁺⁺領域18が直接接していると耐
圧は5V以下となってしまい動作上問題を生じる。しかし
ながらこの実施例のようにp⁺⁺領域18は離れていて、そ
の代りに１×10¹⁷atoms/cm³のp⁺領域12が接しているか
ら耐圧は20Vとなり動作上何らの支障もない。

第２図（Ａ）〜（Ｃ）は本発明の一実施例の製造方法を
説明するために工程順に示した断面図である。

まず、第２図（Ａ）に示すように、ｐ型半導体基板の一
主面に通常のシリコン窒化膜をマスクとして、熱酸化に
より、基板に一部埋設する厚い二酸化シリコン膜（フイ
ールド酸化膜）13a,13bを形成する。尚、この熱酸化工
程前に、該膜13a,13bが形成される基板部分にボタンを
導入しておくことにより、膜13a,13b下にp⁺領域12が形
成される。そしてこの厚い二酸化シリコン膜が形成され
ない、素子領域すなわちIGFETを形成する領域上および
後からp⁺⁺型領域が形成する領域上の半導体基板上に、
前記シリコン窒化膜を除去した後、熱酸化膜14,20をそ
れぞれ形成する。この膜14と20とは別工程で異なる厚さ
にすることもできる。次いでアルミニウム等のマスク材
を表面に付着し、次いでパターンニングしイオン注入マ
スク材19aにより素子分離のための薄い酸化膜20を有す
る領域を被覆する。

次いで、第２図（Ｂ）に示すように、ヒ素等のｎ型不純
物をイオン注入法により能動領域に打ち込んでIGFETの
ソース，ドレイン領域となるｎ拡散層15a,15bを形成す
る。勿論この場合、シリコンゲート電極やフイールド絶
縁膜13a,13bの他の部分もマスクする。しかる後にマス
ク材19aを除去し、今度はn⁺拡散層15a,15bを形成した能
動領域をマスクするように、アルミニウム等の付着およ
びパターニングを行なってからイオン注入マスク材19b
を形成し、ホウ素等のｐ型不純物をイオン注入法により
薄い酸化膜を有する素子分離領域に打ち込むと第２図
（Ｃ）に示すようなp⁺⁺拡散層18が得られる。その後ア
ルミニウム等のマスク材19bを除去すると第２図（Ｃ）
が得られ、これに層間絶縁膜および配線パターンを形成
すると第１図に示した本実施例の構造が得られる。

この製造方法によればp⁺⁺拡散層（p⁺⁺分離層）はフイー
ルド酸化前には形成されず、フイールド酸化時の積層欠
陥発生も、高温，長時間のフイールド酸化時の熱拡散に
よるp⁺濃度低下も心配する必要がなく、また本発明を相
補型のMIS型半導体集積回路装置に用いた場合には、ウ
ェルを形成した後に同様方法で行えばよく、またNchト
ランジスタ及びPchトランジスタのソース・ドレイン拡
散層形成時に素子分離のための拡散層をつくれば良いか
ら、拡散層形成の工程を新たに増やす必要もない。

また、上記の製造方法においてn⁺拡散層の形成をp⁺拡散
層の形成に先立って行なうようにしたが、これは逆にし
ても何等差しつかえなく、従来のプロセスを変化させず
に、本発明を用いることが可能である。

第３図（Ａ）には本発明の他の実施例の平面図を、第３
図（Ｂ）は第３図（Ａ）のＢ−Ｂ′における断面図を示
している。

第３図において第１図と同一の機能のところは同一の符
号で示している。又、第１図と同様に接続電極配線は省
略している。又、層間絶縁層とその上の金属導体との関
係も第１図と同様であるから省略している。この実施例
ではN^-型半導体基板に島状のＰ型ウェル31を形成し、こ
こに複数のＮチャンネル型IGFETを形成し、この複数の
Ｎチャンネル型IGFET間の絶縁分離に本発明の分離領域
を設けている。すなわちＰ型ウェル31が第１図のＰ型基
板11と考えればよい。一方、Ｎ型ウェル32内には、Ｐ型
のソース，ドレイン領域40,40、ゲート絶縁膜42上のシ
リコンゲート電極41を有する複数のＰチャンネル型のIG
FETが形成される。ただしこのうち１つのみを図示して
いる。このＰチャンネル型のIGFETは基板に埋設せる厚
い二酸化シリコン膜13のみで絶縁分離している。この実
施例において、Ｎチャンネル型IGFETを分離するp⁺⁺型領
域18を第２図に示すような方法で形成するときに同時
に、Ｐチャンネル型IGFETのソース，ドレイン領域40,40
を形成することができる。このときは通常のシリコンゲ
ートプロセスにより、ゲート電極41と周囲のフイールド
絶縁膜13をマスクとして行う。この方法により、Ｐチャ
ネンル型のソース，ドレイン領域40,40と本発明のp⁺⁺型
領域18とは同一濃度，同一深さに同時に形成される。
尚、この実施例でＮ型ウェル32は省略することもでき
る。

〔発明の効果〕

以上説明したように本発明によれば素子分離領域に極め
て高濃度の寄生MOSリーク阻止層を置くことが可能であ
り放射線照射を受けても寄生MOSリークが生じないMIS型
半導体集積回路装置を製造することが可能となる。

【図面の簡単な説明】

第１図（Ａ）および（Ｂ）は本発明の一実施例の平面図
および一部構造断面図、第２図（Ａ）〜（Ｃ）は本発明
の一実施例の製造方法を説明するために工程順に示した
断面図、第３図（Ａ）および（Ｂ）は本発明の他の実施
例を示す平面図および断面図、第４図は従来の素子分離
構造の半導体集積回路装置の断面図、第５図は従来構造
の寄生MOSのリーク電流の吸収線量依存性を示す図であ
る。 11……ｐ型半導体基板、12……p⁺型不純物層、13,13a,1
3b……フイールド酸化膜、14,42……ゲート酸化膜、15
a,15b……n⁺拡散層、16……層間絶縁膜、17……配線導
体、18……n⁺⁺拡散層（分離層）、19a,19b……イオン注
入マスク材、30……N^-型半導体基板、31……Ｐ型ウェ
ル、32……Ｎ型ウェル、40……p⁺拡散層、21a,21b,41…
…シリコンゲート電極。

Claims

【特許請求の範囲】

【請求項１】第１種の導電型を有する半導体基板上に島
状に形成された第２種の導電型の不純物領域の中に素子
分離領域により分離されて形成された複数個の第１種の
導電型を有する能動領域を備えた半導体集積回路装置に
おいて、前記素子分離領域は前記能動領域と分離して形
成された該不純物領域よりも高い不純物濃度を有する第
２種の導電型高濃度領域と、該高濃度領域上の第１の絶
縁膜と、該第１の絶縁膜と該能動領域間に位置する厚い
絶縁膜とを有することを特徴とする半導体集積回路装
置。
【請求項２】第１種の導電型はＮ型であり、第２種の導
電型はＰ型であることを特徴とする特許請求の範囲第
（１）項記載の半導体集積回路装置。
【請求項３】第１種の導電型を有する半導体基板上に選
択酸化法により選択的に厚い酸化膜を形成し、これによ
りデバイスが形成される活性化領域及び素子分離領域の
一部を形成する領域を区画し、かつ該一部を構成する領
域の半導体基板上に薄い絶縁膜を形成する工程と、前記
薄い絶縁膜上をイオン注入用のマスク材を被覆する工程
と、該マスク材をマスクとして第２種の導電型不純物を
前記デバイスが形成される活性領域中の所定部分にイオ
ン注入し第２種の導電型の拡散領域を形成する工程と、
前記マスク材を除去し前記デバイスが形成される活性領
域をマスク材で被覆する工程と、該マスク材をマスクと
して第１種の導電型不純物を素子分離のための前記薄い
絶縁膜を有する領域にイオン注入し第１種の導電型の高
不純物濃度の拡散領域を形成する工程とを有することを
特徴とする半導体集積回路装置の製造方法。
【請求項４】第１種の導電型を有する半導体基板に島状
の第２種の導電型の不純物領域を形成した該半導体基板
の該島状領域の表面に選択酸化法により選択的に厚い酸
化膜を形成しデバイスが形成される能動領域と素子分離
領域の一部を形成する部分を区画し、かつ該一部を形成
する部分の半導体基板上に薄い酸化膜を形成する工程
と、前記薄い酸化膜を有する領域の上にイオン注入用の
マスク材を被覆する工程と、該マスク材をマスクとして
第１種の導電型不純物を前記デバイスが形成される能動
領域の所定部にイオン注入し第１種の導電型の拡散領域
を形成する工程と、前記マスク材を除去し前記デバイス
が形成される領域をマスク材で被覆する工程と、該マス
ク材をマスクとして第２種の導電型不純物を素子分離の
ための前記薄い酸化膜を有する領域にイオン注入し第２
種の導電型の高い不純物濃度の拡散領域を形成する工程
とを含むことを特徴とする半導体集積回路装置の製造方
法。
【請求項５】前記素子分離領域の中第２種の導電型の高
い不純物濃度の拡散領域を形成する工程を半導体基板の
島状領域が形成されていない第１種の導電型の部分にお
ける能動領域の所定部分中に第２種の導電型の不純物領
域を形成する工程とを同時に行うことを特徴とする特許
請求の範囲第４項記載の半導体集積回路装置の製造方
法。