JPH0783355B2 - 同期語多重化装置 - Google Patents
同期語多重化装置Info
- Publication number
- JPH0783355B2 JPH0783355B2 JP5054682A JP5468293A JPH0783355B2 JP H0783355 B2 JPH0783355 B2 JP H0783355B2 JP 5054682 A JP5054682 A JP 5054682A JP 5468293 A JP5468293 A JP 5468293A JP H0783355 B2 JPH0783355 B2 JP H0783355B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- specific pattern
- multiplexing
- communication data
- multiplexed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフレームフォーマットの
データ伝送方式に用いられ、通信データに同期語データ
を多重化するための同期語多重化装置に関する。
データ伝送方式に用いられ、通信データに同期語データ
を多重化するための同期語多重化装置に関する。
【０００２】
【従来の技術】フレームフォーマットのデータ伝送方式
では、フレームの先頭にユニークワード（ＵＷ）等のフ
レームデータを必要とし、このＵＷを構成する同期語は
予め定めた特定のパターンにする必要がある。このた
め、ＵＷデータには、スクランブル、誤り訂正符号化、
及びパンクチャド符号法等のデータ加工を行えないた
め、タイミング制御回路によりそれを禁止している。図
４は従来の同期語多重装置の一例を示すブロック図であ
る。同図において、２１は通信データを記憶する通信デ
ータ記憶部、２２は読出した通信データ２０１を畳み込
み符号化する第１パンクチャド符号化回路、２５はこの
符号化された通信データ２０３に対してビットスチール
する第２パンクチャド符号化回路、２６はビットスチー
ルされた通信データ２０５のデータ速度を変換するデー
タ速度変換回路である。また、２３はＵＷを構成する同
期語パターン２０２を記憶している同期語記憶部であ
る。更に、２４はデータ速度変換回路２６からの通信デ
ータ２０６と同期語記憶部２３からの同期語２０２とを
多重化して出力データ２０７を得る多重化回路である。
２７はフレーム信号ＦＳに基づいて前記記憶部２１，２
３と各回路２５，２６，２４をそれぞれタイミング制御
するための信号２０８，２０９と２１１，２１２，２１
０を出力するタイミング制御回路である。
では、フレームの先頭にユニークワード（ＵＷ）等のフ
レームデータを必要とし、このＵＷを構成する同期語は
予め定めた特定のパターンにする必要がある。このた
め、ＵＷデータには、スクランブル、誤り訂正符号化、
及びパンクチャド符号法等のデータ加工を行えないた
め、タイミング制御回路によりそれを禁止している。図
４は従来の同期語多重装置の一例を示すブロック図であ
る。同図において、２１は通信データを記憶する通信デ
ータ記憶部、２２は読出した通信データ２０１を畳み込
み符号化する第１パンクチャド符号化回路、２５はこの
符号化された通信データ２０３に対してビットスチール
する第２パンクチャド符号化回路、２６はビットスチー
ルされた通信データ２０５のデータ速度を変換するデー
タ速度変換回路である。また、２３はＵＷを構成する同
期語パターン２０２を記憶している同期語記憶部であ
る。更に、２４はデータ速度変換回路２６からの通信デ
ータ２０６と同期語記憶部２３からの同期語２０２とを
多重化して出力データ２０７を得る多重化回路である。
２７はフレーム信号ＦＳに基づいて前記記憶部２１，２
３と各回路２５，２６，２４をそれぞれタイミング制御
するための信号２０８，２０９と２１１，２１２，２１
０を出力するタイミング制御回路である。
【０００３】この構成の同期語多重装置の動作を図５の
波形図を参照して説明する。タイミング制御回路２７か
らの通信データ読出信号２０８により通信データ記憶部
２１から通信データ２０１を読み出し、この通信データ
２０１を第１パンクチャド符号化回路２２にて畳み込み
符号化データ２０２とし、更に第２パンクチャド符号化
回路２５にてビットスチール信号２１１によりビットス
チールしたデータ２０５とし、更にデータ速度変換回路
２６にてデータ速度変換クロック２１２によりデータ速
度変換を行ってデータ２０６を得る。一方、同期語読出
信号２０９により同期語記憶部２３から同期語パターン
２０２が読み出される。そして、この同期語パターン２
０２と、速度変換された通信データ２０６とを多重化信
号２１０により多重化回路２４において多重化し、出力
データ２０７を得る。ここで、無線データに対するビッ
トスチールと速度変換を行う際には、多重化回路２４に
おいて多重化される同期語パターン２０２の挿入部分で
のこれらの動作を禁止するように、前記パンクチャド符
号化信号２１１とデータ速度変換クロック２１２の少な
くとも一方の同期語挿入部分はマスクしなければならな
い。図５の例では両方の信号２１１，２１２該当部分を
マスクしており、このマスクに際しては多重化信号２１
０を利用している。
波形図を参照して説明する。タイミング制御回路２７か
らの通信データ読出信号２０８により通信データ記憶部
２１から通信データ２０１を読み出し、この通信データ
２０１を第１パンクチャド符号化回路２２にて畳み込み
符号化データ２０２とし、更に第２パンクチャド符号化
回路２５にてビットスチール信号２１１によりビットス
チールしたデータ２０５とし、更にデータ速度変換回路
２６にてデータ速度変換クロック２１２によりデータ速
度変換を行ってデータ２０６を得る。一方、同期語読出
信号２０９により同期語記憶部２３から同期語パターン
２０２が読み出される。そして、この同期語パターン２
０２と、速度変換された通信データ２０６とを多重化信
号２１０により多重化回路２４において多重化し、出力
データ２０７を得る。ここで、無線データに対するビッ
トスチールと速度変換を行う際には、多重化回路２４に
おいて多重化される同期語パターン２０２の挿入部分で
のこれらの動作を禁止するように、前記パンクチャド符
号化信号２１１とデータ速度変換クロック２１２の少な
くとも一方の同期語挿入部分はマスクしなければならな
い。図５の例では両方の信号２１１，２１２該当部分を
マスクしており、このマスクに際しては多重化信号２１
０を利用している。
【０００４】
【発明が解決しようとする課題】このような従来の同期
語多重化方式では、同期語挿入部へのパンクチャド符号
化を禁止するために、タイミング制御回路２７ではパン
クチャド符号化信号２１１とデータ速度変換クロック２
１２の少なくとも一方を部分的にマスクする回路を備え
ることが必要とされる。前記した例では、多重化信号２
１０を利用してマスクを行っているため、この多重化信
号２１０に応じてパンクチャド符号化信号２１１やデー
タ速度変換クロック２１２を制御するためのゲート回路
等が必要とされることになる。このため、タイミング制
御回路２７の回路が複雑になり、その回路規模が大きく
なるという問題がある。本発明の目的は、タイミング制
御回路を簡略化することで、装置全体の簡略化及び小規
模化を実現可能とした同期語多重化装置を提供すること
にある。
語多重化方式では、同期語挿入部へのパンクチャド符号
化を禁止するために、タイミング制御回路２７ではパン
クチャド符号化信号２１１とデータ速度変換クロック２
１２の少なくとも一方を部分的にマスクする回路を備え
ることが必要とされる。前記した例では、多重化信号２
１０を利用してマスクを行っているため、この多重化信
号２１０に応じてパンクチャド符号化信号２１１やデー
タ速度変換クロック２１２を制御するためのゲート回路
等が必要とされることになる。このため、タイミング制
御回路２７の回路が複雑になり、その回路規模が大きく
なるという問題がある。本発明の目的は、タイミング制
御回路を簡略化することで、装置全体の簡略化及び小規
模化を実現可能とした同期語多重化装置を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明は、通信データを
記憶する通信データ記憶手段と、同期語データにダミー
データを挿入した特定パターンを記憶する特定パターン
記憶手段と、各記憶手段から読み出された通信データと
特定パターンとを多重化して多重化データを出力する多
重化手段と、多重化データに対してビットスチールを行
ない、少なくとも特定パターンのダミーデータをスチー
ルする手段とを備える。例えば、通信データを記憶する
通信データ記憶手段と、ビットスチールを行うと同期語
パターンになる特定パターンを記憶する特定パターン記
憶手段と、各記憶手段から読み出された通信データと特
定パターンとを多重化して多重化データを出力する多重
化手段と、多重化データに対してビットスチールを行う
パンクチャド符号化手段と、データの速度を変換するデ
ータ速度変換手段と、通信データ及び特定パターンでの
読み出しのタイミング信号、多重化手段での多重化のタ
イミング信号、パンクチャド符号化手段でのビットスチ
ールのタイミング信号、及びデータ速度変換手段での変
換のタイミング信号を出力するタイミング制御手段とを
備える。ここで、タイミング制御手段は、パンクチャド
符号化手段に供給するタイミング信号と、データ速度変
換手段に供給するタイミング信号を連続して出力するよ
うに構成される。
記憶する通信データ記憶手段と、同期語データにダミー
データを挿入した特定パターンを記憶する特定パターン
記憶手段と、各記憶手段から読み出された通信データと
特定パターンとを多重化して多重化データを出力する多
重化手段と、多重化データに対してビットスチールを行
ない、少なくとも特定パターンのダミーデータをスチー
ルする手段とを備える。例えば、通信データを記憶する
通信データ記憶手段と、ビットスチールを行うと同期語
パターンになる特定パターンを記憶する特定パターン記
憶手段と、各記憶手段から読み出された通信データと特
定パターンとを多重化して多重化データを出力する多重
化手段と、多重化データに対してビットスチールを行う
パンクチャド符号化手段と、データの速度を変換するデ
ータ速度変換手段と、通信データ及び特定パターンでの
読み出しのタイミング信号、多重化手段での多重化のタ
イミング信号、パンクチャド符号化手段でのビットスチ
ールのタイミング信号、及びデータ速度変換手段での変
換のタイミング信号を出力するタイミング制御手段とを
備える。ここで、タイミング制御手段は、パンクチャド
符号化手段に供給するタイミング信号と、データ速度変
換手段に供給するタイミング信号を連続して出力するよ
うに構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の同期語多重化装置の一実施例のブロ
ック図である。同図において、１１は通信データを記憶
する通信データ記憶部、１２は通信データ記憶部１１か
ら読出した通信データ１０１を畳み込み符号化する第１
パンクチャド符号化回路である。１３は後段に設けられ
る第２パンクチャド符号化回路においてビットスチール
が行われたときに所要の同期語パターンとなる特定パタ
ーンを記憶している特定パターン記憶部である。１４は
前記特定パターン記憶部１３から読み出された特定パタ
ーン１０２と、前記第１パンクチャド符号化回路１２か
らの通信データ１０３とをこの順に多重化する多重化回
路である。１５はこの多重化されたデータ１０４に対し
てビットスチールを行う第２パンクチャド符号化回路、
１６はビットスチールされた通信データ１０５のデータ
速度を変換するデータ速度変換回路であり、このデータ
速度変換回路から出力データ１０７が出力される。１７
はタイミング制御回路であり、フレーム信号ＦＳに基づ
いて前記記憶部１１，１３と各回路１４，１５，１６を
それぞれタイミング制御する信号１０８〜１１２を出力
する。
る。図１は本発明の同期語多重化装置の一実施例のブロ
ック図である。同図において、１１は通信データを記憶
する通信データ記憶部、１２は通信データ記憶部１１か
ら読出した通信データ１０１を畳み込み符号化する第１
パンクチャド符号化回路である。１３は後段に設けられ
る第２パンクチャド符号化回路においてビットスチール
が行われたときに所要の同期語パターンとなる特定パタ
ーンを記憶している特定パターン記憶部である。１４は
前記特定パターン記憶部１３から読み出された特定パタ
ーン１０２と、前記第１パンクチャド符号化回路１２か
らの通信データ１０３とをこの順に多重化する多重化回
路である。１５はこの多重化されたデータ１０４に対し
てビットスチールを行う第２パンクチャド符号化回路、
１６はビットスチールされた通信データ１０５のデータ
速度を変換するデータ速度変換回路であり、このデータ
速度変換回路から出力データ１０７が出力される。１７
はタイミング制御回路であり、フレーム信号ＦＳに基づ
いて前記記憶部１１，１３と各回路１４，１５，１６を
それぞれタイミング制御する信号１０８〜１１２を出力
する。
【０００７】この構成の同期語多重装置の動作を図２の
波形図を参照して説明する。タイミング制御回路１７か
らの通信データ読出信号１０８により通信データ記憶部
１１から通信データ１０１を読み出し、この読み出した
通信データ１０１に対して第１パンクチャド符号化回路
１２において畳込み符号化を行ない通信データ１０３を
得る。また、特定パターン読出信号１０９により特定パ
ターン記憶部１３から特定パターン１０２を読み出す。
更に、タイミング制御回路１７からの多重化信号１１０
により前記特定パターン１０２と無線データ１０３とを
多重化回路１４において多重化する。そして、多重化回
路１４から出力される多重化出力データ１０４に対して
第２パンクチャド符号化回路１５によりビットスチール
を行ってデータ１０５を得るとともに、その上でデータ
速度変換回路１６によりデータ速度を変換し出力データ
１０７を得る。この出力データ１０７は同期語パターン
１０２′とパンクチャド符号化された通常の通信データ
１０３′から構成される。
波形図を参照して説明する。タイミング制御回路１７か
らの通信データ読出信号１０８により通信データ記憶部
１１から通信データ１０１を読み出し、この読み出した
通信データ１０１に対して第１パンクチャド符号化回路
１２において畳込み符号化を行ない通信データ１０３を
得る。また、特定パターン読出信号１０９により特定パ
ターン記憶部１３から特定パターン１０２を読み出す。
更に、タイミング制御回路１７からの多重化信号１１０
により前記特定パターン１０２と無線データ１０３とを
多重化回路１４において多重化する。そして、多重化回
路１４から出力される多重化出力データ１０４に対して
第２パンクチャド符号化回路１５によりビットスチール
を行ってデータ１０５を得るとともに、その上でデータ
速度変換回路１６によりデータ速度を変換し出力データ
１０７を得る。この出力データ１０７は同期語パターン
１０２′とパンクチャド符号化された通常の通信データ
１０３′から構成される。
【０００８】即ち、特定パターン記憶部１３に記憶され
ている特定パターン１０２は、図３に示すように、ビッ
トスチールを行うと同期語パターン１０２′になるよう
な特定パターンである。この例では、同期語パターン１
０２′にダミーデータＤＤを挿入した特定パターン１０
２とされている。この特定パターン１０２と第１パンク
チャド符号化回路１２にて畳み込み符号化された通信デ
ータ１０３とを多重化し、得られた多重化出力データ１
０４に対して第２パンクチャド符号化回路１５でビット
スチールを行うと、即ち特定パターン１０２と通信デー
タ１０３のそれぞれに対してビットスチールを行うこと
により、特定パターン１０２はダミーデータＤＤがスチ
ールされて本来の同期語パターン１０２′となり、通信
データ１０３はパンクチャド符号化されたデータ１０
３′となる。
ている特定パターン１０２は、図３に示すように、ビッ
トスチールを行うと同期語パターン１０２′になるよう
な特定パターンである。この例では、同期語パターン１
０２′にダミーデータＤＤを挿入した特定パターン１０
２とされている。この特定パターン１０２と第１パンク
チャド符号化回路１２にて畳み込み符号化された通信デ
ータ１０３とを多重化し、得られた多重化出力データ１
０４に対して第２パンクチャド符号化回路１５でビット
スチールを行うと、即ち特定パターン１０２と通信デー
タ１０３のそれぞれに対してビットスチールを行うこと
により、特定パターン１０２はダミーデータＤＤがスチ
ールされて本来の同期語パターン１０２′となり、通信
データ１０３はパンクチャド符号化されたデータ１０
３′となる。
【０００９】したがって、第２パンクチャド符号化回路
１５及びデータ速度変換回路１６をそれぞれ動作させる
ためのパンクチャド符号化信号１１１とデータ速度変換
クロック１１２がタイミング制御信号１７から常時出力
され、これに基づいて多重化出力データ１０４に対して
ビットスチールやデータ速度変換が行われたとしても、
目的とする出力データ１０７を得ることができる。これ
により、タイミング制御回路１７においては、従来のよ
うに多重化信号に基づいてパンクチャド符号化信号１１
１とデータ速度変換クロック１１２をマスクするための
回路が不要となり、タイミング制御回路１７の構成を簡
略化し、これにより同期語多重化装置全体の簡略化及び
小規模化を実現することが可能となる。
１５及びデータ速度変換回路１６をそれぞれ動作させる
ためのパンクチャド符号化信号１１１とデータ速度変換
クロック１１２がタイミング制御信号１７から常時出力
され、これに基づいて多重化出力データ１０４に対して
ビットスチールやデータ速度変換が行われたとしても、
目的とする出力データ１０７を得ることができる。これ
により、タイミング制御回路１７においては、従来のよ
うに多重化信号に基づいてパンクチャド符号化信号１１
１とデータ速度変換クロック１１２をマスクするための
回路が不要となり、タイミング制御回路１７の構成を簡
略化し、これにより同期語多重化装置全体の簡略化及び
小規模化を実現することが可能となる。
【００１０】なお、前記説明はパンクチャド符号化の例
を示しているが、本発明はデータのビットスチールを行
う同期語多重化装置であれば、スチールされるデータに
対応する同期語パターン位置に予めダミーデータを予め
挿入した特定パターンを用意しておき、これを通信デー
タに多重化した後にビットスチールを行う構成とすれ
ば、同様に装置の簡略化、小規模化を図ることができ
る。
を示しているが、本発明はデータのビットスチールを行
う同期語多重化装置であれば、スチールされるデータに
対応する同期語パターン位置に予めダミーデータを予め
挿入した特定パターンを用意しておき、これを通信デー
タに多重化した後にビットスチールを行う構成とすれ
ば、同様に装置の簡略化、小規模化を図ることができ
る。
【００１１】
【発明の効果】以上説明したように本発明は、同期語パ
ターンにダミーデータを挿入した特定パターンを通信デ
ータに多重化し、得られた多重化データに対してビット
スチールを行ない、少なくともダミーデータをスチール
するように構成しているので、同期語と通信データを多
重化した後のデータ全てをビットスチールでき、ビット
スチールに制限を設ける必要がなく、ビットスチール動
作の制御を簡略化し、装置の簡略化及び小規模化を図る
ことができる。特に、多重化データに対してビットスチ
ールを行うパンクチャド符号化手段と、データの速度を
変換するデータ速度変換手段と、これらパンクチャド符
号化手段やデータ速度変換手段を制御するためのタイミ
ング信号を出力するタイミング制御手段とを備える同期
語多重化装置では、これらタイミング信号としてのビッ
トスチール信号や速度変換クロックの同期語挿入部分を
マスクする必要がなくなり、タイミング制御回路の構成
の簡略化を図り、同期語多重化装置の簡略化、小規模化
を実現することができる。
ターンにダミーデータを挿入した特定パターンを通信デ
ータに多重化し、得られた多重化データに対してビット
スチールを行ない、少なくともダミーデータをスチール
するように構成しているので、同期語と通信データを多
重化した後のデータ全てをビットスチールでき、ビット
スチールに制限を設ける必要がなく、ビットスチール動
作の制御を簡略化し、装置の簡略化及び小規模化を図る
ことができる。特に、多重化データに対してビットスチ
ールを行うパンクチャド符号化手段と、データの速度を
変換するデータ速度変換手段と、これらパンクチャド符
号化手段やデータ速度変換手段を制御するためのタイミ
ング信号を出力するタイミング制御手段とを備える同期
語多重化装置では、これらタイミング信号としてのビッ
トスチール信号や速度変換クロックの同期語挿入部分を
マスクする必要がなくなり、タイミング制御回路の構成
の簡略化を図り、同期語多重化装置の簡略化、小規模化
を実現することができる。
【図１】本発明の同期語多重化装置の一実施例のブロッ
ク図である。
ク図である。
【図２】図１の装置の動作を説明するための信号波形図
である。
である。
【図３】特定パターンと同期語パターンとを示すパター
ン図である。
ン図である。
【図４】従来の同期語多重化装置の一例のブロック図で
ある。
ある。
【図５】図４の装置の動作を説明するための信号波形図
である。
である。
１１ 通信データ記憶部 １２ 第１パンクチャド符号化回路 １３ 特定パターン記憶部 １４ 多重化回路 １５ 第２パンクチャド符号化回路 １６ データ速度変換回路 １７ タイミング制御回路
Claims (3)
- 【請求項１】 通信データを記憶する通信データ記憶手
段と、同期語データにダミーデータを挿入した特定パタ
ーンを記憶する特定パターン記憶手段と、前記各記憶手
段から読み出された通信データと特定パターンとを多重
化して多重化データを出力する多重化手段と、多重化デ
ータに対してビットスチールを行ない、少なくとも前記
特定パターンのダミーデータをスチールする手段とを備
えることを特徴とする同期語多重化装置。 - 【請求項２】 通信データを記憶する通信データ記憶手
段と、ビットスチールを行うと同期語パターンになる特
定パターンを記憶する特定パターン記憶手段と、前記各
記憶手段から読み出された通信データと特定パターンと
を多重化して多重化データを出力する多重化手段と、多
重化データに対してビットスチールを行うパンクチャド
符号化手段と、データの速度を変換するデータ速度変換
手段と、前記通信データ及び特定パターンでの読み出し
のタイミング信号、多重化手段での多重化のタイミング
信号、パンクチャド符号化手段でのビットスチールのタ
イミング信号、及びデータ速度変換手段での変換のタイ
ミング信号を出力するタイミング制御手段とを備える同
期語多重化装置。 - 【請求項３】 タイミング制御手段は、パンクチャド符
号化手段に供給するタイミング信号と、データ速度変換
手段に供給するタイミング信号を連続して出力するよう
に構成される請求項２の同期語多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5054682A JPH0783355B2 (ja) | 1993-02-22 | 1993-02-22 | 同期語多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5054682A JPH0783355B2 (ja) | 1993-02-22 | 1993-02-22 | 同期語多重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252913A JPH06252913A (ja) | 1994-09-09 |
| JPH0783355B2 true JPH0783355B2 (ja) | 1995-09-06 |
Family
ID=12977566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5054682A Expired - Fee Related JPH0783355B2 (ja) | 1993-02-22 | 1993-02-22 | 同期語多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553540B1 (en) * | 1998-12-07 | 2003-04-22 | Telefonaktiebolaget Lm Ericsson | Efficient system and method for forward error correction |
-
1993
- 1993-02-22 JP JP5054682A patent/JPH0783355B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252913A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3427149B2 (ja) | 符号化信号の復号回路及びその同期制御方法， 同期検出回路及び同期検出方法 | |
| CA2321977C (en) | Puncturing device and method for turbo encoder in mobile communication system | |
| EP0545915B1 (en) | Device for transmitting data words representing a digitized analog signal | |
| JPS61281648A (ja) | 多重アクセス動作を有するデイジタル通信におけるランダム・アクセス動作用のコ−ダ・パケツト化器 | |
| JPH0239140B2 (ja) | ||
| FI82348B (fi) | Kodare foer roerlig bild med fyllnadstecken med inre kodord. | |
| US4766602A (en) | Synchronizing signal decoding | |
| JPH06252913A (ja) | 同期語多重化装置 | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| JP2002271209A (ja) | ターボ符号器およびターボ復号器 | |
| JP3094285B2 (ja) | 符号化率による復元クロック発生装置及びその方法 | |
| KR100413423B1 (ko) | 통신 시스템에서 인터리버 장치 | |
| JPH04354436A (ja) | データ合成回路 | |
| US5604496A (en) | Data processing device using data correlation | |
| JP3245622B2 (ja) | パターン比較方法 | |
| JP2985225B2 (ja) | データ処理装置 | |
| JPH07169200A (ja) | ディジタル情報信号の再生装置 | |
| JPH0123016B2 (ja) | ||
| JPS641988B2 (ja) | ||
| JPH0239627A (ja) | 誤り訂正回路 | |
| JPS63212234A (ja) | 高信頼度信号伝送法 | |
| JPH0638592B2 (ja) | ボコ−ダ方式による音声信号のデイジタル伝送方法 | |
| JPS5917749A (ja) | デイジタル信号伝送方式 | |
| JPH09232974A (ja) | パンクチャード回路 | |
| JP2000339872A (ja) | デコードフレーム調整方法、デコードフレーム調整回路および磁気記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |